变延迟组件612可作为五级环形振荡器操作，且因而还提供反相功能。延迟控制组件614可操作以分别控制可变延迟组件604、可变延迟组件606、可变延迟组件608、可变延迟组件610和可变延迟组件612中的每一者的延迟。
[0075]在此实施例中，延迟控制组件614可将出现在控制器输入616上的信息用于多个功能。这些是非限制性的，但可包含延迟控制组件614的远程配置、遥控、编程或实时操作所需的任何信号。在另一个实施例中，可能无需或不提供控制器输入616，即，延迟控制组件614自足地起作用。
[0076]在此实施例中，环形振荡器的延迟组件可针对延迟值加以调整。可在延迟控制组件614的控制下将延迟组件全都调整到相同延迟或调整到不同延迟。
[0077]在第一实例操作中，延迟控制组件614将所有可变延迟组件的延迟设置为相同值，例如△。对于这个实例，图6的小数分频器的操作将与已加以描述的图4的小数分频器的操作相同。
[0078]在第二实例操作中，延迟控制组件614可针对五级环形振荡器将可变延迟组件的延迟设置为多个值，例如环形振荡器的波周期是所有延迟级的总和，因此这个环形振荡器的波周期是:
[0079]λ = Δ 0+ Δ Δ 2+ Δ 3+ Δ 4 (5)
[0080]因此设置了环形振荡器602的频率。S卩，时钟信号208的频率与延迟级的总和的倒数成比例。反馈时钟210的频率通过分接头的选择序列来控制。然而，由于存在多个延迟值，因此切换控制组件402现在可基于这些个别延迟值选择未来切换事件和状态以实现所要的频率。因此，在此实例操作中，反馈时钟信号210的可能的增量值的范围得以提高，这是因为其不再受限于单个值A。
[0081]上文所论述的实例环形振荡器提供5级延迟。应注意，这是非限制性实例，其中根据本发明的方面可使用任何数目个级或η级环形振荡器。
[0082]所描述的组件、方法和技术的使用导致与常规的小数Ν分频技术相比较来说的在电路和功率方面的大量节省，尤其在因常规技术需要大型的多级分频电路而使得频率增量需要为较小的情况下。节省可转化为利用较小功率来实施的较小装置且因此与常规技术相比较来说具有明显的成本优势。此外，结合所描述的本发明的其它方面，在环形振荡器中使用可变延迟级是对现有技术的显著提高，从而允许支持对时钟信号的范围宽得多的增量频率改变以便产生所要的反馈时钟频率。
[0083]已出于说明和描述的目的提出本发明的各种优选实施例的前述描述。其并不希望为详尽的或将本发明限于所揭示的精确形式，且显然，鉴于上文教示的许多修改和变化是可能的。选择及描述如上文所描述的实例实施例以便最好地解释本发明的原理和其实践应用，以借此使得所属领域的技术人员能够在各种实施例中且结合如适于预期的特定用途的各种修改最好地利用本发明。本发明的范围既定通过其所附权利要求书来定义。
【主权项】
1.一种电路，其包括: 环形振荡器组件，其可操作以输出具有时钟频率钟信号，所述环形振荡器组件具有串联连接的数目η个延迟组件，每一延迟组件具有相关联输入和相关联输出；以及相位选择组件，其可操作以基于所述时钟信号的分频比输出反馈时钟信号，所述相位选择组件包含切换组件， 其中所述切换组件可操作从而处于第一状态、处于第二状态及从所述第一状态切换到所述第二状态， 其中所述切换组件可操作以在所述第一状态输出第一延迟组件的输出，使得从所述第一延迟组件输出的信号为具有第一相位的所述反馈时钟信号， 其中所述切换组件可操作以在所述第二状态输出第二延迟组件的输出，使得从所述第二延迟组件输出的信号为具有第二相位的所述反馈时钟信号， 其中所述第一相位与所述第二相位不同。2.根据权利要求1所述的电路，其进一步包括控制组件，所述控制组件可操作以将所述切换组件从所述第一状态切换到所述第二状态。3.根据权利要求2所述的电路，其中所述第一相位小于所述第二相位。4.根据权利要求3所述的电路， 其中所述反馈时钟信号具有最大频率，如f_= 2n/(2n-N)*faK，且 其中N为大于或等于1的整数。5.根据权利要求4所述的电路，其中所述反馈时钟信号具有最小频率€_，如f_=2n/(2n+N) *fCLKo6.根据权利要求5所述的电路，其进一步包括: 延迟控制组件，其可操作以产生延迟控制信号， 其中所述延迟组件中的一者可操作以基于所述延迟控制信号改变其延迟量。7.根据权利要求6所述的电路，其中所述控制组件包括选择器组件，所述选择器组件可操作以接收选择信号且基于所述选择信号选择所述切换组件的未来状态。8.根据权利要求7所述的电路， 其中所述切换组件可操作从而处于η个状态， 其中所述选择器组件可操作以选择所述切换组件的X个未来状态，且 其中χ〈η。9.根据权利要求1所述的电路，其中所述第一相位小于所述第二相位。10.根据权利要求9所述的电路， 其中所述反馈时钟信号具有最大频率，如f_= 2n/(2n-N)*faK，且 其中N为大于或等于1的整数。11.根据权利要求10所述的电路，其中所述反馈时钟信号具有最小频率f_，如f_=2n/ (2n+N) *fCLKO12.根据权利要求11所述的电路，其进一步包括: 延迟控制组件，其可操作以产生延迟控制信号， 其中所述延迟组件中的一者可操作以基于所述延迟控制信号改变其延迟量。13.根据权利要求12所述的电路， 其中所述切换组件可操作从而处于η个状态， 其中所述选择器组件可操作以选择所述切换组件的X个未来状态，且 其中χ〈η。14.根据权利要求1所述的电路， 其中所述反馈时钟信号具有最大频率，如f_= 2n/(2n-N)*faK，且 其中N为大于或等于1的整数。15.根据权利要求14所述的电路，其中所述反馈时钟信号具有最小频率f_，如f_=2n/ (2n+N) *fCLKO16.根据权利要求15所述的电路，其进一步包括: 延迟控制组件，其可操作以产生延迟控制信号， 其中所述延迟组件中的一者可操作以基于所述延迟控制信号改变其延迟量。17.根据权利要求16所述的电路， 其中所述切换组件可操作从而处于η个状态， 其中所述选择器组件可操作以选择所述切换组件的X个未来状态，且 其中χ〈η。18.根据权利要求1所述的电路， 其中所述切换组件可操作从而处于η个状态， 其中所述选择器组件可操作以选择所述切换组件的X个未来状态，且 其中χ〈η。
【专利摘要】本申请案涉及一种使用环形振荡器VCO的小数分频器。电路包含环形振荡器组件和相位选择组件。所述环形振荡器组件输出具有时钟频率fCLK的时钟信号，且具有串联连接的数目n个延迟组件(302、304、306、308、310)。所述相位选择组件输出反馈时钟信号，且具有切换组件。所述切换组件可处于第一状态和第二状态，且可从所述第一状态切换到所述第二状态。所述切换组件在所述第一状态输出第一延迟组件(302)的输出，使得从所述第一延迟组件(302)输出的信号为具有第一相位的所述反馈时钟信号。所述切换组件在所述第二状态输出第二延迟组件(304)的输出，使得从所述第二延迟组件(304)输出的信号为具有第二相位的所述反馈时钟信号。
【IPC分类】H03K23/64, H03L7/18
【公开号】CN105322959
【申请号】CN201510345794
【发明人】迈克尔·A·吴, 苏迪普托·查克拉博蒂
【申请人】德州仪器公司
【公开日】2016年2月10日
【申请日】2015年6月19日
【公告号】US20150381191