的较低的电源电压。在一操作范围内，所述位准移位器并没有消耗静态功率。所述第一反相器的经降低的偏压电压是考量所述较低的输入电源电压所必要的，其相较于所述第一模式带来一些额外的延迟。
[0036]因此，所述位準移位器电路是一种单一电源的位准移位器电路，其是可编程以考量到所述输入信号的电源电压。所述位准移位器电路是双向的(例如，低至高的电压转换以及高至低的电压转换都被支援），其具有一种就操作速度及功率方面针对于每个模式被调试的最佳化的实施方式。就此而论，在设计效能以及功率消耗上的影响被最小化。尤其，所述位准移位器是选择性地被组态设定，因而高至低的电压转换并不会呈现一延迟惩罚。所述位准移位器电路可以在起动时静态地(例如，支援一静态的电压缩的实施方式）、或是在操作期间动态地(例如，额外支援多位准或动态的电压缩放的实施方式)来加以编程。所述位准移位器需要最小的集成电路实施面积，其节约珍贵的集成电路面积。例如，SoC可能具有大量的在电压域之间的连线(例如，10，000个连线的数量级），此需要对应的大数量的位准移位器电路。
[0037]图I表示为根据一范例实施方式的一种集成电路（IC)系统的方块图。所述集成电路系统100包含一具有多个集成电路的基板102。例如，所述集成电路系统100可以是一种系统单晶片(SoC)集成电路("SoC")，其中所述基板102是一电路板或中介体，其包含用于在被支承於其上的集成电路之间绕线信号的信号导体。所述集成电路系统100可被封装(未展示)为单一SoC装置。在另一例子中，所述基板102可以是一具有多个离散的集成电路的电路板。在所述例子中是四个集成电路104a至104d(全体称为〃集成电路104〃），但是所述基板102可包含更多或较少的集成电路。所述集成电路104可以透过在所述基板102上的信号导体110来彼此耦接。
[0038]所述集成电路104a至104d分别包含电压域108a至108d(其整体称为〃电压域108")。所述电压域108的每一个可包含一或多个电源电压。在一电压域中的电源电压可以是不同于在另一域中的电源电压。在所述例子中，所述电压域108a至IOSd分別包含电源电压Vdd I至Vdd4。所述电源电压Vddl至Vdd4中的至少某些个可以是彼此不同的。在各种于此所述的例子中，两个不同的组态设定被描述：（I)一电源电压是大于或等于另一电源电压；或是(2)—电源电压是小于另一电源电压。就"等于"而言，其表示所述输入电源电压是在所要的输出电源电压的一特定的临界值之内，而不是刚好相等。因此，〃小于〃是包含在所述相等的临界值之外的输入电源电压。
[0039]在所述基板102上的一或多个集成电路可包含用於在电压域之间转换信号的单一电源的位准移位器电路("SS-LS电路"）。所述SS-LS电路可以是可编程的。可编程的SS-LS电路可以根据在输入与输出电压域之间的关系而被编程，以操作在两个不同的模式中。在一第一模式中，一可编程的SS-LS电路可以转换在大于或等于一输出电源电压的一输入电源电压之间。在一第二模式中，一可编程的SS-LS电路可以转换在小于一输出电源电压的一输入电压之间。所述可编程的SS-LS电路的每一个是利用所述输出电压域的单一电源而被偏压。在本例子中，所述集成电路104a可包含多个可编程的SS-LS电路106a，所述集成电路104b可包含多个可编程的SS-LS电路106b，所述集成电路104c可包含多个可编程的SS-LS电路106c，并且所述集成电路104d可包含多个可编程的SS-LS电路106d。所述可编程的SS-LS电路106a至106d是大致被称为可编程的SS-LS电路106。在所述集成电路104的任一個中的可编程的SS-LS电路106可被编程以转换在所述电压域108的任一个之间。
[°04°]图2表不为根据一范例实施方式的图I的集成电路系统100的一部分200的方块图。与图I的元件相同或类似的图2的元件是被指定相同的元件符号。所述部分200是包含透过在所述基板102上的一信号导体IlOa而耦接至所述集成电路104b的集成电路104a(所述基板为了清楚起见而被省略）。所述集成电路104a是包含一在所述电压域108a中的发送器202。所述发送器202是利用所述电源电压Vddl而被偏压。所述发送器202是产生一具有所述电源电压Vddl的数字信号（〃信号〃）。换言之，所述信号可以变化在Vddl(例如，逻辑高）与一参考电压（例如，逻辑低）之间。所述参考电压可以是用于所述集成电路104a及104b的电性接地、或是一已知的参考电压(例如，一已知的电源电压Vss)。
[0041 ]所述集成电路104b是包含一在所述电压域108b中的接收器204。所述接收器204以及其构件是利用所述电源电压Vdd2而被偏压。所述接收器204是包含一耦接至所述信号导体IlOa的可编程的SS-LS电路106a，以从所述发送器202接收所述信号。所述可编程的SS-LS电路106a系将所述信号的电源电压位准从所述电压域108a的Vdd I移位至所述电压域108b的Vdd2。所述信号接着可以在所述电压域108b内，藉由在所述接收器204或集成电路104b中的其它构件(未展示)来加以处理。
[0042]所述可编程的SS-LS电路106a是包含一模式选择电路208。所述模式选择电路208是将所述可编程的SS-LS电路106a组态设定在一第一模式或是一第二模式中。如上所提到的，当所述电源电压Vddl大于或等于所述电源电压Vdd2时，所述第一模式可以被组态设定。当所述电源电压Vddl小于所述电源电压Vdd2时，所述第二模式可以被组态设定。所述模式选择电路208可以藉由一在所述集成电路104b中的一电路210所产生的模式选择信号而被驱动。所述电路210可以是所述电压域108b的部分，并且利用所述电源电压Vdd2而被偏压。所述模式选择信号可以在所述电压域108b内的逻辑高的值与逻辑低的值之间变化。在一例子中，一逻辑高的值是编程所述模式选择电路208以实施所述第一模式，并且一逻辑低的值是编程所述模式选择电路208以实施所述第二模式。一般而言，所述模式选择电路208可以实施逻辑以使得所述第一模式是在所述模式选择信号具有一逻辑状态时被实施，并且所述第二模式是在所述模式选择信号具有另一逻辑状态时被实施。
[0043]在一范例的实施方式中，所述电路210是包含一记忆体电路212。所述记忆体电路212可被配置以静态地驱动所述模式选择信号至一逻辑高的值或是逻辑低的值中的一个。就〃静态地驱动〃而言，其表示所述模式选择信号的值在电源被施加至所述集成电路104b而在最初被设定之后并不会改变。例如，所述集成电路104b可以是一可编程的集成电路，例如一现场可编程的门阵列(FPGA)、复杂的可编程的逻辑设备(CPLD)、或是类似类型的可编程的装置，其具有一组可被编程以实施电路的特定的可编程的资源。当所述可编程的集成电路是利用一电路而被编程时(例如，若所述可编程的集成电路是一 FPGA，则是当所述FPGA被组态设定时），所述记忆体电路212可被编程以利用一逻辑高的值或是逻辑低的值来驱动所述模式选择信号。一被静态地驱动的模式选择信号可被利用在一种静态的电压缩放的实施方式中，其中在输入与输出域之间的电源电压并不会改变。
[0044]在另一范例的实施方式中，所述电路210是包含所述记忆体电路212的替代或是额外的一控制电路214。所述控制电路214是被组态设定以将所述模式选择信号动态地驱动在逻辑高与逻辑低之间。就"动态地驱动"而言，其表示所述模式选择信号的值可以在电源被施加至所述集成电路104b时改变。例如，所述集成电路104b可以是一可编程的集成电路，例如是一 FPGA或类似者。所述控制电路214可以是一在所述可编程的集成电路中的专用的电路、或是从所述可编程的集成电路的可编程的逻辑来加以组态设定。所述控制电路214可以选择性地将所述模式选择信号驱动在逻辑高与逻辑低之间。所述控制电路214可以在电源被施加至所述集成电路104b之际，建立一用于所述模式选择信号的最初的值。在一例子中，若所述记忆体电路212存在的话，则所述控制电路214可以从所述记忆体电路212获得用于所述模式选择信号的最初的值，所述记忆体电路212可以是如上所述地被组态设定。一被动态地驱动的模式选择信号可被利用在多位准的电压缩放、或是动态的电压缩放的实施方式中，其中在输入与输出域之间的电源电压可以改变。所述控制电路214可以根据来自另一驱动所述多位准或是动态的电压缩放的过程的电路(未展示）的输入以产生所述模式选择信号。
[0045]在某些例子中，在所述集成