专利名称：图像传感器，电子装置以及电子装置的驱动方法
技术领域：
本发明涉及一种图像传感器、电子装置、以及电子装置的驱动方法，尤 其是涉及一种能够以 一种简单的结构获得一种高质量图像的图像传感器、电 子装置、以及电子装置的驱动方法。
背景技术：
一种CMOS (互补金属氧化物半导体)图像传感器以及传感器放大在作 为 一种光电转换元件的具有有源元件的光电二极管中积累的信号电荷，并读 取所放大的信号电荷作为图像信息。
例如，在一种诸如CMOS图像传感器的X-Y地址型固态成像装置中， 多个像素晶体管以矩阵形式排列。此外，与入射光对应的信号电荷的积累针 对每条线(每行)开始机型，并且具有基于所积累的信号电荷的电流或电压
的信号依据地址指定从每个像素给顺序读出。因此，与通过采用移位寄存器 选择像素而顺序读取在像素中获得的信号电荷的CCD (电荷耦合器件)图像 传感器不同，X-Y地址型固态成像器件的特征在于，因为信号可以根据地址 指定从位于随机位置的像素中获取，其读取像素信号的顺序可以相对自由地 设定。
例如，在一种以数字静态照相机为代表的形成静态图像的技术中，通过 使用 一种CMOS型固态成像器件独立地读取关于所有像素的像素信息而获得 静态图像的"全像素读取模式"是众所周知的。除了该模式外，例如也可以 进行一种在跳过一些行和列来进行读取的"稀释(thinning-out)读取才莫式"。
而且，在CMOS图像传感器中，执行一种快门(shutter)操作(电子快 门)，以便增加像素中获取的信号电荷的精度。响应于该快门操作，在像素中 积累的电荷被一次清扫掉(sweep out )。例如，在基于上面的"稀释读取模式，， 的读取像素的情况下，需要一种更为复杂的快门操作作为克服来自相邻像素 等的电荷泄漏的措施。
例如，在稀释读取模式中，除了用于指明曝光时间的快门操作之外，还需要用于清扫一行上的像素中所积累的电荷的、其中不执行像素信号的读取
的一种所谓的防晕(anti-blooming)快门。如果不执防暈快门，就不会发生对 在一个被稀释行上的像素的电荷的清扫操作。因此，电荷从光电二极管溢出 并且该电荷泄漏到相邻的像素。因此就会出像诸如图像混合的问题。
而且，也可以通过根据在照相机操作期间的亮度、以帧为单位、基于电 子快门改变曝光时间，来执行用于优化曝光量等的控制。在这种情况下，当 曝光量已经改变时，在相同时刻的电子快门的数量可以增加。
因此，在CMOS图像传感器中，需要复杂的读取行货快门行的选择。为 了实际上给予读取顺序的较大的自由度，需要一种根据每个模式执行地址指 定的控制机制。因此，在许多种情况下，不但要使用一种移位寄存器而且要 使用一种解码器作为一种像素行或列选择电路。原因在于，在移位寄存器的 情况下，行或列在某种程度上需要顺序选择，并且因此不能自由地选择任意 行或列。
在使用解码器的情况下，选择像素行的垂直选择解码器在1H周期 (period)(—个水平扫描周期)内执行读取行的选择以及快门行的选择，以 便执行每个像素的电荷的读取以及对电荷的清扫操作。
例如，在l/2稀释读取模式中，当考虑到由于上述防晕快门和电子快门 导致曝光时间的改变时，有必要在选择一个读取行的时间(1H周期)中在最 大的四个位置同时生成电子快门行，以便获得高质量的图像而不会有较差的 曝光。因此，需要四个解码器来选择四个电子快门行以及需要一个解码器来 选择一个读取行，总共需要五个解码器。因此将增加电路的尺寸。
由于这种原因，已经提出对解码器所选择的地址执行时分多路复用，以 便采用 一个解码器选择多个电子快门行货读取行(例如，参见 JP-A-2004-166269)。
发明内容
不过，在JP-A-2004-166269所披露的技术中，尽管能够减小电路的尺寸， 但是需要在水平消隐(blanking)周期中将所有的电子快门选择行写入锁存器。 为此，例如当需要同时选择的电子快门行的数量增加时，需要使得水平消隐 周期更长。因此，以高速帧率进行读取变得比较困难。
因此，鉴于以上原因，需要以一种简单的配置获得一种高质量的图像。据本发明的实施例，提供了一种图像传感器、电子装置以及电子装置的 驱动方法，其能够提供控制信号以及用于指明排列在具有预定行和列的像素 阵列中的多个像素中的每一个的地址，由此对与该地址对应的像素执行电子 快门操作或执行读取与该地址对应的像素的像素信号，该图像传感器包括 地址产生部件，用于产生快门行地址和读耳又行地址，该快门行地址在排列在 像素阵列中的像素中指明将要在一个水平周期内对其执行电子快门操作的一 行像素，该读取行地址指明将要在同 一水平周期内对其执行像素信号读取的
一行像素；第一存储部件，用于存储由地址产生部件产生的快门行地址；以 及第二存储部件，用于存储由地址产生部件产生的读取行地址。所述地址产 生部件在一个水平周期的有效周期(effective period)内产生与所述读取行地 址对应的快门行地址，该读取行的选4奪脉冲在该有效周期内处于开启(ON) 状态。
所述地址产生部件可以产生与 一个读取行地址对应的多个快门行地址。
所述地址产生部件可以在一个水平周期内通过时分多路复用而产生读取 行地址以及对应于该读取行地址的快门行地址。
像素阵列可以是采用一种共享像素的浮动扩散(floating diffusion)的像 素共享(pixel sharing)技术的像素阵列。
所述地址产生部件可以产生将要在一个水平周期内被读取的多个读取行 地址以及产生与所述多个读耳又行地址对应的多个快门行地址。
所述地址产生部件可以同时产生将要在一个水平周期内被读取的多个
第一存储器部件和第二存储部件中的每一个都可以被配置成包括与排 列在所述像素阵列中的各个像素行对应的多个S-R锁存器，并且当所述S-R 锁存器保持被供应给与所述快门行地址或读取行地址中的一行像素对应的 S-R锁存器的地址信号事，所述快门行地址或读取行地址可以被存储，该地
所述S-R锁存器的地址信号。
所述多个S-R锁存器中的每一个都可以通过在一个水平周期内的预定时 刻被供应一次的重置脉冲而被重置并且在所述重置脉冲被供应之后可以通过 设置脉冲而保持所述地址信号，所述设置脉冲对应于供应所述地址信号的时 刻，在一个水平周期内净皮供应一次或多次。根据本发明的实施例，产生在排列在像素阵列中的像素中指明其将要在 一个水平周期内被执行电子快门操作的 一行像素的快门行地址和指明其将要
在同 一个水平周期内被执行像素信号的读取的 一行像素的读取行地址，存储 所产生的快门行地址以及所产生的读取行地址，以及在一个水平周期的有效 周期内产生对应于读取行的快门行地址，在该有效周期内，读取行的选择脉 冲一直处于开启(ON)状态。
根据本发明能够采用简单的配置获得高质量的图像。
图1所示的是解释像素信号和电子快门的读取的示图2所示的是解释当基于电子快门的曝光时间已经改变时所读取的一行
像素和电子快门之间的关系的示图3所示的是图释图像传感器的配置的实例的方块示意图，其中可以在
相同的水平扫描周期内对四行像素作为一行上的读取像素执行快门操作；
图4所示的是图释图像传感器的配置的实例的方块示意图，其中执行关
于通过解码器所选择的地址的时分多路复用；
图5所示的是解释图4中所示的图像传感器中的各个信号的时序图； 图6所示的是图释根据本发明是实例的图^象传感器的配置的实例的方块
图7所示的是解释图6中所示的锁存器电路和垂直驱动电路的详细配置 实例的电路示意图8所示的是解释图6中所示的图像传感器中的各个信号的时序图9所示的是图释在本发明被应用到采用像素共享技术的图像传感器上 时的情况下锁存器电路以及垂直驱动电路的详细配置的实例的电路示意图10所示的是图释在图6中所示的图像传感器是采用像素共享技术的图 像传感器时的情况下的各个信号的时序图11所示的是图释在同时产生两行的地址信号而不执行时分多路复用 的情况下的垂直选择解码器的详细配置的实例的电路示意图12所示的是解释在图6中所示的图像传感器是使用像素共享技术的图 像传感器以及垂直选择解码器具有图11所示的配置的情况下的各个信号的 时序图；以及图13所示的是图释根据本发明的是实例的照相机的方块图。
具体实施例方式
下面将描述本发明的实施例。本发明的配置要求与本说明书或附图中描 述的实施例之间的对应关系如下。进行该描述是为了确认在本说明书或附图 中描述支持本发明的的实施例。因此，即使存在在本发明和附图中被描述了 但是却没有按照对应于本发明的配置要求而被描述的实施例，该实施例也并 不被解释为与该配置要求不对应的实施例。相反，即使在此描述了对应于该 配置要求的实施例，该实施例也不能被解释为一种与除了该配置要求之外的 配置要求不对应的实施例。
根据本发明实施例的图像传感器是这样的一种传感器，该传感器提供控 制信号以及指明排列在具有预定行和列的像素阵列中的一些像素的每一个的 地址，从而由此对于该地址对应的像素执行电子快门操作或执行对于该地址
对应的像素的像素信号的读取。该像素传感器包括地址产生装置(例如，
图6中所示的垂直选择解码器223 ),其产生指明排列在像素阵列中的像素中 的、其将要在一个水平周期内被执行电子快门操作的该行像素的快门行地址
以及指明其将要在同 一个水平周期内执行像素信号的读取的该行像素的读取
行地址；第一存储装置(例如，图6中所示的锁存器电路224),其存储由所
述地址产生装置所产生的快门行地址；以及第二存储装置(例如，图6中所
示的锁存器电路225),其存储有地址产生装置所产生的读取行地址。所述地
址产生装置在一个水平周期内的有效周期内产生对应于所述读取行的地址，
所述读取行的选择脉冲在该有效周期内一直处于开启(ON)的状态。
所述图像传感器可以被配置成这样，即所述地址产生装置(例如，图11 中所示的电路)同时产生将在一个水平周期内被读取的多个读取行地址，并 且同时产生与所述多个读取行地址对应的多个快门^f亍地址。
下面，将结合附图对本发明的是实例进行描述。
例如，在诸如CMOS (互补金属氧化物半导体)图像传感器的X-Y地址 型固态成像器件中，多个像素晶体管被排列成阵列。此外，针对每条线(行) 或每个像素开始与入射光对应的信号电荷的积累并且具有基于所积累的电荷
的电流或电压的信号按照地址指定从每个像素被顺序读取。因此，与通过采 用位移寄存器(shift register)选择像素而顺序读取在像素中获得的信号电荷的CCD (电荷耦合器件)图像传感器不同，X-Y地址型固态成像器件的特征 在于，因为信号可以按照地址指定从处于随机位置的像素中获取，因此，读 取像素信号的顺序可以相对自由地设置。
例如，在数字静物照相机中，其中利用具有多个像素的CMOS型固态成 像器件作为成像器件，通过独立读取关于所有像素的像素信息而获取静态图 像的"全像素读取模式"是众所周知的。除了这种模式外，例如，也能够执 行一种在其中执行读取而同时跳过一些行和列的"稀释读取模式"的操作。
而且，在CMOS图像传感器中，执行快门操作(电子快门) 一边增加在 像素中获得信号电荷的精度。响应于该快门操作，在像素中积累的电荷被输 出以便一次被清扫掉。例如在基于上面所述的"稀释读取模式"读取像素的 情况下，需要更复杂的快门操作作为对抗来自临近像素等的电荷泄漏的措施。
例如，在"稀释读取模式，，中，除了用于指明曝光时间的快门操作之夕卜， 需要一种用于扫除在其中不执行像素的信号的读取的一行上的像素中积累的 电荷的操作的所谓的防晕快门。
图1所示的是解释像素信号和电子快门的读取的示图；例如，图1图释 了一种1/2稀释读取模式的实例，其中与第一和第二行对应的像素被读取， 并且与第二和第三像素对应的像素没有被读取。在图l中，水平轴表示时间， 垂直轴表示像素的行地址，并且时间的单位是1H周期( 一个水平扫面周期)。
在附图中白色圆圈中所示的位置执行像素的信号的读取。例如，在时刻 t+2处(实际上，1H周期从时刻t+2开始)读取第n行像素以及在时刻t+3 处读取第(n+l )行像素。
在附图中双圆圈所示的位置执行用于指明曝光时间的快门操作。例如， 在时刻t+3处在第n行像素执行快门操作以及在时刻t+2处在第n+l行像素 执行快门操作，因此在每个像素中累积的电荷被一次清扫掉。随后，在每个 像素中累积的电荷被读取为像素信号。
此外，在在附图中黑圆圏中所示的位置执行作为防暈措施的快门操作。 例如，在时刻t-3处在作为没有被执行读取的像素的第n+2行像素中执行快门 操作以及在时刻t-2处在作为没有被执行读取的像素的第n+3行像素中执行快 门操作，因此在每个像素中累积的电荷被一次清扫掉。
如果不执行防暈快门，就不会发生对稀释行上的像素的电荷的清扫操作。 因此，电荷从光电二极管上溢出并且该电荷泄漏到相邻的像素。因此就会产生诸如颜色混合的问题。
而且，根据在照相机操作期间的亮度，基于电子快门，以帧为单位通过 改变曝光时间也可以执行曝光量等的优化的控制。在这种情况下，在相同时 刻的电子快门的数量可以在曝光量已经改变时增加。
图2所示的是解释在基于电子快门的曝光时间已经被改变时像素的读取 行和电子快门之间的关系的视图。采用与图1中所示的情况相同的方式，在 图2中，水平轴表示时间而垂直轴表示像素的行地址，但是仅仅图释了在读 取行上的像素的或在快门行上的像素的位置。读取行上的像素在该附图中采 用实线表示，而电子快门行上的像素在该附图中采用虚线表示。此外，附图 中的虚线共同表示快门操作的两个快门操作，这在图1中采用双圆圈来表示， 并且该快门操作采用黑圓圈表示。参见图2,在由点划线框所包围的时间周 期中，同时存在两条虚线以及一条实线。因此在读取一行的像素时，在相同 的水平扫描周期内对四行像素执行快门操作。
图3是图释图像传感器10的配置的实例的方块图，其中可以在读取一行
上的像素时在相同的水平扫描周期内对四行像素执行快门操作。例如，该图
像传感器IO被配置成CMOS图像传感器。
在图3中，像素阵列21被配置成包括排列在垂直方向预定数量行上以及 水平方向预定数量列上的多个像素。在每个像素中提供光电二极管，该光电
二极管通过光电转换所暴露的光而产生电荷以及积累所述电荷，并且MOS 晶体管开关链接到该光电二极管。该MOS晶体管开关基于所提供的脉冲信号 放大在该光电二极管中所累积的电荷并且将所放大的电荷作为信号(对应于 每个像素的像素信号)输出。
垂直驱动电路22被配置成向所述像素阵列21的预定一行上的像素提供 驱动信号。该垂直驱动电路22向像素阵列21的每个像素提供用于选择所述 像素阵列21的预定一行上的像素的SEL信号、用于输出由SEL信号所选择 的像素中累积的电荷的TR信号、以及用于重置由SEL信号所选择的像素的 RST信号。此外，提供与像素阵列21的像素行一样多的用于供应SEL信号、 TR信号以及RST信号的信号线，并且这些信号线连接到所述^f象素阵列21的 每行上的像素。，
垂直选择解码器23基于从传感器控制器41所提供的控制信号，产生指 明所述像素阵列21的像素中的、将要从其上读取像素信号的一行上的像素的地址信号，并且将该地址信号提供到所述垂直驱动电路22.
垂直选择解码器24-l到24-4基于从传感器控制器41所提供的控制信号， 产生指明所述像素阵列21的像素中的、将要对其执行像素的快门操作的一行 上的像素的地址信号，并且将该地址信号提供到所述垂直驱动电路22。
即，在与读取由所述垂直选择解码器23所选择的一行上的像素时相同的 水平周期内，通过所述垂直选择解码器24-1到24-4选择其将要被执行快门操 作的四行像素。因此，对应于一个读取行的SEL信号、TR信号以及RST信 号和对应于四个电子快门行的SEL信号、TR信号以及RST信号从所述垂直 驱动电路22被提供给所述像素阵列21 。
CDS/ADC31被配置成包括转换器(ADC:模数转换器.)以及相关双采 样(CDS: correlated double sampling)电路，该转换器将通过光电二极管光 电转换来的信号电荷被放大以及被输出时所获得模拟电信号转换成数字信 号，所述相关双采样电路将输入电信号中的噪声去掉并且校正由形成像素的 每个元件的性能中的变量所导致的电信号中的变量以及将所校正的信号提供 给所述转换器。
水平选择电路32选择所述CDS/ADC 31的一个预定列并且将数字信号 输出到转换器33.
传感器控制器41产生被提供给所述垂直选择解码器23的读取地址以及 被提供给所述垂直选择解码器24-1到24-4的快门地址。此外，传感器控制器 41产生SEL信号、TR信号以及RST信号作为像素控制信号。此外，传感器 控制器41产生用于控制CDS/ADC 31的CDS/ADC控制信号以及用于控制水 平选择电路32的水平驱动信号。
通过配置如图3所示的图像传感器，能够在与读取一行上的像素时相同 的水平周期内对四行像素执行快门操作。不过，由于总共需要五个解码器， 因此电路的尺寸增加了。相应地，例如需要大的布置面积。
通过对所述解码器所选择的地址(行)执行时分多路复用来采用一个解 码器选择多个电子快门行或读取行是可能的。
图4是图释图^象传感器100的配置的实例的方块图，其中对由解码器所 选择的地址(行)执行时分多路复用以及采用一个解码器选择多个电子快门 行或读取行。由于图4中所示的像素阵列121以及垂直驱动电路122与图3 中所示的像素阵列21以及处置驱动电路22相同，其详细的解释将省略。此
12夕卜，由于图4中所示CDS/ADC 131到反相器133与图3中所示的CDS/ADC 31 到反相器33相同，其详细的解释也将被省略。
在图4所示的图像传感器100中，垂直选择解码器123基于传感器控制 器41所提供的控制信号，产生用于在像素阵列121的像素中指明将要从其中 读取像素信号的、 一行上的像素的地址信号，并且将该地址信号提供给所述 垂直驱动电路122,并且还基于传感器控制器41所提供的控制信号，产生用 于在像素阵列121的像素中指明将要被执行像素的快门操作的、 一行上的像 素的地址信号，并且将该地址信号提供给所述垂直驱动电路122。即，所述 垂直选择解码器123通过十分多路复用在一个水平扫描周期(IH周期)内产 生用于选择一个读取行以及四个快门行的地址信号。
锁存器电路124被配置成基于传感器控制器41所提供的控制信号保持所 述处置选择解码器123提供的地址信号。即，锁存器电路124在IH周期内保 持与读取行对应的四个电子快门行的地址信号。此外，锁存器电路124上设
置有S-R锁存器，该S-R锁存器的数量等于排列在像素阵列121中的像素行 的数量。
图5所示的是解释图4所示的图^f象传感器100中的各个信号的时序图。
在图4中，CLK信号是图4象传感器100的时钟信号。此外，H-Sync信号 是一个水平同步信号并且被用于在图像传感器100中与1H周期同步。
地址信号是又垂直选择解码器123产生的地址信号。在该实例中，表示 电子快门行的地,止Sl-S4的地址信号在表示读:f又行的地址R-l的地址信号之 后产生，随后表示读取行的地址R的地址信号被产生。地址S1-S4以及地址 R都是在1H周期内产生的。因此，垂直选择解码器123在1H周期内产生一 个读取行的地址以及四个电子快门行的地址。
SLSET信号以及SLRST信号是传感器控制器141输出的作为用于控制 锁存器电路124的锁存器控制信号的信号。
在图5所示的实例中，SLRST信号首先被提供到锁存器电路124。随后， 形成锁存器电路124的所述多个S-R锁存器中的每一个被重置。此外，在所 述地址信号供应(serve)所述地址Sl-S4的周期内SLSET信号作为四个脉冲 被提供给锁存器电路124 。随后，形成锁存器电路124的所述多个S-R锁存 器中的每一个保持与所述地址Sl-S4的每一个对应的地址信号。此外,、当锁 存器电路124保持与所述地址Sl-S4的每一个对应的地址信号的同时，SEL信号从垂直驱动电路122被提供到与所述地址Sl-S4对应的每一行上的像素。 STR信号是用于输出在由SEL信号所选择的像素中积累的电荷的信号。 所述STR信号是用于输出在像素中积累的电荷的信号，以便所述电荷一次被 清扫。快门操作在所述STR信号被提供给由SEL信号所选择的像素时执行。 而且，实际上，SRST信号用于重置像素的也产生以便几乎在与STR信号相 同的时刻被提供。
此外，RTR信号、RRST信号以及RSEL信号是传感器控制器141输出 以便读取像素信号的像素控制信号。RSEL信号是传感器控制器141在1H周 期的有效周期内输出的信号。例如，当表示地址R的地址信号同时正在被提 供的同时RTR信号与RSEL信号一起被提供时，在对应于该地址R的一行上 的像素中积累的电荷被输出。在这种情况下，已经被输出的电荷没被清扫而 是通过CDS/ADC 131的处理作为信号被输出到反相器133。因此，执行能够 像素信号的读取。此外，例如，当表示地址R的地址信号同时正在被提供的 同时RRST信号与RSEL信号一起被提供时，在对应于该地址R的一行上的 像素被重置。
通过设置能够执行与地址R对应的一行上的像素的读取的一个周期作为 有效周期以及不能执行与地址R对应的该行上的像素的读取一个周期作为消 隐(BLK)周期，传感器控制器141产生RSEL信号脉冲。
此外，稀释读取模式包括1/4稀释读取模式、1/8稀释读取模式等以及上 面描述的1/2稀释读取模式。在这些稀释读取模式中，还需要执行作为防暈 措施的快门操作。与1/2稀释读取^^莫式的情况相比，在1/4稀释读取模式和 1/8稀释读取模式中，被稀释的行的数量增加。因此，在读取位于预定一行上 的像素的同 一水平扫描周期内将要被执行快门操作的像素行的数量也自然地 增加。因此，例如，有必要在1/4稀释读取模式内在1H周期内选择最大8个 电子快门行以及1/8稀释读取模式内在1H周期内选择最大16个电子快门行。
因此，在电子快门行的数量已经增加的情况下，在图4所示的图像传感 器100中执行图像拍摄处理时，由地址信号表示的电子快门选择行的地址的 数量增加。因此，例如图5中所示的BLK周期就会变长。因此，由于还需要 使得1H变长，在1H周期中的时钟的数量应该大于图5中所示的在1/4稀释 读取模式和1/8稀释读取模式中的时钟的数量。 -
当1H周期周期变长时，例如在拍摄图像中的帧速率会变慢。即，在图4中所示的配置的情况下，依赖于设定的稀释读取模式可能不能以高速帧速率 来执行拍摄。
因此，在本发明的实施例中，采纳了一种配置，例如其中即使在电子快
门行的数量增加时也可以通过防止BLK周期变长而以高速帧速率执行拍摄。 图6所示的是图释根据本发明实施例的图像传感器的配置的实例的方块 图。图6中所示的图像传感器200被配置成例如一种CMOS图像传感器。
在图6中，像素阵列221被配置成包括排列在垂直方向的预定数量行上 以及在水平方向预定数量列上的多个像素。例如，在所述像素阵列221包括 N行乘以M列的像素，在垂直方向中的N个像素以及在水平方向中的M个 像素(即，NxM个像素)被排列在像素阵列221中。通过光电转换曝光而产 生电荷以及积累所述电荷的光电二极管设置在每个像素中，并且MOS晶体管 开关连接到该光电二极管。所述MOS晶体管开关基于所提供的信号放大在光 电二极管中积累的电荷并将所放大的电荷输出作为信号(对应于每个像素的
像素信号)。
垂直驱动电路222被配置成向所述像素阵列221的预定一行上的像素提 供驱动信号。该垂直驱动电路222向像素阵列21的每个像素提供用于选择所 述像素阵列221的预定一行上的像素的SEL信号、用于输出由SEL信号所选 择的像素中累积的电荷的TR信号、以及用于重置由SEL信号所选择的像素 的RST信号。此外，提供与像素阵列221的像素行一样多的用于供应SEL信 号、TR信号以及RST信号的信号线，并且这些信号线连接到所述像素阵列 221的每行上的像素。
垂直选择解码器223基于从传感器控制器241所提供的控制信号(附图 中的垂直地址信号)，产生指明所述像素阵列221的像素中的、将要从其上读 取像素信号的一行上的像素的地址信号，并且将该地址信号提供到所述垂直 驱动电路222，以及还基于从传感器控制器241所提供的控制信号，产生指 明所述像素阵列221的像素中的、其将要被执行像素的快门操作的一行上的 像素的地址信号，并且将该地址信号提供到所述垂直驱动电路222。即垂直 选择解码器223通过时分多路复用在一个水平扫描周期(1H周期)内产生用 于选择一个读取行以及四个电子快门行的地址信号。
锁存器电路224被配置成基于传感器控制器241所提供的控制,j言号保持 所述处置选择解码器223提供的地址信号。锁存器电路224在1H周期内保持与读取行对应的四个电子快门行的地址信号。此外，锁存器电路224上设 置有S-R锁存器，该S-R锁存器的数量等于排列在像素阵列221中的像素行 的数量。
锁存器电路225也被配置成基于传感器控制器241所提供的控制信号保 持所述处置选择解码器223提供的地址信号。锁存器电路225在1H周期内 保持与读取行对应的四个电子快门行的地址信号。此外，锁存器电路225上 也设置有S-R锁存器，该S-R锁存器的数量等于排列在像素阵列221中的像 素行的数量。
即，在图像传感器200中，在读取由垂直选择解码器223所选择的一行 上的像素的同 一水平扫描周期中将要通过时分多路复用被执行开门操作的四 行像素也被垂直选择解码器223选择。随后，对应于一个读取行的SEL信号、 TR信号以及RST信号以及对应于四个电子快门行的RST信号在相同的水平 扫描周期内从所述垂直驱动电路222提供到像素阵列221。
CDS/ADC231被配置成包括转换器(ADC:模数转换器)以及相关双采 样(CDS)电路，该转换器将通过光电二极管光电转换来的信号电荷被放大 以及被输出时所获得模拟电信号转换成数字信号，所述相关双采样电路将输 入电信号中的噪声去掉并且校正由形成像素的每个元件的性能中的变量所导 致的电信号中的变量以及将所校正的信号提供给所述转换器。
水平选择电路232选择所述CDS/ADC 231的一个预定列并且将数字信 号输出到转换器233。此外，从反相器233输出的信号变成所述图像传感器 200的输出信号。
传感器控制器241产生被提供给所述垂直选择解码器223的读取行地址 以及快门行地址。此外，传感器控制器241产生用于控制锁存器电路224以 及锁存器电路225的锁存器控制信号(将要在下面描述的SLSET信号、SLRST 信号以及RLRST信号作为像素控制信号)。
此外，传感器控制器241产生SEL信号、TR信号以及RST信号作为像 素控制信号。此外，传感器控制器241产生用于控制CDS/ADC 231的 CDS/ADC控制信号以及用于控制水平选择电路232的水平驱动信号。
图7是图释锁存器电路224、锁存器电路225以及垂直驱动电路222的 详细配置的实例的电路示意图。图7图释了与在像素阵列221的，行上的像 素对应的一部分、锁存器电路224、锁存器电路225以及垂直驱动电路222的配置并且表示出了逻辑电路的配置的实例。此外，Tri信号、RSTi信号以 及SELi信号在图7中所示的包括作为像素控制信号的SEL信号、TR信号、 以及RST信号的、对应于在相应行上的像素的信号。即，在图7中，"i"是 与相应4于的编号对应的标识符。
而且，在图7中，采用点划线表示的区域260A表示用于图6中所示的 一行锁存器电路224和锁存器电路225的配置，采用点划线表示的区域260B 表示用于图6中所示的一行垂直驱动电路222的配置。因此，具有与如图7 所示的电路相同配置的电路在附图中与排列在像素阵列221中的像素行的数 量(即沿着垂直方向的像素的数量)一样多地沿着纵向方向并联起来，由此 形成图6中所示的锁存器电路224、锁存器电路225以及垂直驱动电路222。
此外，图7中所示的电路是一种逻辑电路。作为地址信号ADDRi信号、 作为像素控制信号的STR信号、SRST信号、RTR信号、RRST信号、RSEL 信号、TRi信号、RSTi信号以及SELi信号、以及作为锁存器控制信号的SLSET 信号、SLRST信号、RLSET信号以及RLRST信号都是逻辑信号，每个都具 有值"1"或"0"，并且例如作为由在信号线上的电压值的变化形成的脉冲被 提供。
ADDRi信号是从垂直选择解码器223所提供来的地址信号。例如，当垂 直选捧解码器223选择一个相应行，该ADDRi信号的值变为"1"。
当相应行被被垂直选择解码器223选择为快门行时，S-R锁存器271保 持从垂直选择解码器223提供来的地址信号。当相应行被被垂直选择解码器 223选择为读取行时，S-R锁存器272保持从垂直选择解码器223提供来的地 址信号。S-R锁存器271以及S-R锁存器272被配置成4吏得从"与，，门261 和"与"门262输出的、被提供给S-R锁存器271和S-R锁存器272的"S" 端子的信号被保持并且在"Q"端子中被输出，并且被保持和在"Q，，端子中 被输出所述信号在被提供给"R"端子的信号的值改变成"1"的时刻被重置。
即，如果在ADDRi信号的值为T时SLSET信号的值变成"1"，从"与'， 门261输出的信号的值也变成"r。因此，提供给S-R锁存器271 "S，，端子 的信号具有值"i"。此外，S-R锁存器271将从"Q，，端子输出的信号设置为 "1"直到提供给"R"端子的SLRST信号改变成"1"为止。
类似地，如果在ADDRi信号的值为'T时SLSET信号的值变成'T， 从"与"门262输出的信号的值也变成"1"。结果，提供给S-R锁存器272"S，，端子的信号具有值T。此外，S-R锁存器272将从"Q"端子输出的 信号设置为"1"直到提供给"R"端子的RLRST信号改变成"1"为止。
如果在从S-R锁存器271输出的信号的值为'T，时STR信号的值变成 "1",则从从"与"门281输出的信号的值也变成"1"。因此，从"或"门 291输出的TRi信号具有值"1"。结果，在相应行上的像素内积累的电荷被 输出，以便执行快门操作。
而且，如果在从S-R锁存器271输出的信号的值为"1"时SRST信号的 值变成"1"，则从从"与"门283输出的信号的值也变成"1"。结果，从"或" 门293输出的RSTi信号具有值"1"。因此，在相应行上的像素被重置。
如果在ADDRi信号的值为'T，时RLSET信号的值变成'T'，从"与，， 门261输出的信号的值也变成"1"。结果，提供给S-R锁存器272 "S"端子 的信号具有值"1"。此外，S-R锁存器272将从"Q，，端子输出的信号设置为 "1"直到4是供给"R"端子的RLRST信号改变成"1"为止。
如果在从S-R锁存器272输出的信号的值为'T，时RSEL信号的值变成 'T，，则从从"与，，门285输出的SELi信号的值也变成"1"。因此，在相应 行上的像素被选择为将被读取的像素。
而且，如果在从S-R锁存器272输出的信号的值为"1"时RTR信号的 值变成T,则从从"与，，门282输出的信号的值也变成T。因此，从"或，， 门291输出的TRi信号具有值"1"。结果，在相应行上的像素中积累的电荷 被输出，以便执行在相应行上的像素的信号的读取。
而且如果在从S-R锁存器272输出的信号的值为"1"时RRST信号的 值变成"1",则从从"与"门284输出的信号的值也变成"1"。因此，从"或" 门292输出的RSTi信号具有值"1"。因此，在相应行上的像素的信号被重置。
因此作为像素控制信号并且每个具有值"1"的SEL信号、TR信号以及 RST信号被提供给位于相应行上的像素，以便执行像素信号的快门操作以及 重置或读取以及重置。
此外，在下面的描述中，假设当在连接到所述逻辑电路的每个端子的信 号线上的电压值对应于逻辑值'T，时，地址信号、像素控制信号以及锁存器 控制信号被提供给所述逻辑电路。
图8是解释图6中所示的图像传感器200中的各个信号的时，图。
在图8中，CLK信号是图傳^专感器200的时钟信号。此外，H-Sync信号是图像传感器200的时钟信号。此外，H-Sync是水平同步信号并且被用于图 像传感器200中的1H周期的同步。
地址信号是由垂直选择解码器223所产生的地址信号并且对应于上述 ADDRi信号。在本实例中，在表示读取行的地址R的Address (地址)信号 之后在相同的1H周期内产生表示快门行的地址S1-S4的Address (地址)信 号，并且随后在下一个1H周期内产生表示读取行的地址R+1的Address (地 址)信号。接着，在地址R的下一个1H周期内产生表示读取行的地址R+1 的Address (地址)信号。接着在地址R的下一个1H周期内产生表示快门行 的地址Sl+1的Address (地址)信号。地址Sl-S4以及地址R都在所述1H 周期内产生。因此，垂直选择解码器223在所述1H周期内产生一个读取行 的地址以及四个电子快门行的地址。
所述SLSET信号、SLRST信号、RLSET信号以及RLRST信号都是用 于控制锁存器电路224以及锁存器电路225的锁存器控制信号，并且从所述 传感器控制器241输出。
在图8所示的实例中，SLRST信号首先被提供给锁存器电路224。随后， 构成锁存器电路224的多个S-R锁存器(图7中所示的S-R锁存器)中的每 一个被重置。此外，作为四个脉沖的所述SLSET信号在所述地址信号成为地 址信号Sl-S4的周期内被提供给锁存器电路224。随后，构成锁存器电路224 的多个S-R锁存器中的每一个保持对应于地址Sl-S4中的每一个的地址信号。
例如，在对应于图7所示的电路的行是由地址Sl所指明的行的情况下， 当SLSET信号在地址信号是地址S1的时刻被提供到锁存器电路224时，脉 冲被提供到S-R锁存器271的S端子。接着，从S-R锁存器271的Q端子输 出的信号具有值"1"。因此，在锁存器电路224中，从对应于地址S1-S4的 每行的一部分的S-R锁存器271的Q端子输出的信号改变成"1",从而对应 于地址Sl-S4的每个的地址信号^皮保持。
STR信号是用于如快门操作一样输出上面所述的像素中所积累的电荷。 当在从图7所示的S-R锁存器271输出的信号具有值"1"的状态下STR信 号的值变成"1"时，在该行上的像素的快门操作被执行。而且用于重置像素 的SRST信号几乎在与STR信号相同的时刻也被产生而被提供。因此在相应 行上的像素被重置。
到目前为止的操作几乎与参照图5中所描述的情况中的操作相同。在图8所示的实例中，几乎在RLRST信号^皮提供锁存器电路224的相 同的时刻RLRST信号被提供到锁存器电路225 。接着，构成锁存器电路225 的多个S-R锁存器(图7中所示的S-R锁存器)中的每一个被重置。此外， 作为脉冲的所述RLSET信号在所述地址信号成为地R+l的周期内被提供给 锁存器电路225。随后，构成锁存器电路225的多个S-R锁存器保持对应于 地址R+1中的地址信号。
例如，在与图7所示的电路对应的行是由地址R+1所指明的行的情况下， 当RLSET信号在地址信号是地址R+l的时刻被提供到锁存器电路225时， 脉冲被提供到S-R锁存器272的S端子。接着，从S-R锁存器272的Q端子 输出的信号具有值'T，。因此，在锁存器电路225中，从对应于地址R+1的 行的一部分的S-R锁存器272的Q端子输出的信号改变成"1"，从而对应于 地址R+1的地址信号被保持。
此外，在锁存器电路225保持与地址R+1对应的地址信号的同时，SELi 信号从所述垂直驱动电路222 (图7中所示的"与，，门285 )被提供到与地址 R+l对应的行上的像素。
如上所述，RTR信号、RRST信号以及RSEL信号是所述传感器控制器 241输出以便读取像素的信号的像素控制信号。
RSEL信号是传感器控制器241在1H周期的有效周期内输出的信号。例 如，当在表示地址R+1的地址信号正被提供的同时RTR信号与RSEL信号一 起提供时，在与地址R+1对应的行上的像素中积累的电荷被输出。在这种情 况下，已经被输出的电荷不被清扫但是通过CDS/ADC231处理被输出到反相 器233。因此，像素的信号的读取被执行。
此外，例如，当在表示地址R+l的地址信号正被4是供的同时RRST信号 与RSEL信号一起被提供时，在与地址R+l对应的行上的像素被重置。
传感器控制器241通过将能够执行位于一行上的像素(例如与地址R+l 对应的行上的像素)的读取的周期设置为有效周期以及将能够执行位于一行 上的像素(例如与地址R+l对应的行上的像素)的读取的周期设置为消隐 (BLK)周期而产生RSEL信号的脉冲。
在图8所示的情况下，BLK周期比图5中所示的情况要短。即，由于设 置了图6中所示的锁存器电路225 (图7中所示的S-R锁存器272),表示地 址R的地址信号被保持直到作为脉冲的RLRST信号在作为脉冲的RLSET信因此，所述垂直选择解码器223能够在紧接着作 为脉冲的RLSET信号被提供之后产生快门行的地址Sl-S4。
换句话说，在图8所示的情况下，垂直选择解码器223能够在RSEL信 号具有值"1"的周期内(即，在有效周期内)产生快门行地址S1-S4。
因此，在图8所示的情况下，能够使得BLK周期比图5所示的情况短。 因此，没有必要使得1H周期长。
因此，在根据本发明是实例的图像传感器200中，即使在电子快门行的 数量增加的情况下也能够防止BLK周期变长。结果，例如能够以高速帧速率 进行拍摄。
在CMqS图像传感器的情况下，与CCD图像传感器相比要减小像素的 尺寸已经很难。不过，在近些年，通过使用称之为像素共享的技术来实现微 笑的像素尺寸是可能的。在使用像素共享技术的图像传感器中，例如作为形 成像素的晶体管的一部分的以及临时保持在每个像素中累计的电荷的浮动扩 散在多个像素之间共享。因此，在像素共享技术中，能够实现其中在多个像 素中积累的电荷在所述浮动扩散中被相加的配置并被作为信号被读出。
此外，共享四个像素的四像素共享技术包括两种颜色的每两个像素(例
如，像R、 G,在排列在像素阵列中的像素中的三色RGB中的R和G)通常 被用作所述像素共享技术。
下面，将描述其中本发明被应用到一种使用像素共享技术的图像传感器 上的情况的实例。
图9是图释在本发明被应用到一种使用像素共享技术的图像传感器的情 况下，锁存器电路224、锁存器电路225以及垂直驱动电路222在的详细配 置的实例的电路示意图。在其中四个像素被共享的情况下图9与图7对应， 并且图释了与锁存器电路224、锁存器电路225以及垂直驱动电路222的第i 行到第i+3行的四行上的像素对应的一部分的配置。图9图释了作为逻辑电 路的配置的实例。
在图9所示的情况中，例如作为从所述垂直选择解码器223提供来的地 址信号的ADDRi信号、ADDRi+l信号、ADDRi+2信号、以及ADDRi+3信 号几乎同时被提供。 、，
当对应行被所述垂直选择解码器223被选择为快门行时，S-R锁存器 321-1到321-4保持从所述垂直选择解码器223提供来的地址信号。当对应行被所述垂直选择解码器223被选择为读取行时，S-R锁存器322-1到322-4保 持从所述垂直选择解码器223提供来的地址信号。在S-R锁存器321-1到321-4 以及S-R锁存器322-1到322-4不需要特别区分时的情况下，S-R锁存器321-1 到321-4以及S-R锁存器322-1到322-4可以简单地被分别表达为S-R锁存器 321何S-R锁存器322。
S-R锁存器321何S-R锁存器322被配置，从而从"与"门261以及"与" 门262输出的、被提供到S-R锁存器321何S-R锁存器322的"S"端子的信 号被保持并且在"Q"端子中被输出，并且在"Q"端子中被保持和输出信号 在被提供到"R"端子的信号的值改变为'T，时被重置。
即，.关于在第i行上的像素，如果SLSET信号的值在ADDRi信号的值 为T时改变为'T，，从"与"门311-1中输出的信号的值也改变为T。 结果，提供给S-R锁存器321-1的"S"端子的信号具有值T。此外，S陽R锁 存器321-1把从"Q"端子输出的信号设置为"1"直到提供给"R"端子的 SLRST信号改变为"1"为止。
相似地，如果RLSET信号的值在ADDRi信号的值为"1"时改变为"1", 从"与"门312-1中输出的信号的值也改变为"1"。结果，提供给S-R锁存 器322-1的"S，，端子的信号具有值"1"。此外，S-R锁存器322-1把从"Q，， 端子输出的信号设置为"1"直到提供给"R"端子的RLRST信号改变为"1" 为止。
对于在第(i+l)以及(i+3)行上的像素也完全相同。 如果STR信号的值在从S-R锁存器321输出的信号的值为"1"时改变 为T，从"与"门331-1到331-4中输出的信号的值也改变为T。因此， 从"或"门341-1到341-4输出的TRi信号、TRi+l信号、TRi+2信号、以 及TRi+3信号具有值"1"。结果，在第i到i+3行上的像素中积累的电荷被 输出以便执行快门操作。
此外，当从S-R锁存器321输出的信号的值为"1"时，从"或"门352 输出的信号具有值"1"。在这种状态下，当SRST信号的值改变为"1"时， 从"与"363输出的信号的值也改变为"1"。结果，从"或"门371输出的 RST信号具有值"1"。因此，在第i到i+3行上的像素被重置。此外，在像素 共享技术的情况下，优选的是， 一个RST信号被提供到共享的多个像素(在 本实例中为四个^^素)。当从S-R锁存器322输出的信号的值为"1"时，从"或"门351中输出 的信号的值也改变为"1"。在这种状态下，当RSEL信号改变为"1"时，从 "与"门361输出的SEL信号具有值"1"。因此在第i到i+3行上的像素被 选择为将要被读取的像素。而且，在像素共享技术的情况下，优选的是，一
个SEL信号被提供到共享的多个像素(在本实例中为四个像素)。
而且，如果RTR信号的值在从S-R锁存器322输出的信号的值为"1" 时改变为T，从"与"门332-1到332-4中输出的信号的值也改变为T。 因此，/人"或"门341-1到341-4输出的TRi信号、TRi+l信号、TRi+2信 号、以及TRi+3信号具有值"1"。结果，在第i到i+3行上的像素中积累的 电荷被输出以便在第i到i+3行上的像素的读取被执行。
此外，当从S-R锁存器322输出的信号的值为"1"时，从"或"门351 输出的信号也具有值"1"。在这种状态下，当RRST信号的值改变为'T，时， 从"与"362输出的信号的值也改变为"1"。结果，从"或"门371输出的 RST信号具有值"1"。因此，在第i到i+3行上的像素被重置。
在此，尽管将四像素共享技术的情况描述为一个实例，但是共享像素的 数量并不限于此。
图IO是解释在图6所示的图像传感器200是使用像素共享技术ude图像 传感器的情况下各个信号的时序图。在此，图像传感器200是使用四像素共 享技术的图像传感器，并且将描述在1H周期内相加以及读取具有相同颜色 的两个像素的信号的情况的实例。
由于在图10中的时钟信号和H-Sync信号与图8中的那些类似，因此将 省略其详细的解释。
在图10所示的情况下，地址信号是由垂直选择解码器223所产生的地址 信号。在该实例中，地址S1-S4，在表示共享的像素中，具有相同颜色(例如， R)的、读取行的两个像素的地址Rl和地址R2的地址信号之后，在相同的 1H周期内产生，并且随后产生具有相同颜色(例如，G)的、在下一个1H 周期内被读取的、读取行的两个像素的地址R1+1以及R2+1。接着，在地址
R的下一个lH周期内产生快门^f亍的地址Sl+l.......。地址S1-S4、地址R1
以及地址R2都在该1H周期内产生。
因此，所述垂直选择解码器223在1H周期内产生两个读取行的地址以 及四个电子快门行的地址。 '所述SLSET信号、SLRST信号、RLSET信号以及RLRST信号是用于 控制锁存器电路224以及锁存器电路225的锁存器控制信号并从传感器控制 器241输出
在图10所示的实例中，SLRST信号首先被提供到锁存器电路224 。接着， 构成锁存器电路224的多个S-R锁存器(图9中所示的S-R锁存器321)的 每一个^皮重置。此外，作为四个脉沖的SLSET信号在地址信号变成地址Sl-S4 的周期内被提供到锁存器电路224。接着，构成锁存器电路224的多个S-R 锁存器的每一个保持与地址S-S4中的每一个对应的地址信号。
STR信号是用于像如上所述的快门操作一样输出在像素中积累的电荷的 信号。如果STR信号的值在从图9中所示的S-R锁存器321输出的信号的值 为T时改变为T,从"或，，门341-1到341-4输出的TRi信号、TRi+l 信号、TRi+2信号以及TRi+3信号的值变为'T，。结杲，对应行上的像素的 快门操作被执行。而且，用于重置像素的SRST信号也被产生以便几乎在STR 信号相同的时刻被提供。因此，在相应行上的像素被重置。
在图10所示的实例中，RLRST信号几乎在SLRST信号^皮提供给锁存器 电路224的相同时刻被提供给锁存器电路225。接着，构成锁存器电路225 的多个S-R锁存器(图9中所示的S-R锁存器322)的每一个被重置。此外， 作为脉沖的RLSET信号在地址信号变成地址R1+1的周期内被提供到锁存器 电路225，并且作为脉冲的RLSET信号在地址信号变成地址R2+l的周期内 被提供到锁存器电路225。因此，构成锁存器电路225的多个S-R锁存器保 持与地址Rl+1对应的地址信号和与地址R2+l对应的地址信号。
此外，在锁存器电路225保持与地址Rl+1对应的地址信号和与地址 R2+l对应的地址信号的同时，SEL信号从所述垂直驱动电路222 (图7中所. 示的"与，，门361 )提供到与地址R1+1和地址R2+1对应的行上的像素。
如上所述，RTR信号、RRST信号以及RSEL信号是传感器控制器241 输出的、以便读取像素的信号的像素控制信号。
所述RSEL信号时传感器控制器241在1H周期的有效周期内输出的信 号。例如，在与地址R1+1对应的地址信号和与地址R2+1对应的地址信号正 被提供的同时，当RTR信号在与RSEL信号一起被提供时，在与地址R1+1 和地址R2+l对应的行上的像素中积累的电荷被输出。因此像素的信号的读 耳又被执行。此外，例如，在与地址R1 + 1对应的地址信号和与地址R2+1对应的地址
信号正被提供的同时，当RRST信号在与RSEL信号一起被提供时，在与地 址Rl+1和地址R2+l对应的行上的4象素被重置。
传感器控制器241通过将能执行在两行上的像素(例如，与地址Rl+1 地址R2+l对应的行上的像素)的读取的周期设置成有效周期以及将不能执 行两行上的像素(例如，与地址Rl+1地址R2+l对应的行上的像素)的读取 周期设置为消隐(BLK)周期而产生RSEL信号的脉沖。
还是在图IO所示的情况下，与图8中所示的情况类似，所述BLK周期 比较短。即，由于设置了图6中所示的锁存器电路225 (图9中所示的S-R 锁存器322)，表示地址Rl以及地址R2的地址信号被保持直到作为脉冲的 RLRST信号在作为脉冲的RLSET信号被提供之后被提供为止。因此，垂直 选择解码器223能够在紧接着作为脉沖的RLSET信号被提供之后产生快门行 的地址S1画S4。
换句话说，还是在图IO所示的情况下，垂直选择解码器223在RSEL信 号具有值"1"的周期内(即在有效周期内)能够产生快门行的地址S1-S4。
因此，能够使得BLK周期比图5中所示的情形下更短。因此，每必要时 的1H周期较长。
如上所述，本发明还能够应用到其中根据本发明实施例的图像传感器 200是采用像素共享技术的图像传感器的情形。结果，由于即使在电子快门 行增加的情况下也没有必要时的BLK周期较长，因此，例如能够以高速正速 率进行拍摄。
在参见图IO的解释中，表示具有相同颜色(例如，R)的读取行的两个 像素的地址Rl和地址R2的以及快门行的地址Sl-S4的地址信号在1H周期 内产生。不过，在这种情形下，垂直选择解码器223通过时分多路复用在1H 周期内产生地址R1以及地址R2。
不过，依赖于所述垂直选择解码器223的配置，也能够在不执行时分多 路复用的情况下在相同的时间产生地址Rl以及地址R2。
图11是图解在同时产生用于两行地址R1以及地址R2的地址信号而不 执行时分多路复用的情况下，垂直选择解码器223的详细配置的实例的电路 示意图。在图11中，11比特地址信号被提供作为指明排列在像素阵列221 中的预定行的像素的地址信号。在此，可以j叚:没上述11比特的地址可以表达为Addr<0>到Addr<10>。 因此，例如，11比特地址中的上2比特被表达为Addr<0>和Addr<l>，而 下9比特被表达为Addr<2: 10> 。此外，FDSUM信号是在用于两行的地址 信号在垂直选择解码器中同时产生时的情况中所提供的信号。
比特Addr O被提供到反相器411，而比特Addr <1>被提供个反相器
412。
首先，将描述FDSUM信号具有值"0"的情况。在ll比特地址中的上 2比特位"11"时，从反相器411以及412中输出的信号具有值"0",从"或，， 门421输出的信号具有值"0"，以及从"或，，门422输出的信号具有值"1"。 在这种状态下，从"与"门422输出的信号具有值"1"以及从"与，，门432 输出的信号具有值"0"。
在11比特地址中的上2比特位"10"时，从反相器411输出的信号具有 值"0",从412中输出的信号具有值"1"，从"或"门421输出的信号具有 值"0"，以及从"或"门422输出的信号具有值"1"。在这种状态下，从"与" 门432输出的信号具有值'T，以及从"与"门431、 433以及434输出的信 号具有值"0"。
类似地，在11比特地址中的上2比特位"01"时，从"与"门433输出 的信号具有值以及从"与，，门431、 433以及434输出的信号具有值"0"。 而且，在11比特地址中的上2比特位"00"时，从"与，，门434输出的信号 具有值"1"以及从"与"门431-433输出的信号具有值"0"。
下面，将描述FDSUM信号具有值"1"的情况。在ll比特地址中的上 2比特位"11"时，从反相器411以及412中输出的信号具有值"0",从"或，， 门421输出的信号具有值T,以及从"或，，门422输出的信号具有值T。 在这种状态下，从"与，，门431以及433输出的信号具有值"1",以及从"与" 门432和434输出的信号具有值"0"。
在11比特地址中的上2比特位"10"时，乂人反相器411输出的信号具有 值"0"，从反相器412中输出的信号具有值'T，，从"或，，门421输出的信 号具有值"1"，以及从"或"门422输出的信号具有值"1"。在这种状态下， 从"与"门432和434输出的信号具有值"1"以及从"与"门431和输出的 信号具有值"0"。 "
类似地，在11比特地址中的上2比特位"01"时，从"与"门431和433输出的信号具有值"1",以及从"与，，门432和434输出的信号具有值 "0"。而且，在11比特地址中的上2比特位"00"时，从"与，，门432和 434输出的信号具有值T以及从"与"门431和433输出的信号具有值"0"。
门441被配置成提供与Addr <2: 10>对应的9比特到门451-454。
门451被配置成通过在从"与，，门434输出的信号具有值"1"时将上2 比特设置成"00"以及将下9比特设置成Addr<2: IO而输出地址信号。
门452被配置成通过在从"与"门433输出的信号具有值"1"时将上2 比特设置成"01"以及将下9比特设置成Addr<2: 10>而输出地址信号。
门453被配置成通过在从"与"门432输出的信号具有值'T，时将上2 比特设置成"10"以及将下9比特设置成Addr<2: IO而输出地址信号。
门454被配置成通过在从"与"门431输出的信号具有值"1"时将上2 比特设置成"11"以及将下9比特设置成Addr〈2: IO而输出地址信号。
因此，例如当"00111111111"从传感器控制器241中被提供为读取行地 址时，垂直选择解码器223能够同时产生与两个地址"00111111111"以及 "10111111111"对应的地址信号。
因此，如果垂直选择解码器223按照图11所示那样配置并且FDSUM被 设置成具有值"1",垂直选择解码器223就能在传感器控制器241产生一个 读取行地址或一个快门行地址以及将所产生的地址提供给所述垂直选择解码 器时产生两个读取行地址或两个快门行地址并将所产生的地址提供给锁存器 电路225。
图12是解释在图6中所示的图像传感器200是使用像素共享技术的图像 传感器并且垂直选择解码器223具有上述参照图11所描述的配置的情况下各 个信号的时序图。在此，图像传感器200是使用四像素共享技术的图像传感 器，并且下面将描述相加(adding)和读取具有相同颜色的两个像素的信号 的情况的实例。
由于在图12中的CLK信号和H-Sync信号与在图10中的那些类似，因 此将省略了它们的解释。
在图12所示的情形中，与图10所示的情况不同，在相同的时间产生表 示在所共享的像素中的、具有相同颜色的(例如，R)、读取行的两个像素的 地址Rl和地址R2的地址1信号和地址2信号。此外，在于请取行的地址 Rl和R2相同的1H周期内快门行的地址Sl和S3产生作为地址1信号，并且在相同的四件，快门行的地址S2和S4产地址生作为地址2信号。接着， 表示在下一个1H周期内被读取的、具有相同颜色(例如，G)的、读取行的 两个像素的地址R1+1以及R2+1的地址l信号以及地址2信号在同时被产生。 之后，在地址R1和R2的下一个1H周期内快门行的地址Sl+1以及S3+1产 生作为地址l信号，并且在相同的时间，地址S2+1以及S4+1产生作为地址 2信号。
还是在图12所示的情况下，地址S1-S4、地址Rl以及地址R2都在1H 周期内产生。因此，垂直选择解码器223也在1H周期内产生两个读取行的 地址以及四个电子快门行的地址。
在图12所示的实例中，SLRST信号也首先被提供到锁存器电路224。接 着，构成锁存器电路224的多个S-R锁存器(图9中所示的S-R锁存器321 ) 的每一个被重置。此外，作为两个脉冲的SLSET信号在地址1信号变成地址 Sl和S3的周期内(即，在地址2信号变成地址S2和S4的周期内)被提供 到锁存器电路224。因此，构成锁存器电路224的多个S-R锁存器的每一个 保持与地址S-S4中的每一个对应的地址1信号和地址2信号。
由于STR信号和SRST信号与参照图10所描述的上述情况中的那些相 同，下面将省略其详细的解释。
而且，RLRST信号几乎在SLRST信号被提供给锁存器电路224的相同 时刻被提供给锁存器电路225。接着，构成锁存器电路225的多个S-R锁存 器(图9中所示的S-R锁存器322)的每一个被重置。此夕卜，作为脉冲的RLSET 信号在地址1信号变成地址Rl+1的周期内(即，在地址2信号变成地址R2+l 的周期内)被提供到锁存器电路225。因此，构成锁存器电路225的多个S-R 锁存器保持与地址Rl+1对应的地址1信号和与地址R2+l对应的地址2信号。
由于RTR信号和RRST信号与参照图10所描述的上述情况中的那些相 同，下面将省略其详细的解释。
还是在如图12所示的情况下，与图8中所示的情况类似，BLK周期比 较短，但是，所述BLK周期比在图10中所示的情形中的BLK周期短得多。 即，能够通过将垂直选择解码器223配置成参照图ll所描述的那样而缩短用 于将要从垂直选择解码器223提供读取行地址的周期。因此，能够相对于图 10所示的情形而进一步缩短BLK周期。
而且，尽管已经在上面参照图7-12所提及的实例中描述了通过主要使用"与，，门和"或"门来执行逻辑操作的逻辑电路的实例，但是也能够形成通
过主要使用"与非(NAND)"门和"或非(NOR)"门来执行逻辑操作的逻 辑电路。例如，如果将本发明应用到安装在产品中的图像传感器中，能够执 行如图7、 9以及11所示的逻辑电路一样的逻辑操作的逻辑电路可以通过主 要使用"与非(NAND)"门和"或非(NOR)"门来形成。
而且，在上述说明中，已经描述了 1/2稀释读取模式作为实例。不过， 本发明也可以应用到其他稀释读取模式的情形。例如，通过将本发明应用到 其中点则快门行的数量增加的情形，例如，1/4稀释读取模式或1/8稀释读取 模式，也能够防止BLK周期变长。结果，例如，能够以高速帧速率进行拍摄。
图13是图释根据本发明每个实施例的摄像机的剖视图。根据本发明是实 例的摄像机是一种能够拍摄静态图像或运动图像的视频摄像机。
根据本发明的摄^^几包括图像传感器10、 100或200、光学系统510、机 械快门器件511以及信号处理电路512。
光学系统510使得来自主体(subject body)的图像光(入射光)成像在 图像传感器10、 100或200的成像表面上。结果，相应信号电荷在预定的周 期被积累在图像传感器10、 100或200中。
机械快门器件511针对图像传感器10、 100或200控制光辐射(irradiation) 周期以及光阻挡(blocking)周期。
信号处理电路512执行各种信号处理。受到信号处理的视频信号被存储 在诸如存储器的存储介质中或被输出到监视器。
在上述实施例中，已经描述了本发明净皮应用到图像传感器10、 100或200 的情形，其中检测与可见光的光量对应的信号电荷的作为物理量的单元像素 被排列在阵列中。不过，本发明并不限于被应用到图像传感器10、 100或200, 而是可以被应用到所有种类的列型(column type)固态成像器件，其中列电 路(column circuit)被布置在用于像素阵列部分的每个像素列。
而且，本发明并不限于应用到纟全测可见光的入射光量的分布以及将该分 布形成为一种图像的固态成像器件，而是还可以应用到一种能够获得红外线 或X射线的图像或者将微粒等的入射量的分布形成为图像的固态成像器件 上，或更宽泛的意义而言，可以应用到所有种类的固态成像器,(物理量分 布检测器件)上，诸如检测例如压力或静电容的另一种物理量的分布并将获 得该分布的图像的指紋检测传感器。而且，本发明并不限于应用于以行为单位顺序扫描像素阵列部分的单元 像素并从该单元像素的每一个读取像素信号的固态成像器件，而是也可以应 用以像素为单位选择任意像素并以像素为单位从所选择的像素中读取信号的 到X-Y地址类型的固态成像器件。
而且，固态成像器件可以以芯片的形式构成或在成4象部分和信号处理部 分或光学系统成组地包封在一起的状态下以具有成像功能的模块形式构成。
此外，本发明并不限于被应用到固态成像器件，而是可以应用到成像装 置。在此，成像装置指的是摄像机系统，诸如数字静态摄像机或视频摄像机 或具有成像功能的电子装置，诸如移动电话。此外安装在电子装置中的模块 的形式，即摄像机模块也可以是一种成像装置。
通过使用根据上述实施例的成像传感器10、 100或200作为成像装置， 诸如用于诸如移动电话的移动装置的摄像机模块，能够采用图像传感器10、 100或200中的筒单的配置获得高质量的图像。
在本发明附后的去权利要求或其等同物的范围内，本领域普通技术人员 应该能够理解到，基于设计要求和其他因素都在可以产生各种修改、组合、 子组合以及替代形式。
相关申请的交叉引用
本发明包含了与在日本特许厅于2007年5月17日申请的日本专利申请 JP2007-132096相关的主题，该申请的全部内容通过引用方式包含在本申请 中。
权利要求
1.一种图像传感器，其提供控制信号以及用于指明具有预定行和列的像素阵列中的多个像素中的每一个的地址，由此对与所述地址对应的像素执行电子快门操作或执行与所述地址对应的像素的像素信号的读取，包括地址产生部件，用于产生快门行地址和读取行地址，所述快门行地址用于指明在排列在所述像素阵列中的像素中的、将要在一个水平周期内对其执行电子快门操作的一行像素，而所述读取行地址指明将要在相同水平周期内对其执行像素信号读取的一行像素；第一存储部件，用于存储由所述地址产生部件产生的所述快门行地址；以及第二存储部件，用于存储由所述地址产生部件产生的所述读取行地址，其中，所述地址产生部件在其中所述读取行的选择脉冲处于开启状态的一个水平周期的有效周期内产生与所述读取行对应的快门行地址。
2. 如权利要求1所述的图像传感器，其中，所述地址产生部件产生于所述一个读取行地址对应的所述多个快 门行地址。
3. 如权利要求1所述的图^象传感器，其中，所述地址产生部件通过时分多路复用在一个水平周期内产生所述
4. 如权利要求1所述的图像传感器，其中，所述像素阵列是一种使用共享像素的浮动扩散的像素共享技术的 像素阵列。
5. 如权利要求4所述的图傳_传感器，其中，所述地址产生部件产生将要在一个水平周期内被读取的多个读取 行地址以及产生与所述多个读取行地址对应的所述多个快门行地址。
6. 如权利要求4所述的图像传感器，其中，所述地址产生部件同时产生将要在一个水平周期内被读取的多个 读取行地址以及同时产生与所述多个读取行地址对应的所述多个快门行地址。
7. 如权利要求1所述的图像传感器，其中，第 一存储部件以及第二存储部件中的每一个都被配置成包括与排 列在所述像素阵列中的各行对应的多个S-R锁存器，以及快门行地址或读取行地址在所述S-R锁存器保持被提供给与所述快门行地址或所述读取行地址的一行像素对应的所述S-R锁存器的地址信号时被存读取行地址而被提供到所述S-R锁存器的地址信号。
8. 如权利要求7所述的图傳_传感器，其中，所述多个S-R锁存器的每一个被在一个水平周期内的预定时刻被 一次提供的重置脉冲所重置，并且对应于所述地址信号在所述重置脉沖被提 供之后而被提供的时刻，通过在一个水平周期内被一次或多次提供的设置脉 冲而保持所述地址信号。
9. 一种电子装置，其提供控制信号以及用于指明具有预定行和列的像素 阵列中的多个像素中的每一个的地址，由此对与所述地址对应的像素执行电 子快门操作或执行与所述地址对应的像素的像素信号的读取，包括地址产生部件，用于产生快门行地址和读取行地址，所述快门行地址用 于指明在排列在所述像素阵列中的像素中的、将要在一个水平周期内对其执 行电子快门操作的一行像素，而所述读取行地址指明将要在相同水平周期内 对其执行像素信号读取的一行像素；第 一存储部件，用于存储由所述地址产生部件产生的所述快门行地址；以及第二存储部件，用于存储由所述地址产生部件产生的所述读取行地址，其中， 一个；
10. —种电子装置的驱动方法，所述电子装置提供控制信号以及用于指 明具有预定行和列的像素阵列中的多个像素中的每一个的地址，由此对与所 述地址对应的像素执行电子快门操作或执行与所述地址对应的像素的像素信 号的读取，包括步骤产生快门行地址和读取^行地址，所述快门行地址用于指明在排列在所述 像素阵列中的像素中的、将要在一个水平周期内对其执行电子快门操作的一 行像素，而所述读取行地址指明将要在相同水平周期内对其执行像素信号读 耳又的一行像素；在第 一存储部件中存储所述快门行地址；及在其中所述读取行的选择脉沖处于开启状态的一个水平周期的有效周期 内产生与所述读取行对应的快门行地址。
11. 一种图像传感器，其提供控制信号以及用于指明具有预定行和列的 像素阵列中的多个像素中的每一个的地址，由此对与所述地址对应的像素执行电子快门操作或执行与所述地址对应的像素的像素信号的读取，包括地址产生部分，用于产生快门行地址和读取行地址，所述快门行地址用 于指明在排列在所述像素阵列中的像素中的、将要在一个水平周期内对其执 行电子快门操作的 一行像素，而所述读取行地址指明将要在相同水平周期内 对其执行像素信号读取的 一行像素；以及第二存储部分，用于存储由所述地址产生部分产生的所述读取行地址， 其中，所述地址产生部分在其中所述读取行的选择脉冲处于开启状态的一个 水平周期的有效周期内产生与所述读取行对应的快门行地址。
12. —种电子装置，其提供控制信号以及用于指明具有预定行和列的像 素阵列中的多个像素中的每一个的地址，由此对与所述地址对应的像素执行 电子快门操作或执行与所述地址对应的像素的像素信号的读取，包括地址产生部分，用于产生快门行地址和读取行地址，所述快门行地址用 于指明在排列在所述像素阵列中的像素中的、将要在一个水平周期内对其执 行电子快门操作的一行像素，而所述读取行地址指明将要在相同水平周期内对其执行像素信号读取的 一行像素；第 一存储部分，用于存储由所述地址产生部分产生的所述快门行地址；以及第二存储部分，用于存储由所述地址产生部分产生的所述读取行地址，
全文摘要
本发明披露了一种图像传感器，其提供控制信号以及用于指明具有预定行和列的像素阵列中的多个像素中的每一个的地址，由此对与所述地址对应的像素执行电子快门操作或执行与所述地址对应的像素的像素信号的读取。该图像传感器包括地址产生部件，用于产生快门行地址和读取行地址，所述快门行地址用于指明在排列在所述像素阵列中的像素中的、将要在一个水平周期内对其执行电子快门操作的一行像素，而所述读取行地址指明将要在相同水平周期内对其执行像素信号读取的一行像素；第一存储部件，用于存储由所述地址产生部件产生的所述快门行地址；以及第二存储部件，用于存储由所述地址产生部件产生的所述读取行地址。
文档编号H04N5/341GK101309343SQ20081009715
公开日2008年11月19日 申请日期2008年5月19日 优先权日2007年5月17日
发明者牧野荣治 申请人:索尼株式会社