专利名称：固态成像设备的制作方法
技术领域：
本发明涉及固态成像设备。
背景技术：
近年来，在诸如数字静态照相机和数字摄像机之类的图像输入设 备中，固态成像设备的像素数量已增加以提高拍摄的图像的质量。此
外，出现了装载有A/D转换器以实现数字输出的固态成像设备。
作为被装载在固态成像设备上的A/D转换类型的一个示例，存在 列A/D转换类型。作为现有技术文献，引用日本专利申请特开No. H05-48460 (专利文献1)。其电路配置在附图中示出。
列A/D转换类型在各像素列具有A/D转换器9，并且并行操作它 们，因此可以提高固态成像设备的读出速度。同时，随着像素小型化， 对各列处布置的A/D转换器9造成严重的布局限制。列A/D转换器的 配置通常具有共用计数器5和灯信号生成电路，并且在每行中具有传 感器信号和灯信号的比较电路，以及累积(accumulation)单元，所 述累积单元在所述比较电路执行比较和确定时存储来自计数器的数 据。当A/D转换的比特的数量增加以便提高图像质量时，如果要在与 比特数量增加的情况相同的时段中执行处理，则计数器的操作速度需 要与2的幂成比例地增大。
此外，在装载有列A/D转换器的传感器中，在某一行的传感器输 出的A/D转换期间，输出前一行的A/D转换数据以便提高操作速度， 因此需要保持前一行的转换数据的累积单元。
图8中示出日本专利申请特开No. H05-48460的图1 。因为在沿 行的方向上布置多个累积单元，因此图8中公开的配置具有像素之间 的宽度增大的问题。
发明内容
本发明的一个目的是提供一种可容易地降低沿行的方向上的像素 布置间距的固态成像设备。
本发明的 一种固态成像设备包括以二维阵列布置的多个像素， 用于生成基于光电转换的图像信号；计数器，所述计数器对于像素的 多个列被共用地布置，以对n比特的数字值进行计数和输出；多个第 一累积单元，所述第一累积单元被布置为使得数量为n的第一累积单 元与像素的每个列对应地布置，并且每个第一累积单元保持从计数器 输出的n比特的数字值中的一个比特的数字值；多个第二累积单元， 所述第二累积单元与第一累积单元对应地布置，用于保持从第一累积 单元传送的数字值；累积单元间布线，用于在所述第一累积单元和所 述第二累积单元之间连接；以及A/D转换器，用于将基于像素生成的 图像信号的、来自计数器的n比特的数字值写入到数量为n的第一累 积单元中，所述固态成像设备的特征在于，对应于像素的每一列，被 布置用于保持n比特的数字值的数量为n的所述第一累积单元中的第 m比特(1Sm5n)的第一累积单元与被布置为用于保持n比特的数字 值的数量为n的所述第二累积单元中的第m比特(l￡m5n)的第二累 积单元被相邻地布置，使得第m比特的所迷第一累积单元和所述第二 累积单元被配对，并且数量为n的对被布置在沿像素列的方向上。
所述固态成像设备的在沿行的方向上的像素布置间距被容易地减小。
通过参照附图阅读示例性实施例的以下描述，本发明的其它特征 将变得清晰。
图l是示出本发明的第一实施例的配置示例的图。
图2是示出固态成像"&备的配置示例的图。
图3是示出本发明的第二实施例的配置示例的图。
5图4是示出本发明的第三实施例的配置示例的图。 图5是示出本发明的第四实施例的配置示例的图。 图6是示出才艮据本发明的累积单元的配置示例的图。 图7是示出根据本发明的累积单元的配置示例的图。 图8是引用专利文献1的图1的图。
具体实施例方式
此后，将参照附图描述本发明的实施例。 (第一实施例)
图2是示出根据本发明第一实施例的固态成像设备的配置示例的 图。像素106被布置为二维阵列。像素106例如包括光电二极管，并 且基于光电转换来生成图像信号。每个像素包括放大单元，所述放大 单元基于在光电二极管中生成的电荷而输出电压信号。垂直扫描电路 113以行为单位选择像素106，并且将所选择的像素106中生成的模拟 信号读出到沿列的方向的A/D (模拟/数字)转换器107。 A/D转换器 107被布置在像素106的各列，并且将模拟信号转换成数字信号。计 数器111对于像素106的各个列被共用地布置，以对数字信号值进行 计数。数量为n的第一累积单元101与像素106的各列相对应地布置， 以保持从计数器111输出的n比特的数字值。第-T累积单元101的数 据通过累积单元间布线104被发送到数量为n的第二累积单元102， 并且被保持。图2示意性地示出n为1的情况。
水平扫描电路114将第二累积单元102中累积的数据输出到未示 出的数字输出单元。
更具体地，例如，A/D转换器107包括比较器，所述比较器比较 像素106的输出信号与通过将计数器111的输出值在D/A(数字/模拟) 转换器115中进行D/A转换获得的信号。通过以来自比较器的输出的 反转(inversion)作为触发事件，计数器111的输出值被累积在第一 累积单元101中。结果，作为模拟信号的基于像素106的图像信号被 转换为数字信号，并且可被累积在第一累积单元101中。此后，通过第一累积单元101与第二累积单元102之间的切换控制，在第一累积 单元101中累积的值被传送到第二累积单元102，并被累积在其中。 从而，在像素106的输出信号被从模拟信号转换成数字信号并且累积 在第一累积单元101中的同时，前一行中的数字信号可从第二累积单 元102被输出到数字输出单元。
图2简化了第一累积单元101和第二累积单元102，并且示出其 中每列包括对应于一个比特的第一累积单元和第二累积单元的示例， 但是实际上，如图l那样，每列具有与A/D转换的比特数量对应的比 特的第一累积单元101和第二累积单元102。图1是示出图2的区域 A的更详细的配置示例的图。计数器111对于像素106的各个列被共 用地布置，并且来自计数器111的数字数据通过数据线103被保持在 第一累积单元ioi中，各第一累积单元101对应于各比特。数据线103 连接在计数器111和第一累积单元101之间。为了简化，图l表示了 6比特的数据线103,但是数据线103可以是任何比特的。
第一累积单元101中保持的数字数据通过累积单元间布线104被 保持在第二累积单元102中。
第二累积单元102中保持的数字数据通过输出线105被输出到数 字输出单元112。输出线105连接在第二累积单元102和数字输出单 元112之间。在累积单元的布置方法中，在沿列的方向上布置数量为 n的累积单元组，每一累积单元组由在沿列的方向上相邻地布置并配 对的与一个比特对应的第一累积单元101和第二累积单元102组成。 第一累积单元i01和第二累积单元102的宽度被布置在像素布置间距 的宽度内，由此，可容易地减小沿行的方向上的像素布置间距。
根据本实施例，累积单元组;故布置在沿列的方向上，因此可减小 沿行的方向上的像素布置间距。
此外，如图8所示，专利文献l在高速操作方面是不利的，因为 从来自计数器的数据线分支的数据线彼此交叉，并且在数据线的交叉 部出现寄生电容。由于在本实施例中，累积单元組被布置在沿列的方 向上，因此数据线可以连接到相应的第一累积单元而不彼此交叉，可以实现操作速度的提高。
累积单元的操作如下。第一累积单元101保持从计数器111传送 的数字数据。在第一累积单元101中保持的数字数据通过累积单元间 布线104被保持在第二累积单元102中。由第二累积单元102保持的 数字数据通过输出线105被输出到数字输出单元112。在第二累积单 元102将数字数据输出到数字输出单元112的同时，第一 累积单元101 保持来自计数器111的新的数字数据。通过这样并行执行将数字数据 保持在第一累积单元中的操作以及从第二累积单元输出数字数据的操
作，可以提高操作速度。 (第二实施例)
图3是示出才艮据本发明第二实施例的图2的区域A的另一个配置 示例的图。通过相同的参考标号和字符示出与图1和图2相同的部件。 在沿列的方向上布置数量为n的累积单元组，每个累积单元组由在沿 行的方向上相邻地布置并配对的第一累积单元101和第二累积单元 102组成。
累积单元间布线104连接在沿行的方向上相邻的第一累积单元 101和第二累积单元102之间。数据线103连接到第一累积单元101。 输出线105连接到第二累积单元102。在本实施例中，通过将与每个 像素列对应地布置的每个累积单元组布置在像素布置间蝶的宽度之 内，也可容易地减小在沿行的方向上的像素布置间距。
根据本实施例，累积单元组被布置在沿列的方向上，因此可容易 地减小沿行的方向上的像素布置间距。专利文献1在高速操作方面是 不利的，因为从来自计数器的数据线分支的数据线如图8所示彼此交 叉，并且在数据线的交叉部出现寄生电容。由于在本实施例中，累积 单元組被布置在沿列的方向上，因此数据线可以连接到相应的第一累 积单元而不彼此交叉，可以实现操作速度的提高。
(第三实施例)
图4是示出根据本发明第三实施例的图2的区域A的另一个配置 示例的图。通过相同的参考标号和字符示出与图l和图2相同的部件。
8提供累积单元组1，在所述累积单元组1中，第一累积单元101 和第二累积单元102以第一累积单元101-第二累积单元102的布置顺 序在沿列的方向上相邻地布置并且配对。提供累积单元組2,在所述 累积单元组2中，第一累积单元101和第二累积单元102以第二累积 单元102-第一累积单元101的布置顺序在沿列的方向上相邻地布置。 在沿列的方向上重复地以累积单元组l-累积单元组2的布置顺序相邻 布置累积单元组1和累积单元組2。作为替换方案，重复地以累积单 元组2-累积单元组1的布置顺序相邻地布置累积单元组2和累积单元 组1。通过将第一累积单元101和第二累积单元102的宽度布置在像 素布置间距的宽度之内，可容易地减小沿行的方向上的像素布置间距。
根据本实施例，累积单元組被布置在沿列的方向上，因此可容易 地减小沿行的方向上的像素布置间距。专利文献1在高速操作方面是 不利的，因为从来自计数器的数据哉分支的数据线如图8所示彼此交 叉，并且在数据线的交叉部出现寄生电容。由于在本实施例中，累积 单元组被布置在沿列的方向上，因此数据线可以连接到相应的第一 累 积单元而不彼此交叉，可以实现操作速度的提高。 (第四实施例)
图5是示出根据本发明第四实施例的图2的区域A的另一个配置 示例的图。'使用相同的参考标号和字符示出与图l和图2相同的,部件。
在本实施例中，在沿列的方向上布置数量为n的累积单元组，每 一累积单元组由在沿行的方向上相邻地布置并配对的与一个比特对应 的第一累积单元101和第二累积单元102组成。数据线103和输出线 105被布置为使得数据线103和输出线105在沿列的方向上以 103-105-105-103的布置顺序连接。
累积单元间布线104连接在沿行的方向上相邻的第一累积单元 101和第二累积单元102之间。数据线103连接到第一累积单元101。 输出线105连接到笫二累积单元102。
根据本实施例，累积单元組被布置在沿列的方向上，因此可容易 地减小沿行的方向上的像素布置间距。专利文献1在操作速度的提高方面是不利的，因为从来自计数器的数据线分支的数据线如图8所示 彼此交叉，并且在数据线的交叉部出现寄生电容。由于在本实施例中， 累积单元组被布置在沿列的方向上，因此数据线可以连接到相应的第 一累积单元而不彼此交叉，可以实现操作速度的提高。
在根据第 一到第四实施例的固态成像设备中，对于第一和第二累 积单元，可如专利文献l中公开的那样使用电容性元件，或者可以使 用利用锁存电路的配置。图6示出利用锁存电路作为累积单元的配置 示例。
图6示出这样的配置，在该配置中，包含配对的第一累积单元和 第二累积单元的累积单元组在沿列的方向上相邻地布置。在此，当信
号SH1处于高电平时，从计数器输出到数据线103的值被保持在第一 累积单元中。此外，当信号SH1和SH2处于高电平时，保持在第一 累积单元中的数据被传送到第二累积单元。
图7是示出再一个配置示例的图，并且相对于图6的配置，在第 一累积单元和第二累积单元之间添加开关。
在第一到第四实施例的固态成像设备中，多个像素106被布置成 二维阵列，以生成基于光电转换的图像信号。计数器lll对于像素106 的多个列被共用地布置，以对n比特的数字值进行计数和输出。数量 为n的第一累积单元101与像素106的每一列对应地布置，并且每个, 第一累积单元保持从计数器lll输出的n比特的数字值中的一个比特 的数字值。第二累积单元102与第一累积单元对应地布置，并且保持 从第一累积单元101传送的数字值。累积单元间布线104连接第一累 积单元101和第二累积单元102。 A/D转换器107以行为单位输入由 像素106生成的图像信号。对于像素106的每列，A/D转换器107将 基于图像信号的来自计数器111的n比特的数字值写入数量为n的第 一累积单元IOI。
第m(l5mSn)比特的第 一 累积单元101是被布置用于保持n比 特的数字值的数量为n的第一累积卑元中的第m (l￡msn)比特的第 一累积单元101。第m (15m5n)比特的第二累积单元102是#皮布置用于保持n比特的数字值的数量为n的第二累积单元102中的第m (l^m^i)比特的第二累积单元102。与像素106的每列对应地，第 m (15mSn)比特的笫一累积单元101和第m ( lSm$ii)比特的第二 累积单元102被相邻地布置和配对。数量为n的这些对被布置在沿像 素106的列的方向上。
在图1和4中，配对的第一累积单元101和第二累积单元102在 沿像素106的列的方向上相邻地布置。
在图4中，在这些对当中，笫k对和与笫k对相邻的第k+l对被 布置为在沿列的方向上，形成所述第k对和第k+l对的第一累积单 元101和第二累积单元102所相邻布置的顺序相反。
此外，在图3和5中，形成对的第一累积单元101和第二累积单 元102在沿像素106的行的方向上相邻地布置。
数据线103连接计数器111和第一累积单元101。输出线105连 接到第二累积单元102，并且输出由第二累积单元102保持的数字值。
在图5中，在这些对当中，第k对和与第k对相邻的第k+l对#皮 布置为在沿列的方向上，布置连接到形成每一对的第一累积单元101 的数据线103与连接到第二累积单元102的输出线105的顺序相反。
在将数字值从第二累积单元102传送到数字输出单元112期间， 第一累积单元1014朱持从计数器111输出的n比特的数字值。在第二 累积单元102完成向数字输出单元112的数字值的传送之后，由第一 累积单元101保持的数字值被传送到第二累积单元102以被保持在其 中。
通过布置第一累积单元101和第二累积单元102，可以防止连接 计数器111和多个第一累积单元101的布线彼此交叉。此外，n可以 是3或更大的值。
根据上述的第一到第四实施例，累积单元組;敗布置在沿列的方向 上，因此可容易地减小沿行的方向上的像素布置间距。尤其是，当计 数器的n比特的输出的n为3或更大时，这些实施例是有效的。专利 文献1在高速操作方面是不利的，因为从来自计数器的数据线分支的数据线如图8所示彼此交叉，并且在数据线的交叉部出现寄生电容。 与此相反，在第一到第四实施例中，累积单元组被布置在沿列的方向 上。因此，数据线可以连接到相应的第一累积单元而不彼此交叉，可 以实现操作速度的提高。
以上所述的实施例仅示出体现本发明的具体示例，不应认为本发 明的技术范围被这些实施例限制。具体来说，本发明可以以各种形式 实施，而不脱离本发明的技术思想或本质特征。
虽然已经参照示例性实施例描述了本发明，但是应该理解，本发 明不限于所公开的示例性实施例。以下的权利要求的范围应被给予最 宽的解释，以包含所有这样的变型以及等同结构和功能。
权利要求
1.一种固态成像设备，包括以二维阵列布置的多个像素，用于生成基于光电转换的图像信号；计数器，对于像素的多个列被共用地布置，以对n比特的数字值进行计数和输出；多个第一累积单元，被布置为使得数量为n的第一累积单元与像素的每一列对应地被布置，并且每个第一累积单元保持从计数器输出的n比特的数字值中的一个比特的数字值；多个第二累积单元，与第一累积单元对应地被布置，用于累积从第一累积单元传送的数字值；累积单元间布线，用于在所述第一累积单元和所述第二累积单元之间连接；以及A/D转换器，用于将基于像素生成的图像信号的、来自计数器的n比特的数字值写入到数量为n的第一累积单元，其中，对应于每个像素列，被布置为用于保持n比特的数字值的数量为n的所述第一累积单元中的第m比特(1≤m≤n)的第一累积单元与被布置为用于保持n比特的数字值的数量为n的所述第二累积单元中的第m比特(1≤m≤n)的第二累积单元相邻地布置，使得第m比特的第一和第二累积单元被配对，并且数量为n的对被布置在沿像素的列的方向上。
2. 如权利要求l所述的固态成像设备，其中配对的所述第 一和第二累积单元沿像素的列被相邻地布置。
3. 如权利要求l所述的固态成像设备，其中 配对的所述第一和第二累积单元沿像素的行被相邻地布置。
4. 如权利要求l所述的固态成像设备，其中第k对和第k+l对(k为自然数)被布置为在沿像素的列的方 向上，形成所述第k对和第k+l对的第一和第二累积单元相邻布置的 顺序相反。
5. 如权利要求3所述的固态成像设备，还包括 数据线，用于将计数器连接到第一累积单元；以及输出线，连接到第二累积单元，用于输出由第二累积单元保持的 数字值，第k对和第k+l对^C布置为在沿^^素的列的方向上，相应地布 置连接到第一累积单元的数据线和连接到第二累积单元的输出线的顺 序相反。
6. 如权利要求1所述的固态成像设备，其中 在从第二累积单元向数字输出单元传送数字值期间，第一累积单元保持从计数器输出的n比特的数字值，以及在完成从第二累积单元向数字输出单元传送数字值之后，由第一 累积单元保持的数字值被传送到第二累积单元以保持在其中。
7. 如权利要求1所述的固态成像设备，其中 用于将计数器连接到所述多个第一累积单元的布线被布置为不相互交叉。
8. 如权利要求1所述的固态成像设备，其中 数量n不小于3。
全文摘要
本发明公开了一种固态成像设备，其包括数量为n的第一累积单元，用于保持从计数器输出的n比特的数字值；数量为n的第二累积单元，用于保持从所述数量为n的第一累积单元传送的n比特的数字值；以及A/D转换器，用于将基于由像素生成的图像信号的来自计数器的n比特的数字值写入数量为n的第一累积单元，其中，对应于像素的每个列，布置和配对第m比特的第一累积单元(1≤m≤n)和第m比特的第二累积单元(1≤m≤n)，并且在沿像素的列的方向上布置数量为n的对。
文档编号H04N5/369GK101600058SQ20091014266
公开日2009年12月9日 申请日期2009年6月5日 优先权日2008年6月6日
发明者小林昌弘, 柴田政范, 樋山拓己, 菊池伸 申请人:佳能株式会社