专利名称：一种应用于dcs的时钟同步电路的制作方法
技术领域：
本实用新型属于工业控制技术领域，涉及一种应用于DCS的时钟同步电路。
背景技术：
在工业控制领域，越来越多的应用系统建立在分布式网络环境中，但是随着系统范围的变大，鉴于需要实时性的调度控制，各个控制节点之间的时间同步变得愈发重要。现行的NTP(网络时间协议)和SNTP(简单网络时间协议)已经满足不了工业系统要求的同步精度。目前大众使用的通信设备在时钟同步方面几乎都是采用软件实现时间戳的添加，这样，程序的执行和网络层之间的传输都会影响上下位机同步的精度。2002年底，IEEE标准委员会通过了 IEEE1588标准，全称是“网络测量和控制系统的精密时钟同步协议标准”，即PTP(Precision Time Protocol)协议,该协议是在网络的物理层通过硬件来加盖时间戮，大大提闻了同步精度。
发明内容本实用新型是针对目前分布式网络系统时钟同步成本较高、精度相对较低而不适合推广使用而提出的一种实时精确时钟同步电路。本实用新型采用以下技术方案:本实用新型包括电源模块、通讯模块以及控制模块，电源模块主要是以电源管理芯片AMSl117为核心的3.3V电压转换电路，通讯模块由串行网络通信模块、JTAG接口和以太网通讯模块组成；以电压转换芯片AMS1117为核心的3.3V电压转换电路为控制模块以及通讯模块中的JTAG接口、以太网通讯模块和串口通讯模块提供3.3V电压；通讯模块中的RS232接口和JTAG接口用于和外部计算机之间的数据传送，RJ45接口 J4用于分布式系统之间的数据传输。3.3V电压转换电路包括第一保险熔断器F1、第一防反接二极管D1、第一开关S1、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第^^一电容CU、第十二电容C12、第十三电容C13、第一电阻Rl和第一发光二极管LEDl和电源管理芯片AMS1117;第一保险熔断器Fl的一端和5V供电电源连接，第一保险熔断器Fl的另一端和第一二极管Dl的阴极连接并连到第一开关SI的第五引脚，第一二极管Dl的阳极接地；第一电阻Rl的一端、第^ 电容Cll的一端、第十二电容C12的一端、第六电容C6的一端和第十三电容C13的正极与电源管理芯片AMS1117的第三引脚相连并接到开关SI的第五引脚，第七电容C7、第八电容C8、第九电容C9和第十电容ClO的正极与电源管理芯片AMS1117的第二引脚相连，第六电容C6的另一端、第七电容C7的另一端、第八电容C8的另一端、第九电容C9的另一端、第十电容ClO的负极、第i^一电容Cll的另一端、第十二电容C12的另一端、第十三电容C13的负极、 第一开关SI的第四引脚与电源管理芯片AMS1117的第一引脚相连并接地，第一电阻Rl的另一端与第一发光二极管LEDl的阳极相连，第一发光二极管LEDl的阴极接地。[0007]通信模块包括第一电容Cl、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第十四电容C14、第十五电容C15、第十六电容C16、第十七电容C18、第十八电容C18、第十九电容C19、第二十电容C20、第二^^一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三^^一电容C31、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第i^一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二 i^一电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第二十六电阻R26、第二十七电阻R27、第二十八电阻R28、第二十九电阻R29、第三十电阻R30、第三i^一电阻R31、第三十二电阻R32、第三十三电阻R33、第三十四电阻R34、第三时钟晶振Y3、RJ45网口 J4、JTAG接口 J3、串口通信电平接口转换芯片MAX3232、串口 C0M0、以太网PHY控制器DP83848、1*3排针J2、第二发光二极管LED2、第三发光二极管LED3、第四发光二极管LED4 ;第一电容Cl两端分别接串口通信电平接口转换芯片MAX3232的第一引脚和第三引脚，第五电容C5两端分别接串口通信电平接口转换芯片MAX3232的第四引脚和第五引脚，串口通信电平接口转换芯片MAX3232的第十六引脚和第二电容C2—端相连并接到3V3，第三电容C3的一端和第四电容C4的一端分别接到串口通信电平接口转换芯片MAX3232的第二引脚和第六引脚，第二电容C2的另一端、第三电容C3的另一端、第四电容C4的另一端和串口通信电平接口转换芯片MAX3232的第十五引脚相连并接地，串口通信电平接口转换芯片MAX3232的第十一引脚和第十二引脚分别接到主控制器STM32F107VCT6的第六十八引脚和第六十九引脚，串口 COMO的第二引脚和排针J2的第一引脚相连并连接到串口通信电平接口转换芯片MAX3232的第十四引脚，串口 COMO的第三引脚和排针J2的第三引脚相连并连接到串口通信电平接口转换芯片MAX3232的第十三引脚，串口 COMO的第五引脚和排针J2的第二引脚相连并接地。JTAG接口 J3的第一引脚和第二引脚相连并连接到3V3，第三引脚连接到控制模块中控制器STM32F107VCT6第九i^一引脚，JTAG接口 J3的第四引脚接到控制模块中控制器STM32F107VCT6的第十四引脚，第五引脚接到控制模块中控制器STM32F107VCT6的第七十七引脚，第六引脚接到控制模块中控制器STM32F107VCT6的第八十九引脚，第七引脚接到控制模块中控制器STM32F107VCT6的第七十二引脚，第九引脚接到控制模块中控制器STM32F107VCT6的第七十六引脚，第八引脚和第十引脚相连并接地。第八电阻R8 —端接控制器STM32F107VCT6的第十八引脚，另一端接以太网PHY控制器DP83848的第一引脚；第七电阻R7的一端接控制器STM32F107VCT6的第十七引脚，另一端接以太网PHY控制器DP83848的第五引脚；第六电阻的一端接控制器STM32F107VCT6的第九十五引脚，另一端接以太网PHY控制器DP83848的第六引脚；第九电阻R9的一端接控制器STM32F107VCT6的第四十八引脚，另一端接以太网PHY控制器DP83848的第二引脚；第十电阻RlO的一端接控制器STM32F107VCT6的第五i^一引脚，另一端接以太网PHY控制器DP83848的第三引脚；第^^一电阻Rll的一端接控制器STM32F107VCT6的第五十二引脚，另一端接以太网PHY控制器DP83848的第四引脚；第十二电阻R12的一端接控制器STM32F107VCT6的第五十六引脚，另一端接以太网PHY控制器DP83848的第四十三引脚；第十三电阻R13的一端接控制器STM32F107VCT6的第五十七引脚，另一端接以太网PHY控制器DP83848的第四十四引脚；第十四电阻R14的一端接控制器STM32F107VCT6的第五十八引脚，另一端接以太网PHY控制器DP83848的第四十五引脚；第十五电阻R15的一端接控制器STM32F107VCT6的第五十九引脚，另一端接以太网PHY控制器DP83848的第四十六引脚；第十十六电阻R16的一端接控制器STM32F107VCT6的第四十七引脚，另一端接以太网PHY控制器DP83848的第四i^一引脚；第十七电阻R17的一端接控制器STM32F107VCT6的第五十五引脚，另一端接以太网PHY控制器DP83848的第三十九引脚；第十八电阻R18的一端接控制器STM32F107VCT6的第二十四引脚，另一端接以太网PHY控制器DP83848的第三十八引脚；第十九电阻R19的一端接控制器STM32F107VCT6的第二十六引脚，另一端接以太网PHY控制器DP83848的第四十二引脚；第二十二电阻R22的一端接控制器STM32F107VCT6的第二十三脚，另一端接以太网PHY控制器DP83848的第四十引脚；控制器STM32F107VCT6的第十六引脚接以太网PHY控制器DP83848的第三i^一引脚；第二十四电阻R24的一端接控制器STM32F107VCT6的第二十五引脚，另一端与第二十五电阻R25的一端相连并接在以太网PHY控制器DP83848的第三十引脚，第二十五电阻R25的另一端接3V3 ;第二十八电阻R28的一端接控制器STM32F107VCT6的第三十四引脚，另一端与第二十九电阻R29的一端相连并接到以太网PHY控制器DP83848的第七引脚，第二十九电阻R29的另一端接到3V3 ;第 二十三电容C23与第三时钟晶振Y3的一端相连并接在以太网PHY控制器DP83848的第三十四引脚，第二十四电容C24的一端与第三时钟晶振Y3的另一端相连并接到以太网PHY控制器DP83848的第三十三引脚，第二十三电容C23的另一端和第二十四电容C24的另一端相连并接地；以太网PHY控制器DP83848的第二十四引脚连接第三十三电阻R33的一端，第三十三电阻R33的另一端接地；第二十五电容C25的一端与第二十六电容C26、第二十七电容C27、第二十八电容C28、以太网PHY控制器DP83848的第十八引脚、第二十三引脚、第三十七引脚相连，第二十九电容C29的一端与第三十电容C30、第三i^一电容C31的一端相连并连接到3V3，第二十五电容C25的另一端、第二十六电容C26的另一端、第二十七电容C27的另一端、第二十八电容C28的另一端、第二十九电容C29的另一端、第三十电容C30的另一端、第三i^一电容C31的另一端相连并接地。以太网PHY控制器DP83848的第十五引脚、第十九引脚、第三十五引脚、第三十六引脚和第四十七引脚相连并接地，第二十二引脚、第三十二引脚和第四十八引脚相连并接到3V3。第二十电阻R20的一端与第二十一电阻R21的一端、第二发光二极管LED2的阴极相连，第二发光二极管LED2的阳极与第二十三电阻R23的一端相连，第二十三电阻R23的另一端与第二i^一电阻R21的另一端相连并接到3V3，第二十电阻R20的另一端接到以太网PHY控制器DP83848的第二十八引脚；第二十六电阻R26的一端与第二十七电阻R27的一端、第三发光二极管LED3的阴极相连，第三发光二极管LED3的阳极与第三十电阻R30的一端相连，第三十电阻R30的另一端与第二十七电阻R27的另一端相连并接到3V3，第二十六电阻R26的另一端接到以太网PHY控制器DP83848的第二十七引脚；第三i^一电阻R31的一端与第三十二电阻R32的一端、第四发光二极管LED4的阴极相连，第四发光二极管LED4的阳极与第三十四电阻R34的一端相连，第三十二电阻R32的另一端与第三十四电阻R34的另一端相连并接到3V3，第三i^一电阻R31的另一端接到以太网PHY控制器DP83848的第二十六引脚；以太网PHY控制器DP83848的第二十引脚和第二i^一引脚相连并接到3V3。RJ45网口 J4的第六引脚与以太网PHY控制器DP83848的第十三引脚、第二电阻R2的一端相连，RJ45网口 J4的第三引脚与以太网PHY控制器DP83848的第十四引脚、第三电阻R3的一端相连，RJ45网口 J4的第二引脚与以太网PHY控制器DP83848的第十六引脚、第四电阻R4的一端相连，RJ45网口 J4的第一引脚与以太网PHY控制器DP83848的第十七引脚、第五电阻R5相连，第十四电容C14的一端与第十五电容C15的一端相连并接地,第十六电容C16的一端和第十七电容C17的一端相连并接地，第二电阻R2的另一端、第三电阻R3的另一端、第四电阻R4的另一端、第五电阻R5的另一端、第十四电容C14的另一端、第十五电容C15的另一端、第十六电容C16的另一端、第十七电容C17的另一端相连并连接到3V3。RJ45网口 J4的第八引脚、第九引脚和第十引脚相连并接地。控制模块由控制器STM3 2FIO 7 VCT6、第一时钟晶振Y1、第二时钟晶振Y2、第一电感L1、第二电感L2、第三电感L3、第四电感L4、第三十五电阻R35、第三十六电阻R36、第三十七电阻R37、第三十八电阻R38、第三十九电阻R39、第四是电阻R40、第三十二电容C32、第三十三电容C33、第三十四电容C34、第三十五电容C35、第三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四^^一电容C41、第四十二电容C42、第四十三电容C43、第四十四电容C44、第四十五电容C45、第四十六电容C46、第四十七电容C47、第四十八电容C48、第四十九电容C49、1*3排针Pl和1*3排针P2。第三十二电容C32的一端和第二时钟晶振Y2的一端、第四十电阻R40的一端相连，第三十三电容C33的一端和第二晶振Y2的另一端、第三十五电阻的一端相连，第四十电阻的另一端接控制器STM32F107VCT6的第八引脚，第三十五电阻R35的另一端接控制器STM32F107VCT6的第九引脚，第三十二电容的另一端和第三十三电容的另一端相连并接地；第三十五电容C35的一端与第一时钟晶振Yl的一端、第三十六电阻R36的一端相连并接到控制器STM32F107VCT6的第十二引脚，第三十四电容C34的一端与第一时钟晶振Yl的另一端、第三十六电阻R36的另一端相连并接到控制器STM32F107VCT6的第十三引脚，第三十四电容C34的另一端和第三十五电容C35的另一端相连并接地。第三十七电阻R37的一端与复位开关S2的一端、第三十六电容C36的一端相连并接到控制器STM32F107VCT6的第十四引脚，第三十七电阻R37的另一个端接到3V3，复位开关S2的另一端和第三十六电容C36的另一端相连并接地。第一电感LI的一 端与第三十七电容C37的一端、第三十八电容C38的一端、第三电感L3的一端相连并连接到控制器STM32F107VCT6的第二十二引脚，第三电感的另一端与第三十九电容C39的一端、第四十电容C40的一端、第四^ 电容的一端相连并连接到控制器STM32F107VCT6的第二i^一引脚，第二电感L2的一端与第三十七电容C37的另一端、第三十八电容C38的另一端、第四电感L4的一端相连并连接到控制器STM32F107VCT6的第十九引脚，第四电感L4的另一端与第三十九电容的另一端、第四十电容的另一端、第四i^一电容的另一端相连并连接到控制器STM32F107VCT6的第二十引脚，第一电感LI的另一端连接到3V3，第二电感L2的另一端接地。第四十二电容C42的一端、第四十三电容C43的一端、第四十四电容C44的一端、第四十五电容C45的一端、第四十六电容C46的一端、第四十七电容C47的一端、第四十八电容C48的一端、第四十九电容C49的一端相连并连接到3V3，第四十二电容C42的另一端、第四十三电容C43的另一端、第四十四电容C44的另一端、第四十五电容C45的另一端、第四十六电容C46的另一端、第四十七电容C47的另一端、第四十八电容C48另的一端、第四十九电容C49的另一端相连并接地。控制器STM32F107VCT6的第i^一引脚、二十八引脚、五十引脚、七十五引脚、一百引脚相连并接到3V3，第十引脚、二十七引脚、四十九引脚、七十四引脚、九十九引脚相连并接地。1*3排针Pl的一号针接3V3，二号针接第三十八电阻R38的一端、第三十八电阻R38的另一端接控制器STM32F107VCT6的第九十四引脚，三号针接地；1*3排针P3的一号针接3V3，二号针接第三十九电阻R39的一端、第三十九电阻R39的另一端接控制器STM32F107VCT6的第三十七引脚，三号针接地。本实用新型的有益效果在于该电路功耗低、精度高、适用于工业现场的精确时钟同步。使用IEEE1588时钟同步只需要很少的软硬件资源就能轻松达到IOOns的同步精度，而且是针对本地化、网络化的系统设计，非常适合于分布式工业应用。基于以太网的网络不需要很大改动就可以运行IEEE1588协议，所以应用范围非常广泛。本设计使用的控制芯片STM32F107VCT6支持IEEE1588标准，可以在物理层获取时间戳，可以消除由软件运行和数据封包带来的时间偏差，所以能轻松达到IOOns以内的同步精度。
图1为本实用新型的硬件结构图；图2为本实用新型的3.3V电压转换电路原理图；图3为控制模块原理图；图4为以太网控制模块原理图；图5为RJ45接口模块； 图6为以太网指示灯模块；图7为JTAG部分原理图；图8为串口通信模块原理图。
具体实施方式
以下结合附图对本实用新型作进一步的说明。如图1所示，本实用新型包括电源管理模块1、通讯模块2以及控制模块3。各模块均采用现有成熟技术，其中，电源管理模块是以AMS1117为核心的3.3V电压转换电路，通讯模块2包括串口通信模块2-l、JTAG接口 2-2和以太网接口模块2_3，以AMS1117为核心的3.3V电压转换电路为通讯模块中的RS232接口 2_1、JTAG接口 2_2和RJ45网口 2_3提供3.3V电压。其中通讯模块2中的RS232接口和JTAG接口用于与外部计算机之间传送数据，RJ45接口用于与其他网络节点之间传送数据。该时钟同步系统的工作流程如下:系统上电后，一个同步周期内，DCS主控节点通过控制模块向从节点发送3种信息报文,分别为sync报文、Follow_up报文、Delay_Resp报文。主控节点的STM32F107VCT6控制模块无需校正自身的时间，报文通过以太网控制器DP83848由以太网传输，控制模块通过STM32F107VCT6的MDC和MDIO两根信号线来控制以太网控制器DP83848。从节点的控制模块STM32F107VCT6接收到由以太网接口 RJ45传进来的报文后，将自身的地址和报文所含的目的地址做比较，一致则接受，不一致则丢弃，同时从节点的控制模块STM32F107VCT6在收到主控节点发来的FolloW_up报文后发送Delay_Req报文给主控节点，从节点的STM32F107VCT6获取近5个同步周期的时钟报文并记录保存，程序内部操作处理计算得到主从节点之间的时间频率漂移值和时间偏移值，通过粗调(系统时间加上或减去偏移值)和精调(纠正从节点相对于主控节点的时钟频率漂移)两种方式校正本地时间，从而实现两系统之间的高精度时间同步。如图2所示，3.3V电压转换电路包括电源管理芯片AMS1117、第一保险熔断器F1、第一开关S1、第一防反接二极管D1、第一电阻R1、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容C10、第i^一电容C11、第十二电容C12、第十三电容C13和第一发光二极管LEDI。电源管理芯片AMS1117为5V转3.3V的稳压芯片，由于大多数处理器的标准工作电压都是3.3V左右，故而需将供电电压转换为3.3V供给处理器和通信模块。同时为了防止5V供电电路中出现冲击电流，在芯片前段加上保险熔断器Fl，再加上第一二极管Dl保护电路。第一保险熔断器Fl的一端和5V供电电源连接，第一保险熔断器Fl的另一端和第一二极管Dl的阴极、第一电阻Rl的一端、第^ 电容Cll的一端、第十二电容C12的一端、第六电容C6的一端、第十三电容C13的正极、AMS1117的第三引脚相连并连到第一开关SI的第五引脚，第一二极管Dl的阳极接地，第七电容C7、第八电容C8、第九电容C9和第十电容ClO的正极与AMS1117的第二引脚相连,第六电容C6的另一端、第七电容C7的另一端、第八电容C8的另一端、第九电容C9的另一端、第十电容ClO的负极、第^ 电容Cll的另一端、第十二电容C12的另一端、第十三电容C13的负极、第一开关SI的第四引脚与AMS1117的第一引脚相连并接地，第一电阻Rl的另一端与第一发光二极管LEDl的阳极相连，第一发光二极管LEDl的阴极接地。如图3所示，控制模块包括控制芯片STM32F107VCT6、第三十二电容C32、第三十三电容C33、第三十四电容C34、第三十五电容C35、第三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四^^一电容C41、第四十二电容C42、第四十三电容C43、第四十四电容C44、第四十五电容C45、第四十六电容C46、第四十七电容C47、第四十八电 容C48、第四十九电容C49、第三十五电阻R35、第三十六电阻R36、第三十七电阻R37、第三十八电阻R38、第三十九电阻R39、第四十电阻R40、第一时钟晶振Y1、第二时钟晶振Y2、第二开关S2、1*3排针P1、1*3排针P3。STM32F107VCT6是STM32互联型产品的一种，针对需要互联和实时性能的应用而设计，具有专用的DMA和硬件支持的IEEE1588、10/100MHz以太网MAC，可以实现低成本的网络化。第三十二电容C32的一端和第二晶振Y2的一端、第四十电阻R40的一端相连，第三十三电容C33的一端和第二晶振的另一端、第三十五电阻的一端相连，第四十电阻的另一端接STM32F107VCT6的第八引脚，第三十五电阻R25的另一端接STM32F107VCT6的第九引脚，第三十二电容的另一端和第三十三电容的另一端相连并接地；第三十五电容C35的一端与第一时钟晶振Yl的一端、第三十六电阻R36的一端相连并接到STM32F107VCT6的第十二引脚，第三十四电容C34的一端与第一时钟晶振Yl的另一端、第三十六电阻R36的另一端相连并接到STM32F107VCT6的第十三引脚，第三十四电容C34的另一端和第三十五电容C35的另一端相连并接地。第三十七电阻R37的一端与复位开关S2的一端、第三十六电容C36的一端相连并接到STM32F107VCT6的第十四引脚，第三十七电阻R37的另一个端接到3V3,复位开关S2的另一端和第三十六电容C36的另一端相连并接地。第一电感LI的一端与第三十七电容C37的一端、第三十八电容C38的一端、第三电感L3的一端相连并连接至IJ STM32F107VCT6的第二十二引脚，第三电感的另一端与第三十九电容C39的一端、第四十电容C40的一端、第四i^一电容的一端相连并连接到STM32F107VCT6的第二i^一引脚，第二电感L2的一端与第三十七电容C37的另一端、第三十八电容C38的另一端、第四电感L4的一端相连并连接到STM32F107VCT6的第十九引脚，第四电感L4的另一端与第三十九电容的另一端、第四十电容的另一端、第四i^一电容的另一端相连并连接到STM32F107VCT6的第二十引脚，第一电感LI的另一端连接到3V3，第二电感L2的另一端接地。第四十二电容C42、第四十三电容C43、第四十四电容C44、第四十五电容C45、第四十六电容C46、第四十七电容C47、第四十八电容C48、第四十九电容C49的一端相连并连接到3V3，这8个电容的另一个端相连并接地。STM32F107VCT6的第i^一、二十八、五十、七十五、一百引脚相连并接到3V3，第十、二十七、四十九、七十四、九十九引脚相连并接地。1*3排针Pl的一号针接3V3，Pl的二号针接第三十八电阻R38的一端、第三十八电阻R38的另一端接STM32F107VCT6的第九十四引脚，Pl的三号针接地；1*3排针P3的一号针接3V3，P3的二号针接第三十九电阻R39的一端、第三十九电阻R39的另一端接STM32F107VCT6的第三十七引脚，P3的三号针接地。如图4所示，以太网控制模块包括以太网PHY控制器DP83848、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第i^一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十二电阻R22、第二十四电阻R24、第二十五电阻R25、第二十八电阻R28、第二十九电阻R29、第三十三电阻R33、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三i^一电容C31、第三时钟晶振Y3。第八电阻R8一端接STM32F107VCT6的第十八引脚，另一端接DP83848的第一引脚；第七电阻R7的一端接STM32F107V CT6的第十七引脚，另一端接DP83848的第五引脚；第六电阻的一端接STM32F107VCT6的第九十五引脚，另一端接DP83848的第六引脚；第九电阻R9的一端接STM32F107VCT6的第四十八引脚，另一端接DP83848的第二引脚；第十电阻RlO的一端接STM32F107VCT6的第五i^一引脚，另一端接DP83848的第三引脚；第^^一电阻Rll的一端接STM32F107VCT6的第五十二引脚，另一端接DP83848的第四引脚；第十二电阻R12的一端接STM32F107VCT6的第五十六引脚，另一端接DP83848的第四十三引脚；第十三电阻R13的一端接STM32F107VCT6的第五十七引脚，另一端接DP83848的第四十四引脚；第十四电阻R14的一端接STM32F107VCT6的第五十八引脚，另一端接DP83848的第四十五引脚；第十五电阻R15的一端接STM32F107VCT6的第五十九引脚，另一端接DP83848的第四十六引脚 ’第十十六电阻R16的一端接STM32F107VCT6的第四十七引脚，另一端接DP83848的第四i^一引脚；第十七电阻R17的一端接STM32F107VCT6的第五十五引脚，另一端接DP83848的第三十九引脚；第十八电阻R18的一端接STM32F107VCT6的第二十四引脚，另一端接DP83848的第三十八引脚；第十九电阻R19的一端接STM32F107VCT6的第二十六引脚，另一端接DP83848的第四十二引脚；第二十二电阻R22的一端接STM32F107VCT6的第二十三脚，另一端接DP83848的第四十引脚；STM32F107VCT6的第十六引脚接DP83848的第三i^一引脚 ’第二十四电阻R24的一端接STM32F107VCT6的第二十五引脚，另一端与第二十五电阻R25的一端相连并接在DP83848的第三十引脚，第二十五电阻R25的另一端接3V3 ;第二十八电阻R28的一端接STM32F107VCT6的第三十四引脚，另一端与第二十九电阻R29的一端相连并接到DP83848的第七引脚，第二十九电阻R29的另一端接到3V3 ;第二十三电容C23与第三时钟晶振Y3的一端相连并接在DP83848的的第三十四引脚，第二十四电容C24的一端与第三时钟晶振Y3的另一端相连并接到DP83848的第三十三引脚，第二十三电容C23的另一端和第二十四电容C24的另一端相连并接地；DP83848的第二十四引脚连接第三十三电阻R33下拉到地。第二十五电容C25的一端与第二十六电容C26、第二十七电容C27、第二十八电容C28、DP83848的第十八引脚、第二十三引脚、第三十七引脚相连，第二十九电容C29的一端与第三十电容C30、第三i^一电容C31的一端相连并连接到3V3，这7个电容的另一端相连并接地。DP83848的第十五引脚、第十九引脚、第三十五引脚、第三十六引脚和第四十七引脚相连并接地，第二十二引脚、第三十二引脚和第四十八引脚相连并接到3V3，DP83848的第二十引脚和第二十一引脚相连并接到3V3。如图5所示，RJ45接口模块包括第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第十四电容C14、第十五电容C15、第十六电容C16、第十七电容C17、第十八电容C18、第十九电容C19、第二十电容C20、第二^^一电容C21、第二十二电容C22和RJ45网口 J4组成。J4的第六引脚与DP83848的第十三引脚、第二电阻R2的一端相连，J4的第三引脚与DP83848的第十四引脚、第三电阻R3的一端相连，J4的第二引脚与DP83848的第十六引脚、第四电阻R4的一端相连，J4的第一引脚与DP83848的第十七引脚、第五电阻R5相连，第十四电容C14的一端与第十五电容C15的一端相连并接地,第十六电容C16的一端和第十七电容C17的一端相连并接地，第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第十四电容C14、第十五电容C15、第十六电容C16、第十七电容C17的另一端相连并连接到3V3。J4的第八引脚、第九引脚和第十引脚相连并接地。网口部分使用的电源地与电路其他部分的电源地是分开独立的，两者之间通过两对电容来连接，第十九电容C19和第二十一电容C21并联在两个电源地之间，第二十电容C20和第二十二电容C22并联在两个电源地之间，分别放置在RJ45接口的两端。如图6所示，以太网指示灯模块的发光二极管LED2、LED3、LED4指示当前的连接状态。该模块由第二十电阻R20、第二i^一电阻R21、第二十三电阻R23、第二十六电阻R26、第二十七电阻R27、第三十电阻R30、第三^^一电阻R31、第三十二电阻R32、第三十四电阻R34、第二发光二极管LED2、第三发光二极管LED3和第四发光二极管LED4组成。第二十电阻R20的一端与第二十一电阻R21的一端、第二发光二极管LED2的阴极相连，第二发光二极管LED2的阳极与第二十三电阻R23的一端相连，第二十三电阻R23的另一端与第二i^一电阻R21的另一端相连并接到3V3，第二十电阻R20的另一端接到DP83848的第二十八引脚；第二十六电阻R26的一端与第二十七电阻R27的一端、第三发光二极管LED3的阴极相连，第三发光二极管LED3的阳极与第三十电阻R30的一端相连，第三十电阻R30的另一端与第二十七电阻R27的另一端相连并接到3V3，第二十六电阻R26的另一端接到DP83848的第二十七引脚；第三十一电阻R31的一端与第三十二电阻R32的一端、第四发光二极管LED4的阴极相连，第四发光二极管LED4的阳极与第三十四电阻R34的一端相连，第三十二电阻R32的另一端与第三十四电阻R34的另一端相连并接到3V3，第三i^一电阻R31的另一端接到DP83848的第二十六引脚。 如图7所示，JTAG接口模块，JTAG的第一引脚和第二引脚相连并连接到3V3，第三引脚连接到STM32F107VCT6第91引脚，第四引脚接到STM32F107VCT6的第十四引脚，第五引脚接到STM32F107VCT6的第七十七引脚，第六引脚接到STM32F107VCT6的第八十九引脚，第七引脚接到STM32F107VCT6的第八十二引脚，第九引脚接到STM32F107VCT6的第七十六引脚，第八引脚和第十引脚相连并接地。如图8所示，串口通信模块包括第一电容Cl、第二电容C2、第三电容C3、第四电容C4、第五电容C5、串口通信电平接口转换芯片MAX3232⑶、串口 C0M0。第一电容Cl两端分别接MAX3232⑶的第一和第三引脚，第五电容C5分别接MAX3232⑶的第四和第五引脚，MAX3232⑶的第十六弓I脚和第二电容C2 —端相连并接到3V3，第三电容C3的一端和第四电容C4的一端分别接到MAX3232⑶的第二和第六引脚，第二电容C3、第三电容C3、第四电容C4的另一端和MAX3232⑶的第十五引脚相连并接地，MAX3232⑶的第i^一和第十二引脚分别接到主控制器STM32F107VCT6的PA9和PAlO引脚，COMO的第二引脚和排针J2的第一引脚相连并连接到MAX3232⑶的第十四引脚，COMO的第三引脚和排针J2的第三引脚相连并连接到MAX3232⑶的第十三引脚，C`OMO的第五引脚和排针J2的第二引脚相连并接地。
权利要求1.一种应用于DCS的时钟同步电路，包括电源模块、通讯模块以及控制模块，电源模块主要是以电源管理芯片AMS1117为核心的3.3V电压转换电路，通讯模块由串行网络通信模块、JTAG接口和以太网通讯模块组成；以电压转换芯片AMS1117为核心的3.3V电压转换电路为控制模块以及通讯模块中的JTAG接口、以太网通讯模块和串口通讯模块提供3.3V电压；通讯模块中的RS232接口和JTAG接口用于和外部计算机之间的数据传送，RJ45接口J4用于分布式系统之间的数据传输,其特征在于: `3.3V电压转换电路包括第一保险熔断器F1、第一防反接二极管D1、第一开关S1、第六电容C6、第七电容C7、第八电容C8、第九电容C9、第十电容CIO、第^^一电容C11、第十二电容C12、第十三电容C13、第一电阻Rl和第一发光二极管LEDl和电源管理芯片AMS1117 ;第一保险熔断器Fl的一端和5V供电电源连接，第一保险熔断器Fl的另一端和第一二极管Dl的阴极连接并连到第一开关SI的第五引脚，第一二极管Dl的阳极接地；第一电阻Rl的一端、第i 电容Cll的一端、第十二电容C12的一端、第六电容C6的一端和第十三电容C13的正极与电源管理芯片AMS1117的第三引脚相连并接到开关SI的第五引脚，第七电容C7、第八电容C8、第九电容C9和第十电容ClO的正极与电源管理芯片AMS1117的第二引脚相连，第六电容C6的另一端、第七电容C7的另一端、第八电容C8的另一端、第九电容C9的另一端、第十电容ClO的负极、第^ 电容Cll的另一端、第十二电容C12的另一端、第十三电容C13的负极、第一开关SI的第四引脚与电源管理芯片AMS1117的第一引脚相连并接地，第一电阻Rl的另一端与第一发光二极管LEDl的阳极相连，第一发光二极管LEDl的阴极接地； 通信模块包括第一电容Cl、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第十四电容C14、第十五电容(315、第十六电容(316、第十七电容(]18、第十八电容(]18、第十九电容C19、第二十电容C20、第二 ^^一电容C21、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电`容C30、第三^^一电容C31、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第i^一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二i^一电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第二十六电阻R26、第二十七电阻R27、第二十八电阻R28、第二十九电阻R29、第三十电阻R30、第三i^一电阻R31、第三十二电阻R32、第三十三电阻R33、第三十四电阻R34、第三时钟晶振Y3、RJ45网口 J4、JTAG接口 J3、串口通信电平接口转换芯片MAX3232、串口 C0M0、以太网PHY控制器DP83848、1*3排针J2、第二发光二极管LED2、第三发光二极管LED3、第四发光二极管LED4 ;第一电容Cl两端分别接串口通信电平接口转换芯片MAX3232的第一引脚和第三引脚，第五电容C5两端分别接串`口通信电平接口转换芯片MAX3232的第四引脚和第五引脚，串口通信电平接口转换芯片MAX3232的第十六引脚和第二电容C2—端相连并接到3V3，第三电容C3的一端和第四电容C4的一端分别接到串口通信电平接口转换芯片MAX3232的第二引脚和第六引脚，第二电容C2的另一端、第三电容C3的另一端、第四电容C4的另一端和串口通信电平接口转换芯片MAX3232的第十五引脚相连并接地，串口通信电平接口转换芯片MAX3232的第i^一引脚和第十二引脚分别接到主控制器STM32F107VCT6的第六十八引脚和第六十九引脚，串口 COMO的第二引脚和排针J2的第一引脚相连并连接到串口通信电平接口转换芯片MAX3232的第十四引脚，串口 COMO的第三引脚和排针J2的第三引脚相连并连接到串口通信电平接口转换芯片MAX3232的第十三引脚，串口 COMO的第五引脚和排针J2的第二引脚相连并接地； JTAG接口 J3的第一引脚和第二引脚相连并连接到3V3，第三引脚连接到控制模块中控制器STM32F107VCT6第九i^一引脚，JTAG接口 J3的第四引脚接到控制模块中控制器STM32F107VCT6的第十四引脚，第五引脚接到控制模块中控制器STM32F107VCT6的第七十七引脚，第六引脚接到控制模块中控制器STM32F107VCT6的第八十九引脚，第七引脚接到控制模块中控制器STM32F107VCT6的第七十二引脚，第九引脚接到控制模块中控制器STM32F107VCT6的第七十六引脚，第八引脚和第十引脚相连并接地； 第八电阻R8—端接控制器STM32F107VCT6的第十八引脚，另一端接以太网PHY控制器DP83848的第一引脚；第七电阻R7的一端接控制器STM32F107VCT6的第十七引脚，另一端接以太网PHY控制器DP83848的第五引脚；第六电阻的一端接控制器STM32F107VCT6的第九十五引脚，另一端接以太网PHY控制器DP83848的第六引脚；第九电阻R9的一端接控制器STM32F107VCT6的第四十八引脚，另一端接以太网PHY控制器DP83848的第二引脚；第十电阻RlO的一端接控制器STM32F107VCT6的第五i^一引脚，另一端接以太网PHY控制器DP83848的第三引脚；第^^一电阻Rll的一端接控制器STM32F107VCT6的第五十二引脚，另一端接以太网PHY控制器DP83848的第四引脚；第十二电阻R12的一端接控制器STM32F107VCT6的第五十六引脚，另一端接以太网PHY控制器DP83848的第四十三引脚；第十三电阻R13的一端接控制器STM32F107VCT6的第五十七引脚，另一端接以太网PHY控制器DP83848的第四十四引脚；第十四电阻R14的一端接控制器STM32F107VCT6的第五十八引脚，另一端接以太网PHY控制器DP83848的第四十五引脚；第十五电阻R15的一端接控制器STM32F107VCT6的第五十九引脚，另一端接以太网PHY控制器DP83848的第四十六引脚；第十十六电阻R16的一端接控制器STM32F107VCT6的第四十七引脚，另一端接以太网PHY控制器DP83848的第四i^一引脚；第十七电阻R17的一端接控制器STM32F107VCT6的第五十五引脚，另 一端接以太网PHY控制器DP83848的第三十九引脚；第十八电阻R18的一端接控制器STM32F107VCT6的第二十四引脚，另一端接以太网PHY控制器DP83848的第三十八引脚；第十九电阻R19的一端接控制器STM32F107VCT6的第二十六引脚，另一端接以太网PHY控制器DP83848的第四十二引脚；第二十二电阻R22的一端接控制器STM32F107VCT6的第二十三脚，另一端接以太网PHY控制器DP83848的第四十引脚；控制器STM32F107VCT6的第十六引脚接以太网PHY控制器DP83848的第三i^一引脚；第二十四电阻R24的一端接控制器STM32F107VCT6的第二十五引脚，另一端与第二十五电阻R25的一端相连并接在以太网PHY控制器DP83848的第三十引脚，第二十五电阻R25的另一端接3V3 ;第二十八电阻R28的一端接控制器STM32F107VCT6的第三十四引脚，另一端与第二十九电阻R29的一端相连并接到以太网PHY控制器DP83848的第七引脚，第二十九电阻R29的另一端接到3V3 ;第二十三电容C23与第三时钟晶振Y3的一端相连并接在以太网PHY控制器DP83848的第三十四引脚，第二十四电容C24的一端与第三时钟晶振Y3的另一端相连并接到以太网PHY控制器DP83848的第三十三引脚，第二十三电容C23的另一端和第二十四电容C24的另一端相连并接地；以太网PHY控制器DP83848的第二十四引脚连接第三十三电阻R33的一端，第三十三电阻R33的另一端接地；第二十五电容C25的一端与第二十六电容C26、第二十七电容C27、第二十八电容C28、以太网PHY控制器DP83848的第十八引脚、第二十三引脚、第三十七引脚相连，第二十九电容C29的一端与第三十电容C30、第三H^一电容C31的一端相连并连接到3V3，第二十五电容C25的另一端、第二十六电容C26的另一端、第二十七电容C27的另一端、第二十八电容C28的另一端、第二十九电容C29的另一端、第三十电容C30的另一端、第三i^一电容C31的另一端相连并接地；以太网PHY控制器DP83848的第十五引脚、第十九引脚、第三十五引脚、第三十六引脚和第四十七引脚相连并接地，第二十二引脚、第三十二引脚和第四十八引脚相连并接到3V3 ;第二十电阻R20的一端与第二十一电阻R21的一端、第二发光二极管LED2的阴极相连，第二发光二极管LED2的阳极与第二十三电阻R23的一端相连，第二十三电阻R23的另一端与第二i^一电阻R21的另一端相连并接到3V3，第二十电阻R20的另一端接到以太网PHY控制器DP83848的第二十八引脚；第二十六电阻R26的一端与第二十七电阻R27的一端、第三发光二极管LED3的阴极相连，第三发光二极管LED3的阳极与第三十电阻R30的一端相连，第三十电阻R30的另一端与第二十七电阻R27的另一端相连并接到3V3，第二十六电阻R26的另一端接到以太网PHY控制器DP83848的第二十七引脚；第三i^一电阻R31的一端与第三十二电阻R32的一端、第四发光二极管LED4的阴极相连，第四发光二极管LED4的阳极与第三十四电阻R34的一端相连，第三十二电阻R32的另一端与第三十四电阻R34的另一端相连并接到3V3，第三i^一电阻R3 1的另一端接到以太网PHY控制器DP83848的第二十六引脚；以太网PHY控制器DP83848的第二十引脚和第二i^一引脚相连并接到3V3 ；RJ45网口 J4的第六引脚与以太网PHY控制器DP83848的第十三引脚、第二电阻R2的一端相连，RJ45网口 J4的第三引脚与以太网PHY控制器DP83848的第十四引脚、第三电阻R3的一端相连，RJ45网口J4的第二引脚与以太网PHY控制器DP83848的第十六引脚、第四电阻R4的一端相连，RJ45网口 J4的第一引脚与以太网PHY控制器DP83848的第十七引脚、第五电阻R5相连，第十四电容C14的一端与第十五电容C15的一端相连并接地,第十六电容C16的一端和第十七电容C17的一端相连并接地，第二电阻R2的另一端、第三电阻R3的另一端、第四电阻R4的另一端、第五电阻R5的另一端、第十四电容C14的另一端、第十五电容C15的另一端、第十六电容C16的另一端、第十七电容C17的另一端相连并连接到3V3 ；RJ45网口 J4的第八引脚、第九引脚和第十引脚相连并接地； 控制模块由控制器STM32F107VCT6、第一时钟晶振Y1、第二时钟晶振Y2、第一电感L1、第二电感L2、第三电感L3、第四电感L4、第三十五电阻R35、第三十六电阻R36、第三十七电阻R37、第三十八电阻R38、第三十九电阻R39、第四是电阻R40、第三十二电容C32、第三十三电容C33、第三十四电容C34、第三十五电容C35、第三十六电容C36、第三十七电容C37、第三十八电容C38、第三十九电容C39、第四十电容C40、第四^^一电容C41、第四十二电容C42、第四十三电容C43、第四十四电容C44、第四十五电容C45、第四十六电容C46、第四十七电容C47、第四十八电容C48、第四十九电容C49、l*3排针Pl和1*3排针P2 ;第三十二电容C32的一端和第二时钟晶振Y2的一端、第四十电阻R40的一端相连，第三十三电容C33的一端和第二晶振Y2的另一端、第三十五电阻的一端相连，第四十电阻的另一端接控制器STM32F107VCT6的第八引脚，第三十五电阻R35的另一端接控制器STM32F107VCT6的第九引脚，第三十二电容的另一端和第三十三电容的另一端相连并接地；第三十五电容C35的一端与第一时钟晶振Yl的一端、第三十六电阻R36的一端相连并接到控制器STM32F107VCT6的第十二引脚，第三十四电容C34的一端与第一时钟晶振Yl的另一端、第三十六电阻R36的另一端相连并接到控制器STM32F107VCT6的第十三引脚，第三十四电容C34的另一端和第三十五电容C35的另一端相连并接地；第三十七电阻R37的一端与复位开关S2的一端、第三十六电容C36的一端相连并接到控制器STM32F107VCT6的第十四引脚，第三十七电阻R37的另一个端接到3V3，复位开关S2的另一端和第三十六电容C36的另一端相连并接地；第一电感LI的一端与第三十七电容C37的一端、第三十八电容C38的一端、第三电感L3的一端相连并连接到控制器STM32F107VCT6的第二十二引脚，第三电感的另一端与第三十九电容C39的一端、第四十电容C40的一端、第四^ 电容的一端相连并连接到控制器STM32F107VCT6的第二i^一引脚，第二电感L2的一端与第三十七电容C37的另一端、第三十八电容C38的另一端、第四电感L4的一端相连并连接到控制器STM32F107VCT6的第十九引脚，第四电感L4的另一端与第三十九电容的另一端、第四十电容的另一端、第四i^一电容的另一端相连并连接到控制器STM32F107VCT6的第二十引脚，第一电感LI的另一端连接到3V3，第二 电感L2的另一端接地；第四十二电容C42的一端、第四十三电容C43的一端、第四十四电容C44的一端、第四十五电容C45的一端、第四十六电容C46的一端、第四十七电容C47的一端、第四十八电容C48的一端、第四十九电容C49的一端相连并连接到3V3，第四十二电容C42的另一端、第四十三电容C43的另一端、第四十四电容C44的另一端、第四十五电容C45的另一端、第四十六电容C46的另一端、第四十七电容C47的另一端、第四十八电容C48另的一端、第四十九电容C49的另一端相连并接地；控制器STM32F107VCT6的第i^一引脚、二十八引脚、五十引脚、七十五引脚、一百引脚相连并接到3V3，第十引脚、二十七引脚、四十九引脚、七十四引脚、九十九引脚相连并接地；1*3排针Pl的一号针接3V3，二号针接第三十八电阻R38的一端、第三十八电阻R38的另一端接控制器STM32F107VCT6的第九十四引脚，三号针接地；1*3排针P3的一号针接3V3，二号针接第三十九电阻R39的一端、第三十九电阻R39的另一端接控制器STM32F107VCT6的第三十七引脚，三号针接地。
专利摘要本实用新型公开了一种应用于DCS的时钟同步电路。本实用新型包括电源模块、通讯模块以及控制模块,电源模块主要是以电源管理芯片AMS1117为核心的3.3V电压转换电路，通讯模块由串行网络通信模块、JTAG接口和以太网通讯模块组成；以电压转换芯片AMS1117为核心的3.3V电压转换电路为控制模块以及通讯模块中的JTAG接口、以太网通讯模块和串口通讯模块提供3.3V电压；通讯模块中的RS232接口和JTAG接口用于和外部计算机之间的数据传送，RJ45接口J4用于分布式系统之间的数据传输。本实用新型电路功耗低、精度高、适用于工业现场的精确时钟同步。
文档编号H04J3/06GK202949433SQ20122063625
公开日2013年5月22日 申请日期2012年11月26日 优先权日2012年11月26日
发明者孔亚广, 孙祥祥, 薛安克, 徐哲 申请人:杭州电子科技大学