专利名称：内嵌无源组件的多层电路板的制造方法
技术领域：
本发明涉及一种内嵌有无源组件的多层电路板的制造方法，尤其涉及一种利用低温共烧方式以内嵌无源组件于多层电路板中的制造方法。
背景技术：
为了能更进一步在有限的基板面积中，创造出更大的空间并提升模块的多功能性，常利用缩小或内嵌无源组件(被动元件)以创造更多空间来架构主动组件的方式来实现，于是便发展出内嵌有无源组件的多层电路板，上述无源组件例如是电阻、电容、电感及压控石英震荡器等。
有许多方法都用以整合制成多种膜状无源组件于一多层电路板中，但以多层电路板工艺过程而言，其关键处是电路板内嵌此类厚膜或薄膜无源组件的工艺能力，其关键处也即指薄膜无源组件在整合于多层电路板中后，如何保持其良好的电性精确度，及如何将与原先设计值之间的差异降到最小，例如，中国台湾专利“制作内嵌有无源组件的多层电路板的方法”(2003年1月21日公告，公告号518616)中所提到的，参考图1A至图1B，一内嵌有无源组件的多层电路板包含一表面具有图案化电路层2的电路薄板1；一导电箔3；一电阻膜5，沉积在导电箔3的较平坦面的提供良好黏着力的微粗糙区，并可以施以适当的加热使之硬化，其中微粗糙区可利用光阻微影蚀刻或抛光等方法来定义；一保护层7覆盖住该电阻膜5；以及一预浸材9，用以置于导电箔3与电路薄板1之间。其中通过热压步骤将电路薄板1、导电箔3与预浸材9叠合一起。
然上述方式必须考虑电阻或电容的加工工艺能力，例如需小心控制电阻材料印刷大小的面积，以避免印刷形成的电阻与原先设计值之间有所差异，所导致的电性精确度差等问题，因此整体的工艺过程会较复杂。
因此，在此发展已渐趋成熟的领域中，如何在兼顾电性精确度的情形下，再简化工艺过程以使目前工艺能力更能配合下一代产品的需求，为现今急待解决的课题。
发明内容
本发明所要解决的技术问题在于提供一种内嵌无源组件的多层电路板的制造方法，特别是提供一种能简化工艺、提高电性精确度的内嵌无源组件的多层电路板的制造方法。
本发明的另一目的为提供一种内嵌无源组件的多层电路板的制造方法，不需顾虑电阻或电容工艺能力，以及其形成后与原先设计值有差异的问题。
本发明的另一目的为提供一种内嵌无源组件的多层电路板的制造方法，该无源组件例如是电阻器、电容器或电感器等。
因此，为实现上述目的，本发明所揭露的一种内嵌无源组件的多层电路板的制造方法，包含提供一导电箔，导电箔具有一第一表面与一第二表面；印刷一金属膏于第一表面以形成一金属接点；利用烧结程序将一无源组件接合于对应的金属接点上；叠合一核心板、一有机绝缘层于导电箔的第一表面，其中有机绝缘层位于导电箔与核心板之间；以及在该导电箔的第二表面形成与无源组件连接的电路图案。
此外，也可通过在核心板中形成有至少一贯穿孔，以相互电性导接核心板上表面导电箔与下表面导电箔的导电线路。
此外，具有表面电路的核心板也可通过形成于绝缘层的盲孔以将导电箔的电路图样电性连接至核心板表面的导电线路以形成一多层电路板。
本发明的一种内嵌无源组件的多层电路板的制造方法，不需顾虑电阻或电容工艺能力，以及其形成后与原先设计值有差异的问题，而提供使用者应用于不同工艺能力的多层电路板的制造方法，能有效简化其工艺与其制造成本。
图1A至图1B为一现有内嵌有无源组件的多层电路板的制造流程剖面图；图2A至图2D为本发明内嵌无源组件的多层电路板的一较佳实施例的制造流程剖面图；图3A与图3B显示积层后的多层电路板表面形成电路图样的一实施例；及图4A至图4B显示积层后的多层电路板表面形成电路图样的另一实施例。
1电路薄板2图案化电路层3导电箔 5电阻膜
7保护层9预浸材11导电箔 11a第一导电箔11b第二导电箔 13无源组件15金属接点 17a第一表面17b第二表面19核心板20a核心板上表面电路20b核心板下表面电路21a第一有机绝缘层 21b第二有机绝缘层23多层电路板 25贯穿孔27a第一导电箔金属层27b第二导电箔金属层29a第一导电箔电路图案 29b第二导电箔电路图案31a上表面盲孔 31b下表面盲孔具体实施方式
有关本发明的特征与实作，配合附图作最佳实施例详细说明如下。
又以下图标仅为简单说明，并非依实际尺寸描绘，也即未反应出多层电路板结构中各层次的实际尺寸与特色，先予叙明。
如图2A至图2D所示，为本发明内嵌无源组件的多层电路板的一较佳实施例的制造流程剖面图。
如图2A所示，首先提供导电箔11，利用网印方式印刷金属膏以形成无源组件13(显示于图2B中)的金属接点15于导电箔11的第一表面17a上。
导电箔11材质为铜、银、铝、钯或银钯，较佳者铜箔。
金属膏可为铜膏，而铜膏可包含氧化铝与铜粉，或包含氧化铜与玻璃质。
如图2B所示，形成无源组件13于导电箔11第一表面17a的对应的金属接点15，并利用烧结程序使其接合于对应的金属接点15上。
上述烧结温度因铜膏添加材料而异，但以不超过摄氏700度为宜，例如是摄氏600度。
上述无源组件13，可为电容器、电阻器或电感器。
如图2C所示，有核心板19、两有机绝缘层21a、21b、包含无源组件13的导电箔11a以及导电箔或包含无源组件的导电箔11b。
将第一有机绝缘层21a、第一导电箔11a与核心板19的一侧叠合一起，第二有机绝缘层21b、第二导电箔11b与核心板19的另一侧叠合一起，其中有机绝缘层21a、21b是置于核心板19与导电箔之间，且导电箔11a、11b上包含无源组件13的第一面与有机绝缘层接触。
有机绝缘层21a、21b，可为预浸材(prepreg)或涂布在核心板19表面的液状树脂。
核心板19可具双面图案化的金属线路或为单纯无图案的核心板，可为双层电路板或多层电路板。可由绝缘有机材料或陶瓷材料组成，例如由环氧树脂、聚乙醯胺、双顺丁烯二酸醯亚胺/三氮阱树脂，或其玻离纤维的复合材料组成。例如可为现有的FR-4基板。该型FR-4基板例如是由环氧树脂、玻璃纤维布和电镀铜箔所组成。当然，核心板19并不限于仅由单一有机材料所组成，也可由不同绝缘材料层所组成。
而上述叠合的过程，可通过热压步骤来实现，在叠合的过程中，对准的精确度必须良好的掌控。
因此，如图2D所示，显示经叠合程序积层后的多层电路板23，由上而下依序包含具有无源组件13的第一导电箔11a、第一有机绝缘层21a、核心板19、第二有机绝缘层21b、第二导电箔11b或具有无源组件13的第二导电箔11b。
如图3A及图3B所示，显示积层后的多层电路板表面形成电路图样的一实施例。
如图3A所示，贯穿第一导电箔11a与第二导电箔11b，形成至少一贯穿孔25，以提供后续在第一导电箔11a、第二导电箔11b上形成电路时，得以通过这些贯穿孔25以彼此电性导接。
接着，于孔壁形成金属层27以便孔导通，第一导电箔11a表面及第二导电箔11b表面分别形成金属层27a、27b以便后续形成电路图案。
金属层27可包含铜。
形成金属层27，例如形成铜金属层的方法，可利用物理气相沉积(PVD)、化学气相沉积(CVD)、电镀铜、无电镀铜、溅镀(sputtering)、蒸镀(evaporation)、电弧蒸气沉积(arc vapor deposition)、离子束溅镀(ion beamsputtering)、激光熔散沉积(laser ablation deposition)、电浆促进化学气相沉积(PECVD)或有机金属的化学气相沉积等方法形成。
其较佳的为先利用无电镀方式，再利用电镀方式形成金属层。
如图3B所示，图案化上下表面的金属层27a、27b以分别形成电路图案29a、29b。
上述图案化上下表面金属层27以分别形成29a、29b的方法可利用现有电镀贯穿孔的工艺，例如包含减去法(subtractive)，减去法例如利用panel法。
在图3B中虽显示在上下导电箔上都形成电路图案，但实际上仍可仅在其中的一导电箔上形成电路图案。
另外，若积层后的多层电路板中的核心板19具有上下两面的电路图案，或其上下其中的一表面具有电路图案，也可以另一方式于外层表面形成与核心板电路图案电性连接的外部电路图案，例如请参阅第4A图至第4B图，显示积层后的多层电路板表面形成电路图样的另一实施例。
如第4A图所示，分别贯穿上下表面的第一导电箔11a、第一有机绝缘层21a、第二导电箔11b及第二有机绝缘层21b，形成至少一盲孔31a、31b以露出覆盖于有机绝缘层21a、21b底下的核心板19的电路20，并提供后续在导电箔上形成电路时，得以通过这些盲孔31a、31b以电性导接有机绝缘层21a、21b底下的核心板19的电路20。
接着，分别形成第一金属层27a、第二金属层27b在多层电路板23的上下表面，其中第一金属层27a覆盖该第一导电箔11a与盲孔31a内壁以便与核心板19上表面电路20a孔导通，第二金属层27b覆盖该第二导电箔11b与下表面盲孔31b内壁以便与核心板19的下表面电路孔20b导通。
第一金属层或第二金属层可包含铜。
形成金属层，例如形成铜金属层的方法可利用物理气相沉积(PVD)、化学气相沉积(CVD)、电镀铜、无电镀铜、溅镀(sputtering)、蒸镀(evaporation)、电弧蒸气沉积(arc vapor deposition)、离子束溅镀(ion beam sputtering)、激光熔散沉积(laser ablation deposition)、电浆促进化学气相沉积(PECVD)或有机金属的化学气相沉积等方法形成。
其较佳的为先利用无电镀方式，再利用电镀方式形成铜金属层。
如图4B所示，分别图案化第一金属层27a与第二金属层27b以形成与核心板19上下表面电路20a、20b电性连接的电路图案29a、29b。
于图4B中虽显示核心板上下表面都具有电路图案，但实际上核心板可仅于其中的一表面具有电路图案，当然，在图4B中虽显示上下导电箔上都形成电路图案，但实际上仍可仅于对应核心板电路图案的其中一导电箔上形成电路图案。
综合以上所述，本发明的一种内嵌无源组件的多层电路板的制造方法，因其利用网印方式将无源组件的金属接点形成于导电箔上，并利用烧结程序将无源组件接合于金属接点上，故不需考虑无源组件的印刷大小问题，降低了形成无源组件的工艺复杂度，进而达到简化工艺，且提高电性精确度的目的。此外，本发明中也可通过在核心板中形成有至少一贯穿孔，以相互电性导接核心板上表面导电箔与下表面导电箔的导电线路以形成一多层电路板。
再者，具有表面电路的核心板也可通过形成于绝缘层的盲孔以将导电箔的电路图样电性连接至核心板表面的导电线路以形成一多层电路板。
导电箔外可通过现有的增层(Build-Up)技术以在导电箔上间隔一绝缘层以形成至少一电路层，而该增层的电路层可通过导电箔上绝缘层的盲孔而电性连接至导电箔表面上的导电线路。
多层电路板可应用于覆晶式(Flip Chip)半导体封装基板，或一般的打线式(Wire bonding)半导体封装基板，以简化该工艺，并有效节省其制造成本。
因此，本发明的一种内嵌无源组件的多层电路板的制造方法，得以不需顾虑电阻或电容工艺能力，以及其形成后与原先设计值有差异的问题，而提供使用者应用于不同工艺能力的多层电路板的制造方法，能有效简化其工艺与其制造成本。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种内嵌无源组件的多层电路板的制造方法，其特征在于包含提供一导电箔，该导电箔具有一第一表面与一第二表面；印刷一金属膏于该第一表面，以形成一金属接点；利用烧结程序将一无源组件接合于对应的该金属接点上；叠合一核心板、一有机绝缘层于该导电箔的该第一表面，且该有机绝缘层位于该导电箔与该核心板之间；及于该导电箔的该第二表面形成电路图案。
2.根据权利要求1所述的内嵌无源组件的多层电路板的制造方法，其特征在于该金属膏为一铜膏。
3.根据权利要求2所述的内嵌无源组件的多层电路板的制造方法，其特征在于该铜膏包含氧化铝与铜粉。
4.根据权利要求2所述的内嵌无源组件的多层电路板的制造方法，其特征在于该铜膏包含氧化铜与玻璃质。
5.根据权利要求1所述的内嵌无源组件的多层电路板的制造方法，其特征在于该有机绝缘层为一预浸材。
6.根据权利要求1所述的内嵌无源组件的多层电路板的制造方法，其特征在于该有机绝缘层由环氧树脂组成。
7.根据权利要求1所述的内嵌无源组件的多层电路板的制造方法，其特征在于叠合该核心板、该有机绝缘层于该导电箔的该上表面的步骤利用热压实现。
8.根据权利要求1所述的内嵌无源组件的多层电路板的制造方法，其特征在于利用烧结工艺将该无源组件接合于对应的金属接点上的步骤中，其烧结温度小于摄式700度。
9.根据权利要求8所述的内嵌无源组件的多层电路板的制造方法，其特征在于利用烧结工艺将该无源组件接合于对应的金属接点上的步骤中，其烧结温度为摄式600度。
全文摘要
本发明公开了一种内嵌无源组件的多层电路板的制造方法，其方法包含提供一导电箔，导电箔具有一第一表面与一第二表面；印刷一金属膏于第一表面以形成一金属接点；利用烧结程序将一无源组件接合于对应的金属接点上；叠合一核心板、一有机绝缘层于导电箔的第一表面，其中有机绝缘层位于导电箔与核心板之间；以及在该导电箔的第二表面形成与无源组件连接的电路图案。因此采用本发明不需顾虑电阻或电容工艺能力，以及其形成后与原先设计值有差异的问题，而提供使用者应用于不同工艺能力的多层电路板的制造方法，能有效简化其工艺与其制造成本。
文档编号H05K1/02GK1897796SQ20051008435
公开日2007年1月17日 申请日期2005年7月15日 优先权日2005年7月15日
发明者洪清富, 王永辉 申请人:日月光半导体制造股份有限公司