半导体器件及其制造方法

专利名称：半导体器件及其制造方法
技术领域：
本发明涉及使用ZnO(氧化锌)的半导体器件及其制造方法。
背景技术：
—般通过使用a-Si(非晶硅)或poly-Si(多晶硅)形成用于液晶显示器或EL(电 致发光)显示器的显示面板的半导体器件，例如TFT(薄膜晶体管)的半导体部分半导体器 件。 Si (硅)不具有大的带隙(例如，单晶硅为1. leV)并且吸收可见光。通过用光照 射，在Si中形成电子和空穴(载流子)。如果形成Si膜用于TFF的沟道形成区域，那么即 使在OFF状态下也会通过用光照射在沟道形成区域中产生载流子。于是，电流从而在源极 区和漏极区之间流动。在OFF状态中流动的电流被称为"OFF泄漏电流"。如果电流值较高， 那么显示面板不正常工作。因此，形成光屏蔽膜以使得光不照射Si膜。但是，由于需要淀 积步骤、光刻步骤和蚀刻步骤，因此，当形成光屏蔽膜时，工艺变得复杂。
为了解决该问题，关注使用氧化锌(ZnO)的透明晶体管，该氧化锌是具有比Si的 带隙大的3. 4eV的较大的带隙的半导体。关于这种透明晶体管，带隙比可见光带中的光能 大，并且可见光不被吸收。因此，它具有在用光照射时OFF泄漏电流不增加的优点。
例如，在对比文件1中公开了对于沟道形成区域使用ZnO的半导体器件。参照图 7A说明使用ZnO的半导体器件的结构。 图7A中的半导体器件在诸如玻璃衬底的绝缘衬底1000之上具有源电极1001 、漏 电极1002、被配置为与源电极1001和漏电极1002接触的ZnO层1003、层叠在ZnO层1003 之上的栅绝缘层1004和栅电极1005。 对于源电极1001和漏电极1002，使用导电的ZnO。导电的ZnO掺杂有以下的元素 中的一种作为第III族元素的B(硼)、A1(铝)、镓(Ga)、铟(In)或Tl (铊)；作为第VII 族元素的F(氟)、Cl(氯)、Br(溴)或I(碘)；作为第I族元素的锂(Li)、Na(钠)、K(钾)、 Rb(铷)或Cs(铯)；作为第V族元素的N(氮)、P(磷)、As(砷)、Sb(锑)或Bi(铋)。
[参考文件]日本公开专利申请No.加OO-l50900

发明内容
根据本发明的发明人的试验，揭示了当通过蚀刻形成图7A所示的顶栅半导体器 件的源电极1001和漏电极1002时衬底1000在一些情况下被蚀刻。即使在形成通过在衬底 1000上使用氧化硅膜或氧氮化硅膜形成的基膜1006的情况下，当基膜被蚀刻时衬底1000 的表面也在一些情况下被露出。另外，在图7B所示的底栅半导体器件的情况下，揭示了当 通过蚀刻形成源电极1001和漏电极1002时通过使用氧化硅膜或氧氮化硅膜形成的栅绝缘膜1004被蚀刻。 在顶栅半导体器件的情况下，当玻璃衬底1000或通过使用氧化硅膜或氧氮化硅 膜形成的基膜1006被蚀刻时，诸如钠的杂质从衬底1000扩散到半导体膜1003中，使得特 性劣化。 在底栅半导体器件(图7B)的情况下，如果当通过蚀刻形成源电极1001和漏电极 1002时栅绝缘膜1004被蚀刻，那么特性是不稳定的并且导致故障。 考虑到以上情况，本发明的目的是，提供即使对沟道形成区域使用ZnO半导体膜 并且对于源电极和漏电极使用其中添加n型或p型杂质的ZnO膜也不产生缺陷或故障的半 导体器件及其制造方法。 本发明的半导体器件的一个方面具有在氧化硅膜或氧氮化硅膜之上的Al膜或 Al合金膜和在Al膜或Al合金膜之上的其中添加n型或p型杂质的ZnO膜。本说明书中的 "氧化硅膜"、"氧氮化硅膜"、"A1膜"、"A1合金膜"和"ZnO膜"分别意味着包含氧化硅的膜、 包含氧氮化硅的膜、包含Al的膜、包含Al合金的膜和包含ZnO的膜。 本发明的半导体器件的一个方面具有在栅电极之上的通过使用氧化硅膜或氧氮 化硅膜形成的栅绝缘膜、在栅绝缘膜之上的Al膜或A1合金膜、在A1膜或A1合金膜之上的 其中添加n型或p型杂质的ZnO膜、以及在其中添加n型或p型杂质的ZnO膜和栅绝缘膜 之上的ZnO半导体膜。 本发明的半导体器件的一个方面具有在氧化硅膜或氧氮化硅膜之上的Al膜或 Al合金膜、在A1膜或A1合金膜之上的其中添加n型或p型杂质的ZnO膜、在氧化硅膜或氧 氮化硅膜和其中添加n型或p型杂质的ZnO膜之上的ZnO半导体膜、在ZnO半导体膜之上 的栅绝缘膜、和在栅绝缘膜之上的栅电极。 本发明的半导体器件的制造方法的一个方面具有以下步骤形成氧化硅膜或氧氮 化硅膜；在氧化硅膜或氧氮化硅膜之上形成Al膜或A1合金膜；在A1膜或A1合金膜之上形 成其中添加n型或p型杂质的ZnO膜，其中，其中添加n型或p型杂质的ZnO膜通过第一蚀 刻被蚀刻为具有岛状形状，并且A1膜或A1合金膜通过第二蚀刻被蚀刻为具有岛状形状。
本发明的半导体器件的制造方法的一个方面，其中，在第二蚀刻之后，在其中添加 n型或p型杂质的ZnO膜、和氧化硅膜或氧氮化硅膜之上形成ZnO半导体膜。
在底栅半导体器件的情况下，在形成栅电极之后，在栅电极之上形成通过使用氧 化硅膜或氧氮化硅膜形成的栅绝缘膜。 在顶栅半导体器件的情况下，在形成ZnO半导体膜之后形成栅绝缘膜并且形成栅
电极。







本发明的第一蚀刻可以是湿蚀刻。
本发明的第一蚀刻可以是使用缓冲的氢氟酸的湿蚀刻。 本发明的第一蚀刻可以是干蚀刻。
本发明的第一蚀刻可以是使用CH4(甲烷)气体的干蚀刻。 本发明的第二蚀刻可以是湿蚀刻。
本发明的第二蚀刻可以是使用光刻胶的显影溶液的湿蚀刻。 本发明的第二蚀刻可以是使用有机碱溶液的湿蚀刻。 本发明的第二蚀刻可以是使用TMAH(四甲基氢氧化铵)的湿蚀刻c
本发明的半导体器件的一个方面具有栅电极、在栅电极之上的栅绝缘膜、在栅绝
缘膜之上的包含金属材料的第一膜、在第一膜之上的包含透明半导体材料和n型或P型杂
质的第二膜、以及在第二膜和栅绝缘膜之上的包含透明半导体材料的第三膜。
本发明的半导体器件的一个方面具有在衬底之上的绝缘膜、在绝缘膜之上的包
含金属材料的第一膜、在金属膜之上的包含透明半导体材料和n型或P型杂质的第二膜、在
绝缘膜和第二膜之上的包含透明半导体材料的第三膜、在第三膜之上的栅绝缘膜、和在栅
绝缘膜之上的栅电极。 本发明的半导体器件的制造方法的一个方面具有以下步骤在衬底之上形成绝缘 膜；在绝缘膜之上形成包含金属材料的第一膜；在第一膜之上形成包含透明半导体材料和 n型或P型杂质的第二膜；蚀刻第二膜；和蚀刻第一膜。 本发明的半导体器件的制造方法的一个方面具有以下步骤在衬底之上形成栅电 极；在栅电极之上形成栅绝缘膜；在栅绝缘膜之上形成包含金属材料的第一膜；在第二膜 之上形成包含透明半导体材料和n型或p型杂质的第二膜；蚀刻第二膜；和蚀刻第一膜。
在顶栅半导体器件中，通过使用玻璃衬底、氧化硅膜或氧氮化硅膜形成的基膜不 被蚀刻，并且诸如钠的杂质不从衬底扩散到半导体膜中，使得其特性不劣化。
在底栅半导体器件中，栅绝缘膜不被蚀刻并且其特性不会变得不稳定。
由于对于源电极和漏电极的一部分使用A1，因此可以获得低电阻的引线。


在附图中， 图1A和图1B表示本发明的半导体器件； 图2A 2D表示本发明的半导体器件的制造步骤； 图3A 3D表示本发明的半导体器件的制造步骤； 图4A和图4B表示本发明的半导体器件的制造步骤； 图5A 5D表示本发明的半导体器件的制造步骤； 图6A 6C表示本发明的半导体器件的制造步骤； 图7A和图7B表示常规的例子； 图8A和图8B表示液晶显示器的制造步骤； 图9A和图9B表示液晶显示器的制造步骤； 图10A和图10B表示发光器件的制造步骤； 图11A和图11B表示发光器件的制造步骤； 图12A 12F分别表示发光器件的等效电路。 图13表示发光器件的等效电路。 图14A表示像素部分的顶部前视图，图14B表示发光器件的等效电路； 图15A 15E分别表示应用本发明的电子装置的例子； 图16表示应用本发明的电子装置的例子。 以下参照

本发明的实施例。注意，本发明不限于以下的说明，并且本领域 技术人员很容易理解可以在不背离本发明的目的和范围的条件下以各种方式修改这里公 开的实施例和细节。因此，本发明不应被解释为限于以下给出的实施例的说明。
附图标记的解释 1 :衬底；2 :绝缘膜；3 :栅电极；5 :栅绝缘膜；6 :第一导电膜；7 :第二导电膜；8 :第 三导电膜；9 :光刻胶掩模；10 :源电极；10a :源电极、第一导电膜；10b :源电极、第二导电 膜；11 :漏电极；lla :漏电极、第一导电膜；llb :漏电极、第二导电膜；12 :半导体膜；13 :岛 状形状半导体膜；14 :绝缘膜；20 :绝缘膜；21 :第一导电膜；22 :第二导电膜；23 :第三导电 膜；24 :光刻胶掩模；25 :源电极；25a :源电极、第一导电膜；25b :源电极、第二导电膜；26 : 漏电极；26a :漏电极、第一导电膜；26b :漏电极、第二导电膜；27 :半导体膜；28 :栅绝缘膜； 29 :栅电极；30 :绝缘膜；40 :栅电极、栅极引线；41 :辅助电容器引线；42 :栅绝缘膜；45 :源 电极；45a :源电极；45b :源电极；46 :漏电极；46a :漏电极；46b :漏电极；47 :源极引线；48 : 半导体膜；49 :绝缘膜；50 :像素电极；51 :对准引线；52 :液晶组合物；53 :取向膜；54 :保 护绝缘膜；55 :滤色片；56 :相对衬底；61 :衬底；62 :栅极引线驱动电路；62a :移位寄存器； 62b :缓冲器；63 :源极引线驱动电路；63a :移位寄存器；63b :缓冲器；64 :有源矩阵部分； 65 :半导体器件；66 :液晶部分；67 :辅助电容器；68 :视频线；69 :模拟开关；71 :源极引线； 72 :栅极引线；73 :辅助电容器引线；75 :密封剂；81 :隔离壁;81a :端面；82 :包含发光衬 底的层；83 :相对电极；84 :干燥剂；85 :树脂；86 :相对衬底；87 :保护膜；88 :偏振片;100 : 辅助电容器；1000 :衬底；1001 :源电极；1002 :漏电极；1003 :半导体膜；1004 :栅绝缘膜； 1005 :栅电极;1006 :基膜;1401 :开关TFT ;1402 :辅助电容器;1403 :驱动TFT ;1404 :电流 控制TFT ;1405 :发光元件；1406 :TFT ;1410 :信号线；1411 :电源线；1412 :电源线；1414 :扫 描线；1415 :扫描线；1420 :发光区域；1500 :像素部分；1554 :共用的等势线；1555 :共用的 等势线；1561 :二极管；1562 :二极管；1563 :二极管；1564 :二极管；1565 :共用的等势线； 1566 :共用的等势线；3001 :外壳；3003 :显示区域；3004 :扬声器；3101 :主体；3102 :外壳; 3102 :外壳；3103 :显示区域；3104 :音频输入部分；3105 :音频输出部分；3106 :操作键； 3107 :红外通信端口 ；3108 :天线；3110 :主体；3111 :像素部分；3112 :驱动器IC ;3113 :接 收装置；3114 :膜电池；3201 :主体；3202 :外壳；3203 :显示区域；3204 :键盘；3205 :外部连 接端口 ；3206 :指示鼠标；3301 :主体；3302 :显示区域；3303 :开关；3304 :操作键；3305 :红 外端口 ；3401 :外壳；3402 :显示区域；3403 :扬声器；3404 :操作键；3405 :记录介质嵌入部 分。
具体实施例方式[实施例1] 这里说明底栅半导体器件。 图1A是示出本发明的实施例的一个例子的截面图。在图1A中，附图标记1表示 衬底，3表示栅电极，5表示栅绝缘膜、10表示源电极，10a表示第一导电膜，10b表示第二导 电膜，11表示漏电极，lla表示第一导电膜，lib表示第二导电膜，13表示半导体膜。可以在 半导体膜13之上形成用于钝化或平坦化的绝缘膜。 在衬底1之上形成栅电极3，在栅电极3之上形成栅绝缘膜5，并且在栅绝缘膜5 之上形成源电极IO和漏电极11。源电极10由具有第一导电膜10a与第二导电膜10b的叠 层膜形成，并且漏电极11由具有第一导电膜lla与第二导电膜lib的叠层膜形成。可以在 第一导电膜10a和第二导电膜10b之间或者在第一导电膜lla和第二导电膜llb之间形成第三导电膜。源电极10和漏电极11可分别形成为通过栅绝缘膜5与栅电极3部分重叠。 在源电极10之上形成半导体膜13并且在栅绝缘膜5之上形成漏电极11。
这里说明各结构。
(1)衬底 对于形成衬底，可以使用通过使用玻璃衬底形成的衬底、诸如氧化铝的绝缘材料 和可以在后续步骤中抵抗处理温度的塑料衬底等。在对于衬底1使用塑料衬底的情况下， 可以使用PC (聚碳酸酯)、PES (聚醚砜)、PET (聚对苯二甲酸乙二酯)或PEN(聚萘二甲酸 乙二酯)等。在塑料衬底的情况下，可以在表面的上方设置无机层或有机层作为的气体阻 挡层。在在塑料衬底的制造过程中在衬底上产生由灰尘等形成的突出物的情况下，可以在 用CMP等抛光衬底以使其表面平坦化之后使用该衬底。可以在衬底1之上形成用于防止杂 质等从衬底侧扩散的诸如氧化硅(Si0x)、氮化硅(SiNx)、氧氮化硅(SiOxNy) (x > y)和氮 氧化硅(SiNxOy) (x > y)的绝缘膜。
(2)栅电极 可以通过使用A1(铝)膜、W(钨)膜、Mo(钼)膜、Ta(钽)膜、Cu(铜)膜、Ti(钛) 膜或包含这些元素作为主要成分的合金材料(例如，Al合金膜、MoW(钼钨)合金膜)等形 成栅电极。可以使用以掺杂有诸如P(磷)的杂质元素的多晶硅膜为代表的半导体膜。栅 电极3可以是单层或其中层叠两层或更多层的叠层膜。
(3)栅绝缘膜 可以通过使用例如氧化硅膜和氧氮化硅膜的包含硅作为主要成分的绝缘膜形成 栅绝缘膜5。另外，它可以是单层或叠层膜。
(4)源电极和漏电极 源电极10由第一导电膜10a与第二导电膜10b的叠层膜形成，并且漏电极11由 第一导电膜lla与第二导电膜lib的叠层膜形成。 作为第一导电膜，可以使用Al膜、诸如AlNi(铝镍)膜和AlNd(钕铝)膜的A1合 金膜。作为第二导电膜，可以使用其中添加B(硼)、Al(铝)、Ga(镓)、P(磷)或As(砷) 的p型或n型杂质的ZnO(氧化锌)。可以在第一导电膜和第二导电膜之间设置诸如Ti膜 的金属膜作为第三导电膜。
(5)半导体膜 使用ZnO膜作为半导体膜。由于与半导体膜接触的源电极和漏电极具有其中添加 P型或n型杂质的Zn0膜，因此它们可以很容易地与半导体膜连接。
(6)绝缘膜 虽然没有示出，但可以在半导体膜13之上形成诸如钝化膜和平坦化膜的绝缘膜。 可以使用氧化硅(Si0x)、氮化硅(SiNx)、氧氮化硅(SiOxNy) (x > y)和氮氧化硅(SiNxOy) (x > y) 、 SOG(旋涂玻璃)膜或丙烯的有机树脂膜或它们的叠层膜。 在底栅半导体器件中，栅绝缘膜在制造过程中不被蚀刻，并且特性不会变得不稳
定。对于源电极和漏电极的一部分使用Al，由此实现低电阻的引线。[实施例2] 这里说明顶栅半导体器件。 图1B是示出本发明的实施例的一个例子的截面图。在图1B中，附图标记1表示衬底，20表示绝缘膜、25表示源电极，25a表示第一导电膜，25b表示第二导电膜，26表示漏 电极，26a表示第一导电膜，26b表示第二导电膜，27表示半导体膜，28表示栅绝缘膜，29表 示栅电极。可以在栅电极之上形成用于钝化或平坦化的绝缘膜。 在衬底1上形成绝缘膜20，并且在绝缘膜20之上形成源电极25和漏电极26。源 电极25由第一导电膜25a与第二导电膜25b的叠层膜形成，并且漏电极26由第一导电膜 26a与第二导电膜26b的叠层膜形成。可以在第一导电膜25a和第二导电膜25b之间或者 在第一导电膜26a和第二导电膜26b之间形成第三导电膜。在源电极25之上形成半导体 膜27并且在绝缘膜20之上形成漏电极26，在半导体膜27之上形成栅绝缘膜28，并且在栅 绝缘膜28之上形成栅电极29。栅电极29可形成为与源电极和漏电极部分重叠，使得栅绝 缘膜28和半导体膜27被插入它们之间。
这里说明各结构。 对于衬底，可以使用与在实施例1中说明的那些相同的源电极、漏电极、半导体膜 和栅电极。
(1)在衬底之上的绝缘膜 在衬底1之上形成氧化硅膜和氧氮化硅膜作为用于防止杂质等从衬底侧扩散的 绝缘膜20。另外，它可以是单层或叠层膜。
(2)栅绝缘膜 可以通过使用例如氧化硅膜、氧氮化硅膜、氮氧化硅膜和氮化硅膜的包含硅作为 主要成分的绝缘膜形成栅绝缘膜28。另外，它可以是单层或叠层膜。
(3)在栅电极之上的绝缘膜 虽然没有示出，但在栅电极29之上形成诸如钝化膜和平坦化膜的层间绝缘膜。可 以使用SiOx膜、SiNx膜、SiON膜、SiNO膜、SOG(旋涂玻璃)膜和丙烯的有机树脂膜或它们 的叠层膜。 在顶栅半导体器件中，衬底或通过使用氧化硅膜或氧氮化硅膜形成的基膜不被蚀 刻，使得诸如钠的杂质不从衬底扩散到半导体膜中，并且特性不劣化。对于源电极和漏电极 的一部分使用Al，由此实现低电阻的引线。
[实施例3] 说明底栅半导体器件的制造方法，其中，在栅电极之上形成氧化硅膜或氧氮化硅 膜作为栅绝缘膜，形成Al膜或Al合金膜作为第一导电膜，形成其中添加n型或p型杂质的 ZnO膜作为第二导电膜，然后，第二导电膜通过第一蚀刻被蚀刻为具有岛状形状并且第一导 电膜通过第二蚀刻被蚀刻为具有岛状形状以形成源电极和漏电极，并且，形成ZnO半导体膜。 如图2A所示，形成栅电极3。在衬底1之上的栅电极的厚度可以为10 200nm。 可以通过使用实施例1所示的材料形成衬底1。这里，使用玻璃衬底。
可以通过CVD或溅射形成厚度为10 200nm的包含氧化硅(SiOx)、氮化硅 (SiNx)、氧氮化硅(S函y) (x > y)和氮氧化硅(SiNxOy) (x > y)的绝缘膜2，以防止杂质 等从衬底侧扩散(图2B)。 可以通过用高密度等离子处理衬底1的表面形成绝缘膜2。例如，可以通过使用 2. 45GHz的微波产生高密度等离子，并且仅要求电子密度为1 X 1011 1 X 1013/cm3并且电子温度为2eV或更低。这种高密度等离子具有较低的动能的活性物质，并且，与常规的等离子 处理相比，可以形成由等离子造成的损伤更少的具有更少的缺陷的膜。 可以在诸如包含氮气和惰性气体的气氛，包含氮气、氢气和惰性气体的气氛，以及
包含氨气和惰性气体的气氛的氮化气氛下通过高密度等离子处理氮化衬底1的表面。在使
用玻璃衬底作为经受高密度等离子氮化处理的衬底1的情况下，作为在衬底1的表面之上
形成的氮化物膜，可以形成包含氮化硅作为主要成分的绝缘膜2。可以通过使用通过等离子
CVD在氮化物膜的上方形成氧化硅膜或氧氮化硅膜的多个层来形成绝缘膜2。 另外，可以类似地通过用高密度等离子在绝缘膜2的表面之上进行氮化形成氮化物膜。 通过用高密度等离子氮化形成的氮化物膜可抑制杂质从衬底1的扩散。 可以通过使用实施例1所示的材料形成栅电极3。这里，通过使用AlNd(铝钕)耙
材的溅射形成AlNd膜并将其处理成岛状形状。对于将膜处理成岛状形状，使用光刻方法，
并且使用干蚀刻或湿蚀刻。 在清洗栅电极3的表面和衬底1或绝缘膜2的表面之后，在栅电极3之上通过使 用已知的CVD或溅射形成厚度为10 200nm的栅绝缘膜5(图2A和图2B)。可以在不暴 露于空气的情况下连续实施表面清洗步骤和栅绝缘膜5的形成步骤。在对于栅电极3使用 Al膜的情况下，当在高温下形成栅绝缘膜5时，在一些情况下产生隆起(hillock)。因此， 优选地，在50(TC或更低、优选35(TC或更低的低温下形成膜。 可以通过使用实施例1所示的材料形成栅绝缘膜5。这里，形成氧化硅膜。注意， 在以下的附图中省略绝缘膜2。 在栅绝缘膜5上形成厚度为10 200nm的用于源电极和漏电极的第一导电膜6。 可以通过使用实施例1所示的材料形成第一导电膜6。这里，使用AlNi(铝镍)膜或AlNd 膜。可以通过使用AlNi靶材或AlNd靶材的溅射形成第一导电膜6。在形成栅绝缘膜5之 后，可以在不暴露于空气的情况下连续形成第一导电膜6。 在第一导电膜6上形成厚度为10 200nm的第二导电膜7(图2C)。可以通过使 用实施例1所示的材料形成7。这里，使用其中添加诸如Al或Ga的杂质的ZnO(氧化锌)。 因此，可以很容易地在第二导电膜7和后面形成为半导体层的ZnO膜之间产生欧姆接触。可 以通过使用溅射形成第二导电膜7。例如，对于添加A1或Ga可以使用以下的方法使用其 中添加1 10重量％的Al或Ga的ZnO靶材的溅射；或在200 30(TC下在ZnO靶材上安 装Al或Ga芯片的溅射。 在形成第一导电膜6之后，可以在不暴露于空气的情况下连续形成第二导电膜7。 因此，可以在不暴露于空气的情况下连续实施从栅绝缘膜5到第二导电膜7的形成。
在第一导电膜6和第二导电膜7之间形成厚度为10 200nm的第三导电膜8 (图 2D)。接触电阻根据制造过程中的热处理温度在第一导电膜6和第二导电膜7之间偶尔增 加。但是，通过形成第三导电膜8，可减小第一导电膜6与第二导电膜7之间的接触电阻。 可以通过使用诸如通过溅射等形成的Ti膜的金属膜形成第三导电膜8。
在第二导电膜7之上形成光刻胶掩模9，并且第二导电膜7被蚀刻(图3A和图 3B)。在使用湿蚀刻的情况下，使用例如HF : NH/(重量比)=1 : 100 1 : 10的溶液 的缓冲的氢氟酸(其中混合了 HF(氢氟酸)和NH4F(氟化氨))。
在使用干蚀刻的情况下，可以采用使用CH4气体的各向异性等离子蚀刻。 在第二导电膜7之下形成第一导电膜6。因此，当第二导电膜7被蚀刻时，第一导
电膜6用作蚀刻阻止层。因此，在蚀刻中可以在不损伤栅绝缘膜5的情况下形成源电极和
漏电极。 当第二导电膜7被蚀刻时，第一导电膜6的一部分会被蚀刻。但是，由于如果第一 导电膜6被完全蚀刻，则栅绝缘膜受损，因此需要注意不要完全蚀刻第一导电膜6。
然后，通过使用光刻胶掩模9蚀刻第一导电膜6形成源电极10和漏电极11 (图 3C)。在本发明中，通过使用以作为光刻胶的显影剂的TMAH(四甲基氢氧化铵)为代表的有 机碱溶液蚀刻第一导电膜6。 在对于第一导电膜6使用AlNi膜并且对于蚀刻溶液使用TMAH的情况下，在30°C 下蚀刻速率为约300nm/min。另一方面，使用上述材料的第二导电膜7或栅绝缘膜5不被 TMAH蚀刻。因此，可以在不损伤栅绝缘膜5的情况下形成源电极10和漏电极11。并且，岛 状形状的第二导电膜10b和lib的尺寸不会减小。在本发明中，可以通过使用当在不使用 特定的蚀刻溶液的情况下形成光刻胶掩模时使用的显影剂蚀刻第一导电膜6。因此，成本降 低并且效率增加。 在形成源电极10和漏电极11之后，光刻胶掩模9被去除。 在源电极10、漏电极11和栅绝缘膜5之上通过溅射形成厚度为20 200nm的Zn0 膜作为半导体膜12 (图3D)。例如，可以在200 30(TC下通过使用Zn0靶材、氧气/氩气 的流量比为30 20的溅射形成膜。 通过光刻方法蚀刻半导体膜12以形成岛状形状的半导体膜13 (图4A)。可以采用 使用缓冲的氢氟酸的湿蚀刻方法或使用CH4气体的各向异性干蚀刻方法。
在半导体膜12和第二导电膜10b和lib中通常使用Zn0，并且，难以获得足够的蚀 刻选择性。但是，由于要求在与半导体膜12接触的一部分中形成第二导电膜7，因此可以在 例如引线部分的不与半导体膜12接触的一部分中蚀刻第二导电膜7。在上述的蚀刻方法 中，第二导电膜10b和llb可被蚀刻，但第一导电膜10a和lla不被蚀刻。因此，第一导电 膜10a和lla用作引线，并且与半导体器件的电连接得到保证。 通过CVD或溅射在半导体膜13之上形成厚度为50nm 1 y m的绝缘膜14 (图4B)。 可以形成包含硅作为主要成分的绝缘膜作为绝缘膜14。可以在包含硅的绝缘膜之上层叠 有机树脂膜等。绝缘膜14用作平坦化膜或钝化膜。由于在源电极10和漏电极11内包含 Al，因此当在高温下形成绝缘膜14时偶尔产生隆起。因此，优选地，在50(TC或更低、优选 350 °C或更低的低温下形成。 在绝缘膜14中形成接触孔，并且，如有必要设置与栅电极3、源电极IO和漏电极 ll接触的导电膜。 根据本发明，在不损伤栅绝缘膜的情况下形成半导体器件。使用诸如AlNi膜的Al
合金膜作为第一导电膜，由此实现低电阻的引线。
[实施例4] 这里，说明顶栅半导体器件的制造方法，其中，在氧化硅膜或氧氮化硅膜上形成Al 膜或Al合金膜作为第一导电膜，并且形成其中添加n型或p型杂质的ZnO膜作为第二导 电膜，然后，第二导电膜通过第一蚀刻形成为具有岛状形状，第一导电膜通过第二蚀刻形成为具有岛状形状以形成源电极和漏电极，形成ZnO半导体膜，形成栅绝缘膜，并且形成栅电极。注意，不用说，在实施例1 3中说明的材料和制造方法可被应用于本实施例。
如图5A所示，通过CVD或溅射以10 200nm的厚度在衬底1之上形成氧化硅(SiOx)膜作为绝缘膜20。绝缘膜20防止杂质等从衬底1侧扩散。 在绝缘膜20之上通过溅射或蒸镀形成厚度为10 200nm的用于源电极和漏电极的第一导电膜21。可以使用诸如在实施例1中示出的AlNi(铝镍)膜的A1合金膜作为第一导电膜21。在形成绝缘膜20之后，可以在不暴露于空气的情况下连续形成第一导电膜21。 在第一导电膜21上通过溅射形成厚度为10 200nm的第二导电膜22 (图5A)。作为第二导电膜22，可以使用其中添加B (硼)、Al (铝)、Ga (镓)、P (磷)或As (砷)等的P型或n型杂质的ZnO(氧化锌)。在形成第一导电膜21之后，可在不暴露于空气的情况下连续形成第二导电膜22。因此，可以在不暴露于空气的情况下连续实施形成绝缘膜20到第二导电膜22的步骤。 为了减小第一导电膜21与第二导电膜22之间的接触电阻，可以在第一导电膜21和第二导电膜22之间通过溅射形成厚度为10 200nm的诸如Ti膜的金属膜作为第三导电膜23(图5B)。 在第二导电膜22之上形成光刻胶掩模24，并且蚀刻第二导电膜22 (图5C)。作为
蚀刻方法，可以采用使用缓冲的氢氟酸的湿蚀刻或使用CH4气体的干蚀刻方法。 在第二导电膜22之下形成第一导电膜21 。因此，当第二导电膜22被蚀刻时，第一
导电膜21用作蚀刻阻止层。因此，可以在不通过蚀刻绝缘膜20露出衬底1的情况下形成
源电极和漏电极。 当第二导电膜22被蚀刻时，第一导电膜21的一部分可被蚀刻。注意，如果所有的第一导电膜21被蚀刻，那么绝缘膜20被蚀刻并且衬底1被露出，这会导致在衬底1中包含的杂质的扩散。 第一导电膜21被蚀刻以形成源电极25和漏电极26 (图5D)。作为蚀刻方法，采用使用光刻胶的显影剂TMAH的湿蚀刻。因此，可以在不蚀刻绝缘膜20的情况下形成源电极25和漏电极26。并且，由于ZnO膜不会被TMAH蚀刻，所以岛状形状的第二导电膜25b和26b的尺寸不会减小。可以在不对第一导电膜21使用特殊的蚀刻溶液的情况下用在光刻胶掩模的形成中使用的显影剂进行蚀刻，这导致成本降低和效率提高。
在形成源电极25和漏电极26之后，去除光刻胶掩模24。 在源电极25、漏电极26和绝缘膜20之上通过溅射形成厚度为20 200nm的ZnO膜作为半导体膜27(图6A)。 通过光刻方法蚀刻半导体膜27以制成岛状形状半导体膜27。作为蚀刻方法，可以采用使用缓冲的氢氟酸的湿蚀刻或使用CH4气体的干蚀刻方法。 对于半导体膜27和第二导电膜25b和26b通常使用ZnO，并且，难以获得较高的蚀
刻选择性。但是，由于可与实施例3相同地在源电极和漏电极中形成第二导电膜22，因此可
以在不与半导体膜27接触的部分特别是在引线部分中蚀刻第二导电膜。在半导体膜27之上通过CVD或溅射形成厚度为10 200nm的栅绝缘膜28 (图
6B)。半导体膜27可经受在上述的实施例中示出的高密度等离子处理以形成栅绝缘膜。可
14以在诸如包含氮气和惰性气体的气氛，包含氮气、氢气和惰性气体的气氛和包含氨气和惰性气体的气氛的氮化气氛下通过高密度等离子处理氮化半导体膜27的表面。
可以通过使用例如氧化硅膜、氧氮化硅膜、氮化硅膜和氮氧化硅膜的包含硅作为主要成分的绝缘膜形成栅绝缘膜28。另外，它可以是单层或叠层膜。 在栅绝缘膜28之上形成栅电极29 (图6B)。可以通过使用上述的实施例所示的材料形成栅电极29，并且它可以是单层或包含两个或更多层的叠层膜。作为用于成膜的方法，可以使用已知的CVD溅射或蒸镀等。对于用光刻方法将栅电极29处理成岛状形状，可以使用干蚀刻或湿蚀刻方法。 在栅电极29和栅绝缘膜28之上通过CVD或溅射形成厚度为50nm 1 y m的绝缘膜30(图6C)。可以通过使用包含硅的绝缘膜形成绝缘膜30。可以在包含硅的绝缘膜之上层叠有机树脂膜等。绝缘膜30用作平坦化膜或钝化膜。由于在源电极25和漏电极26中包含Al，因此，当在高温下形成栅绝缘膜28、栅电极29和绝缘膜30时，偶尔产生隆起(hillock)。因此，优选地，在50(TC或更低、优选35(TC或更低的低温下形成它们。
如上所述，本发明可防止杂质由于衬底l的露出而扩散。诸如AlNi膜的Al合金膜被用作第一导电膜，由此实现引线的低电阻。
[实施例5] 这里参照图8A和图8B以及图9A和图9B说明通过使用实施例1 3所示的底栅半导体器件制造液晶显示器的方法。注意，不用说，可以应用在实施例2和4中示出的顶栅半导体器件。图8A和图9A表示沿图8B中的线X-Y切取的截面图。 在玻璃衬底或塑料衬底1之上形成栅极引线40和辅助电容器引线41。通过溅射然后通过已知的光刻方法和蚀刻形成AlNd膜。 通过使用通过CVD或溅射形成的氧化硅膜或氧氮化硅膜形成栅绝缘膜42。 在栅绝缘膜42之上通过溅射形成AlNi膜作为第一导电膜。第一导电膜在后面形
成源电极45a、漏电极46a和源极引线47。 在第一导电膜之上通过溅射形成其中添加A1的ZnO(氧化锌)膜作为第二导电膜。第二导电膜在后面形成源电极45b、漏电极46b和源极引线47。 在第二导电膜(图中未示出)之上，在要成为源电极部分、漏电极部分和源极引线部分的区域中形成光刻胶掩模。然后，蚀刻第二导电膜。这里，通过使用缓冲的氢氟酸即HF : NH4F=1 : IOO(重量比)的溶液进行蚀刻。 然后，通过使用TMAH溶液蚀刻第一导电膜以形成源电极45a、漏电极46a和源极引线47。此后，光刻胶掩模被去除。然后，可以在不损伤栅绝缘膜42的情况下形成源电极45、漏电极46和源极引线47。另外，由于ZnO膜不被TMAH蚀刻，因此岛状形状的第二导电膜的尺寸不会减小。并且，由于AlNi膜被用于第一导电膜，因此源极引线的电阻可减小。
然后，形成半导体膜48。通过溅射形成ZnO膜，然后，通过光刻方法和蚀刻从ZnO膜形成半导体膜48。作为蚀刻，采用使用缓冲的氢氟酸的湿蚀刻。这里，由于在要成为引线的部分中形成第一导电膜，因此第二导电膜中的不与半导体膜48接触的部分可被部分去除。 在半导体膜48之上通过CVD、溅射或涂敷等形成绝缘膜49。可以通过使用具有包含硅的绝缘膜或有机树脂膜等的叠层膜形成绝缘膜49。绝缘膜49可以是使得表面的不均匀性平坦化的膜。 通过使用光刻方法和蚀刻方法在绝缘膜49中形成通向漏电极46的接触孔和用于辅助电容器的接触孔。 通过溅射形成透明导电膜，然后，通过使用光刻方法和蚀刻形成像素电极50。例如，可以使用ITO(氧化铟锡)、ITSO(包含氧化硅的氧化铟锡)或IZO(氧化铟锌)。
在反射型液晶显示器的情况下，作为透明电极的替代，形成诸如Ag(银)、Au(金)、Cu(铜)、W(钨)或A1(铝)的反光金属材料。 像素电极50与辅助电容器引线41重叠的部分形成由像素电极50、栅绝缘膜42和辅助电容器引线41形成的辅助电容器100 (图8A和图8B)。 在引线和电极中，弯曲部分或宽度改变的部分的角可被平滑化和修圆。可以通过使用采用光掩模的图案制造的光掩模图案实现斜切的角的形状。这将具有下述的优点。当进行使用等离子的干蚀刻时，可以通过斜切突出部分来抑制由于异常放电(discharge)导致的细粒子的产生。即使产生细粒子，也可在清洗时防止细粒子在角上蓄积，并且可通过斜切凹进的部分将细粒子洗去。因此，可以解决制造过程中的细粒子或灰尘的问题，并且可提高产量。 形成取向膜51，以使其覆盖像素电极50。通过液滴排放方法或印刷等形成取向膜。在形成取向膜之后，进行摩擦。 通过使用着色层和光屏蔽层(黑矩阵)形成滤色片55，并且，在相对衬底56上形成保护绝缘膜54。在保护绝缘膜54上形成透明电极57并且形成取向膜53 (图9A)。对取向膜进行摩擦处理。 然后，通过液滴排放方法形成密封剂的闭合图案75(图9B)。用液晶组合物52填充由密封剂包围的区域(图9A)。 在将液晶组合物52滴在闭合图案75中之后，相对衬底56和其中形成半导体器件的衬底1被相互固定。当填充液晶组合物52时，可以采用以下的替代方案在衬底1上设置具有开口部分的密封图案；将相对衬底56和衬底1相互贴合；然后，通过利用毛细作用注入液晶。 作为液晶组合物52的对准模式，可以使用液晶分子的排列从光入射侧到光发射侧扭曲90°的TN模式、FLC模式或IPS模式等。注意，电极图案与图8B所示的电极图案不同，并且在IPS模式的情况下为梳状形状。 偏振片被固定到相对衬底56和其上面形成了半导体器件的衬底1上。另外，如果需要的话可以固定光学膜。 可以通过分散球形隔离件或形成由树脂形成的柱状隔离件或通过在密封剂中混入填充物来保持相对衬底56和其上面形成了半导体器件的衬底1之间的距离。上述的柱状隔离件由包含丙烯酸树脂、聚酰亚胺、聚酰亚胺酰胺(polyimide amide)或环氧树脂中的至少一种作为主要成分的有机树脂材料，或者具有氧化硅、氮化硅和含氮的氧化硅中的一种的无机材料，或者它们的叠层膜形成。 然后，通过使用已知的技术将FPC(柔性印刷电路)贴合到衬底1上，使得各向异性导电层被插入其间。 可以在衬底之上形成外围驱动电路。在图9B中示出示例性平面图。
16
在由玻璃等形成的衬底61之上形成栅极引线驱动电路62、源极引线驱动电路63 和有源矩阵部分64。栅极引线驱动电路62至少由移位寄存器62a和缓冲器62b构成。源 极引线驱动电路63至少由移位寄存器63a、缓冲器63b和对通过视频线68传送的视频信号 进行采样的模拟开关69构成。从栅极引线驱动电路62延伸的多个栅极引线72在有源矩 阵部分64中相互平行排列。从源极引线驱动电路63延伸的多根源极引线71与栅极引线 72正交排列。另外，辅助电容器引线73与栅极引线72平行排列。另外，半导体器件65、液 晶部分66和辅助电容器67被设置在被栅极引线72、源极引线71和辅助电容器引线73包 围的区域中。 栅极引线驱动电路62、源极引线驱动电路63和模拟开关69具有通过与半导体器 件65相同的制造方法制成以具有类似的结构的半导体器件。 在半导体器件65中，栅电极与栅极引线72连接，并且源电极与源极引线71连接。 通过在与半导体器件65的漏电极连接的像素电极和在相对衬底之上的相对电极之间引入 并密封液晶来形成液晶部分66。辅助电容器引线73与具有与相对电极相同的电位的电极 连接。 在上述的液晶显示器中，栅绝缘膜不被蚀刻，并且特性不会变得不稳定，因此实现 较高的可靠性。在使用顶栅半导体器件的情况下，玻璃衬底或通过使用形成的基膜、氧化硅 膜或氧氮化硅膜均不会被蚀刻，使得诸如钠的杂质不从衬底扩散到半导体膜中，并且特性 不会劣化，由此可实现较高的可靠性。 对于源电极和漏电极的一部分使用Al，由此实现低电阻的引线。
[实施例6] 这里参照图IOA和图10B以及图IIA和图IIB说明通过使用实施例1 3所示的 底栅半导体器件制造发光器件的方法。注意，不用说，可以应用实施例2和4的半导体器件。
基于上述的实施例的说明制造半导体器件，并且实施到图IOA所示的阶段的形 成。注意，与上述的实施例相同的部分由相同的附图标记表示。 在EL显示器中，像素电极50用作阳极或阴极。作为用于像素电极50的材料，可以 使用以下的材料诸如铝(Al)、银(Ag)、金(Au)、钼(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、 铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、锂(Li)、铯(Cs)、镁(Mg)、钙(Ca)、锶(Sr)或钛(Ti)的导 电金属；诸如铝硅(Al-Si)、铝钛(Al-Ti)或铝硅铜(Al-Si-Cu)的合金；诸如氮化钛(TiN) 的金属材料的氮化物；诸如IT0、含硅的ITO或IZO的金属化合物。 仅需要通过使用透光的导电膜形成从中提取从EL层发射的光的电极，并且，可以 使用诸如IT0、含硅的ITO或IZO的金属化合物以及诸如Al或Ag的金属的非常薄的膜。
当从与像素电极50相对的电极提取发射光时，可以对于像素电极50使用高度反 射材料(Al或Ag等)。在本实施例中，ITSO(即指含硅的ITO)被用作像素电极50(图10A)。
然后，形成通过使用有机材料或无机材料形成的绝缘膜以使其覆盖绝缘膜49和 像素电极50。然后，处理绝缘膜以部分露出像素电极50，由此形成隔离壁81。作为隔离壁 81的材料，优选光敏的有机材料(诸如丙烯酸树脂或聚酰亚胺)。作为替代方案，也可以使 用非光敏的有机材料或无机材料。并且，可以通过以使得诸如钛黑或氮化硅的黑色颜料或 染料借助于分散剂分散于隔离壁81的材料中的方式将隔离壁81着色成黑色，从而将隔离 壁81用作黑矩阵。希望隔离壁81具有锥形形状，并且向着像素电极的那些端面81a具有
17连续变化的曲率(图IOB)。 然后，形成包含发光物质的层82，并且形成覆盖包含发光物质的层82的相对电极 83。然后，可以制造包含发光物质的层82被插入像素电极50和相对电极83之间的发光元 件，并且可通过在相对电极83和像素电极50之间施加电压获得光发射。
作为用于形成相对电极83的电极材料，可使用与可用于像素电极的材料类似的 材料。在本实施例中，对于第二电极使用铝。 通过蒸镀、喷墨、旋涂、浸涂、巻绕式方法(roll-to-roll method)或溅射等形成包 含发光物质的层82。 在有机电致发光显示器的情况下，包含发光物质的层82可以是分别具有空穴传 输、空穴注入、电子传输、电子注入或发光的功能的层的叠层膜或单层的发光层。作为包含 发光物质的层，可以使用有机化合物的单层或叠层膜。 在阳极和空穴传输层之间设置空穴注入层。作为空穴注入层，可以使用有机化合 物和金属氧化物的混合层。这防止由于在像素电极50的表面上形成的不均匀性或留在电 极的表面上的外来物质在像素电极50和相对电极83之间出现短路。混合层的厚度优选为 60nm或更厚，更优选120nm或更厚。由于膜厚的增加不导致驱动电压的增加，因此，可以选 择膜厚，使得可充分掩盖不均匀性或外来物质的影响。因此，在通过本发明制造的发光器件 中，不产生黑点，并且驱动电压或功耗不增加。 作为金属氧化物，优选为过渡金属的氧化物或氮化物，具体而言，优选为氧化锆、 氧化铪、氧化钒、氧化铌、氧化钽、氧化铬、氧化钼、氧化钨、氧化钛、氧化锰和氧化铼。
作为有机化合物，可以使用以下的有机化合物诸如4，4' -二 [N-(l-萘 基)-N-苯基-氨基]-联苯(NPB) 、 4 ， 4' - 二 [N- (3-甲苯基)-N-苯基-氨基]-联苯(TPD)、 4，4' ，4〃 -三(N，N-联苯-氨基)-三苯胺(TDATA)、4，4' ，4〃 -三[(N-(3-甲苯基)-N-苯 基-氨基]-三苯胺(MTDATA)、4，4' -二 (N-4(N，N-二间甲苯氨基)苯基)-N-苯氨基)联 苯(DNTPD) 、 1 ， 3， 5-三[N， N- 二 (间甲苯基)氨基]苯(m-MTDAB)和4， 4' ， 4〃 -三(N-咔 唑基)三苯胺(TCTA)的具有芳氨基的有机材料，酞菁(縮写H2Pc)、铜酞菁(縮写CuPc) 或钒氧酞菁(縮写V0Pc)等。 在阳极和发光层之间，或者当设置空穴注入层时在空穴注入层和发光层之间设置 空穴传输层。通过使用具有优异的空穴传输性能的层，例如，通过使用诸如NPB、TPD、TDATA、 MTDATA和BSPB的芳香胺的化合物(即，具有苯环-氮键)形成的层，形成空穴传输层。这 里提到的物质大体上具有1X10—6 10cm7Vs的空穴迁移率。注意，作为这些材料，可以使 用空穴传输性能比电子传输性能高的物质。注意，不仅可以通过单层而且可以通过层叠从 上述的物质形成的两个或更多个层的叠层膜来形成空穴传输层。 在阳极和阴极之间，或者当设置空穴注入层和电子传输层时在空穴注入层和电子 传输层之间设置发光层。对于发光层没有特别的限制；但是，用作发光层的层大致具有两种 模式。 一种是在由其能隙比变成发光中心的发光物质(掺杂材料)的能隙大的材料(宿主 材料)形成的层中包含分散的发光物质的主客型层，另一种是其中发光层仅由发光物质制 成的层。由于前一种几乎不会发生浓度淬火，因此它是优选的。作为要成为发光中心的发 光物质，可以使用以下物质4- 二氰基亚甲基-2-甲基_6-[2-(1， 1，7，7_四甲基久洛尼定 基-9-烯基)]_4H-吡喃(DCJT) 、4- 二氰基亚甲基-2-叔丁基_6-[2_(1， 1， 7， 7-四甲基久
18洛尼定基-9-烯基)]-4H-吡喃、periflanthene、2，5-二氰基-l、4-二 (10-甲氧基-l，l， 7，7-四甲基久洛尼定基-9-烯基)苯；N，N' -二甲基喹吖啶酮(匿Qd)、香豆素6、香豆素 545T、三(8-羟基喹啉)铝(Alq3)、9，9'-联蒽、9， 10-二苯基蒽(DPA)、9，10-二 (2-萘基) 蒽(DNA) ;2，5，8， 11-四叔丁基二萘嵌苯(TBP) ;PtOEP ;Ir (ppy)3 ;Btp2Ir (acac);或FIrpic ; 等等。在形成散布发光物质的层时，作为要成为宿主材料的基体材料，可以使用以下的材 料诸如9， 10- 二 (2-萘基)-2-叔丁基蒽(t-BuDNA)的蒽衍生物；诸如4， 4' - 二 (N-咔唑 基)联苯(CPB)的咔唑衍生物；或诸如三(8-羟基喹啉)铝(Alq》、三(4-甲基-8-羟基喹 啉)铝(Almq3)、二 (10-羟苯基[h]-喹啉)铍(BeBq2)、二 (2-甲基_8_羟基喹啉)_4_联 苯氧基-铝(BAlq)、二 [2-(2-羟苯基)吡啶]锌(Z聊2)或二 [2_(2_羟苯基)苯恶唑] 锌(ZnB0X)的金属络合物。作为可仅用发光物质构成发光层的材料，可以使用三(8-羟基 喹啉)铝(Alq3) 、9， 10- 二 (2-萘基)蒽(DNA)或二 (2_甲基_8_羟基喹啉)_4_联苯酚铝 (BAlq)等。 在发光层和阴极之间、或者当设置电子注入层时在发光层和电子注入层之间设置 电子传输层。电子传输层是具有优异的电子传输性能的层，并且，例如是通过使用诸如三 (8-羟基喹啉)铝(縮写Alq3)、三(5-甲基-8-羟基喹啉)铝(縮写Almq3)、二 (10-羟基 苯基[h]-喹啉)铍(縮写BeBq2)和二 (2_甲基_8_羟基喹啉)_4_联苯酚铝(縮写BAlq) 的具有喹啉骨架或苯并喹啉骨架的金属络合物形成的层。另外，可以使用诸如二 [2-(2-羟 基苯基)苯并恶唑]锌(縮写Zn(B0X)2)或二 [2-(2-羟基苯基)苯并噻唑]锌(縮写 Zn(BTZ)2)等的具有恶唑配位体或噻唑配位体的金属络合物。除了金属络合物以外，可以使 用2-(4-联苯基)-5-(4-叔丁苯基)-l，3，4-恶二唑(PBD)、l，3-双[5-(4-叔丁苯基)-l， 3，4-恶二唑-2-基]苯(0XD-7)、3-(4-叔丁苯基)-4-苯基-5-(4-联苯基)-l，2，4-三唑 (TAZ) 、3-(4-叔丁苯基)-4-(4-乙苯基)-5-(4-联苯基)-1， 2， 4-三唑(p-EtTAZ)、菲咯啉 (bathophe薩throline， BPhen)或浴铜灵(bathocuproin， BCP)等。这里提至U的这些物质 主要具有1X10—6 10cm7Vs的电子迁移率。注意，可以对电子传输层使用其它的物质，只 要它的电子传输性能比空穴传输性能高即可。并且，不仅可以通过单层而且可以通过层叠 由上述的物质形成的两个或更多个层的叠层膜来形成电子传输层。 在阴极和电子传输层之间设置电子注入层。作为电子注入层，可以使用诸如氟化 锂(LiF)、氟化铯(CsF)或氟化钙(CaF2)的碱金属或碱土金属的化合物。此外，可以通过使 用包含碱金属或碱土金属，例如，包含镁(Mg)等的A1化的电子传输物质来形成层。
在无机电致发光显示器的情况下，可以使用在用于包含发光物质的层82的分散 剂中散布荧光物质粒子的无机电致发光显示器。 可以使用在ZnS中添加诸如Cl (氯)、I (碘)或Al (铝)的施主杂质以及Cu (铜) 的荧光物质。 作为分散剂，可以使用以下的材料诸如氰乙基纤维素类树脂、聚乙烯类树脂、聚 丙烯类树脂、聚苯乙烯类树脂、有机硅树脂、环氧树脂或偏二氟乙烯树脂等的具有相对较高 的介电常数的聚合物。可以通过混合树脂和诸如BaTiO"钛酸钡)或SrTi(^(钛酸锶)的 具有较高的介电常数的小粒子来调整介电常数。作为扩散设备，可以使用超声波扩散机等。
可以在包含发光物质的层82与一个电极之间设置电介质层。对于电介质层，使 用具有较高的电介质击穿电压的高度介电和绝缘材料。其中的一个选自例如Ti02、BaTi03、
19SrTi03、 PbTi03、 KNb03、 PbNb03、 Ta203、 BaT206、 LiTa03、 Y203、 A1203、 Zr02、 A10N或ZnS等的金属 氧化物或氮化物。它们可被设置为均匀的膜或具有粒子结构的膜。 在无机电致发光显示器的情况下，可以使用在绝缘层之间插入发光层的双绝缘结 构。可以通过使用II-VI化合物，例如，包含稀土元素的Mn(锰)或ZnO(氧化锌)来形成 发光层，并且，可以通过使用诸如Si3N4、Si(^、AlA或Ti02的氧化物或氮化物形成绝缘层。
通过等离子CVD(未示出)在相对电极83之上形成含氮的氧化硅膜作为钝化膜。 在使用含氮的氧化硅膜的情况下，使用以下的膜通过利用等离子CVD使用SiH4、N20和NH3 形成的氧氮化硅膜；通过使用SiH4和N20形成的氧氮化硅膜；或通过使用用Ar稀释SiH4和 N20得到的气体形成的氧氮化硅膜。可以使用由SiH4、N20和H2制造的氧氮氢化硅(silicon oxidenitride hydride)
膜作为钝化膜。注意，钝化膜不限于上述的物质。也可以使用包含硅作为主要成分的其它
绝缘膜。另外，可以使用叠层膜结构以及单层结构。并且，可以使用氮化碳膜和氮化硅膜的
多层膜或苯乙烯聚合物的多层膜。可以使用氮化硅膜或类金刚石碳膜。 然后，密封显示部分以保护发光元件免受促进劣化的诸如水的材料影响。在使用
用于密封的相对衬底的情况下，通过使用绝缘密封剂固定相对衬底以露出外部连接部分。
可以用诸如干氮气的不活泼气体填充相对衬底和元件衬底之间的空间，或者，可以通过向
整个像素部分施加密封剂来固定相对衬底。优选地，使用紫外线硬化树脂等作为密封剂。可
以在密封剂中混合干燥剂或用于使衬底之间的间隙保持恒定的粒子。然后，通过将柔性布
线板固定到外部连接部分上来完成发光器件。 参照图IIA和图IIB示出如上面所述的那样制造的发光器件的结构的一个例子。 注意，具有相同功能的部分即使具有不同的形状有时也由相同的附图标记表示，并且有时 省略解释。 图11A表示通过使用透光导电膜形成像素电极50的结构，并且向衬底1发射在包 含发光物质的层82中产生的光。并且，附图标记86表示相对衬底。在形成发光元件之后， 通过使用密封剂等将该相对电极牢固地固定到衬底1上。用具有透光性能等的树脂85填 充相对衬底86与元件之间的空间以密封发光元件。因此，可以防止发光元件由于湿气等劣 化。优选地，树脂85具有吸湿性能。更优选地，具有较高的透光性能的干燥剂84分散于树 脂85中以防止湿气的不利影响。 图11B表示通过使用具有透光性能的导电膜形成像素电极50和相对衬底83的结 构。因此，如虚线箭头所示，可以向衬底1和相对衬底86发射光。在该结构中，通过在衬底 1和相对衬底86外面设置偏振片88，可以防止屏幕透明，由此改善可视性。优选在偏振片 88外面设置保护膜87。 具有显示功能的本发明的发光器件可使用模拟视频信号或数字视频信号。如果使 用数字视频信号，那么视频信号可使用电压或电流。 当发光元件发光时，要被输入到像素的视频信号可具有恒定的电压或恒定的电 流。当视频信号具有恒定的电压时，恒定的电压被施加到发光元件，或者恒定的电流流过发 光元件。 并且，当视频信号具有恒定的电流时，恒定的电压被施加到发光元件，或者恒定的 电流流过发光元件。恒定的电压被施加到发光元件上的驱动方法被称为恒压驱动。同时，
2016/19页
恒定的电流流过发光元件的驱动方法被称为恒流驱动。在恒流驱动中，不管发光元件的电 阻如何变化，均流过恒定的电流。根据本发明的发光显示器及其驱动方法可使用上述方法 中的任一种。 在发光器件中，栅绝缘膜不被蚀刻，并且，发光元件的特性不会不稳定，因此其可 靠性较高。在使用顶栅半导体器件的情况下，由于玻璃衬底或者通过使用氧化硅膜或氧 氮化硅膜形成的基膜不被蚀刻，因此使特性劣化的诸如钠的杂质不从衬底扩散到半导体膜 中，所以可获得较高的可靠性。 对源电极和漏电极的一部分使用Al，由此实现低电阻的引线。
参照图12A 12F和图13等示出在面板和模块中包含的像素电路和保护电路以 及它们的操作。图IOA和图10B以及图IIA和图IIB分别表示半导体器件的驱动TFT 1403 的截面图。开关TFT 1401、电流控制TFT 1404和擦除器TFT 1406可以在驱动TFT 1403的 同时被制造，并且可具有与驱动TFT 1403相同的结构。 图12A所示的像素包含沿列方向配置的信号线1410和电源线1411和1412以及沿 行方向配置的扫描线1414。像素还包含开关TFT 1401、驱动TFT 1403、电流控制TFT 1404、 辅助电容器1402和发光元件1405。 除了驱动TFT 1403的栅电极与沿行方向设置的电源线1412连接以外，图12C所 示的像素具有与图12A所示的结构相同的结构。换句话说，图12A和图12C所示的像素具有 等效的电路图。但是，在与通过使用与在沿行方向配置电源线1412的情况下使用导电层形 成电源线的层不同的层中，通过使用导电层形成在沿列方向配置电源线1412的情况下(图 12A)形成的电源线。这里，关注与驱动TFT 1403的栅电极连接的引线，并且，为了表示这些 引线由不同的层形成，在图12A和图12C中分别地示出其结构。 作为图12A和图12C所示的像素的特征，驱动TFT 1403和电流控制TFT 1404在 像素内被串联，并且优选地，设置驱动TFT 1403的沟道长度L(1403)和沟道宽度W(1403) 以及电流控制TFT 1404的沟道长度L(1404)和沟道宽度W(1404)，以满足L(1403)/ W(1403) : L (1404)/W(1404) = 5 6000 : 1。 驱动TFT 1403在饱和区域中操作，并用于控制流入发光元件1405的电流的电流 值。电流控制TFT 1404在线性区域中操作并用于控制供给到发光元件1405的电流。优选 地，在本实施例中，这两种TFT在制造过程中具有相同的导电类型；并且，TFT是n沟道型 TFT。驱动TFT1403可以是增强模式TFT或耗尽模式TFT。由于电流控制TFT 1404在具有 以上的结构的发光器件中的线性区域中操作，因此电流控制TFT1404的Vgs的轻微波动不 影响发光元件1405的电流值。也就是说，可以通过在饱和区域中操作的驱动TFT 1403确 定发光元件1405的电流值。使用以上的结构，可以补偿由于TFT的特性的变化导致的发光 元件的亮度的变化，由此提供具有改善的图像质量的发光器件。 在图12A 12D中所示的各像素中，开关TFT 1401是要控制向像素输入视频信 号，并且当开关TFT 1401被接通时视频信号被输入到像素中。然后，在辅助电容器1402中 保持视频信号的电压。虽然图12A和图12C表示其中设置了辅助电容器1402的结构，但 本发明不限于此。当栅电极电容等可用作保持视频信号的电容器时，未必设置辅助电容器 1402。 除了添加TFT 1406和扫描线1415以外，图12B所示的像素具有与图12A所示的像素结构相同的像素结构。同样地，除了添加TFT 1406和扫描线1415以外，图12D所示的 像素具有与图12C所示的像素结构相同的像素结构。 通过另外设置扫描线1415来控制TFT 1406的ON和0FF。当TFT1406被接通时， 保持在辅助电容器1402中的电荷被放电，由此关断电流控制TFT 1404。换句话说，通过设 置TFT 1406，可以强制产生电流不流入发光元件1405中的状态。因此，TFT 1406可被称为 擦除器TFT。因此，在图12B和图12D所示的结构中，可在将信号写入所有的像素之前，与写 入周期的开始同时或紧接其后开始发光周期；由此增加负荷比。 在图12E所示的像素中，沿列方向配置信号线1410和电源线1411，并且沿行方向 配置扫描线1414。并且，像素包含开关TFT 1401、驱动TFT 1403、辅助电容器1402和发光 元件1405。除了添加TFT 1406和扫描线1415以外，图12F所示的像素具有与图12E所示 的像素结构相同的像素结构。在图12F所示的结构中，也可以通过设置TFT 1406增加负荷 比。 由于在各个像素中设置TFT，因此当像素密度增加时可以在低电压下驱动有源矩 阵发光器件。因此，可以认为有源矩阵发光器件是有利的。 虽然本实施例说明了在各个像素中设置各个TFT的有源矩阵发光器件，但也可形 成无源矩阵发光器件。由于在无源矩阵发光器件中不在各个像素中设置TFT，因此可获得较 高的开口率(aperture ratio)。在向发光叠层(stack)的两侧发射光的发光器件的情况 下，无源矩阵发光器件的透射率增加。 随后，将说明通过使用图12E所示的等效电路在扫描线和信号线上设置二极管作 为保护电路的情况。 在图13中，在像素区域1500中设置开关TFT 1401、驱动TFT1403、辅助电容器 1402和发光元件1405。在信号线1410上设置二极管1561和1562。基于以上的实施例，以 与开关TFT 1401和驱动TFT 1403类似的方式制造二极管1561和1562，并且具有栅电极、 半导体层、源电极、漏电极等。二极管1561和1562通过将栅电极与漏电极或源电极连接而 作为二极管工作。 通过使用与栅电极相同的层形成与二极管1561和1562连接的共用的等势线1554 和1555。因此，为了将共用的等势线1554和1555与二极管的源电极或漏电极连接，必须在 栅绝缘层中形成接触孔。 在扫描线1414上设置的二极管1563和1564具有类似的结构。并且，共用的等势 线1565和1566具有类似的结构。 这样，可以根据本发明在输入阶段中同时形成保护二极管。并且，保护二极管的设 置不限于此，并且可以在驱动电路与像素之间设置它们。 在图14A中说明使用图12E所示的等效电路的情况下的像素部分的顶视图。另 外，在图14B中示出与图12E中的等效电路相同的等效电路。图10A、图10B、图IIA和图 IIB所示的各半导体器件与各个驱动TFT 1403对应。图10A、图10B、图IIA和图IIB表示 沿图14A和图14B中的线X-Y切取的截面图。通过使用第一导电膜形成电源线1411、信号 线1410和开关TFT 1401的源电极和漏电极，并且通过使用第二导电膜形成驱动TFT 1403 的源电极和漏电极。通过与驱动TFT 1403相同的方法制造开关TFT 1401。开关TFT1401的漏电极和
2240通过在与栅绝缘膜42相同的层中的绝缘膜中形成的接触孔相 互电连接。 通过使用驱动TFT 1403的栅电极延伸的部分、电源线1411和与栅绝缘膜42相同 的层中的绝缘膜形成辅助电容器1402。 在隔离壁81的开口部分中形成发光区域1420。虽然没有示出，但在发光区域1420 的附近形成隔离壁81。发光区域1420的角部分可被修圆。通过使隔离壁81的开口部分的 角部分被修圆，发光区域1420的角部分可被修圆。当进行使用等离子的干蚀刻以处理隔离 壁81时，可以通过使角部分被修圆来抑制由于异常放电导致的细粒子的产生。
本实施例可在适当情况下与以上的实施例的适当的结构组合。
[实施例7] 作为具有安装了在以上的实施例中作为例子示出的模块的根据本发明的半导体 器件的电子装置，可以举出诸如摄像机或数字照相机的照相机、护目镜型显示器(头戴式 显示器)、导航系统、音频再生装置(例如，汽车音频部件)、计算机、游戏机、便携式信息终 端(例如，移动计算机、蜂窝电话、便携式游戏机或电子图书等)和配备了记录介质的图像 再生装置(特别是可再生诸如数字通用盘(DVD)的记录介质的内容并且具有用于显示存储 在其中的图像的显示器的装置)等。在图15A 15E和图16中示出这些电子装置的具体 例子。 图15A表示包含外壳3001、显示区域3003和扬声器3004等的用于电视接收机或 个人计算机等的监视器。在显示区域3003中设置有源矩阵显示器。显示区域3003的各像 素包含根据本发明制造的半导体器件。通过使用具有该结构的本发明的半导体器件，可以 获得具有更小的特性劣化的电视机。 图15B表示包含主体3101、外壳3102、显示区域3103、音频输入部分3104、音频输 出部分3105、操作键3106和天线3108的蜂窝电话。在显示区域3103中设置有源矩阵显示 器。显示区域3103的各像素包含根据本发明制造的半导体器件。通过使用具有该结构的 本发明的半导体器件，可以获得具有更小的特性劣化的蜂窝电话。 图15C表示包含主体3201、外壳3202、显示区域3203、键盘3204、外部连接端口 3205和指示鼠标3206的计算机。在显示区域3203中设置有源矩阵显示器。显示区域3203 的各像素包含根据本发明制造的半导体器件。通过使用具有该结构的本发明的半导体器 件，可以获得具有更小的特性劣化的计算机。 图15D表示包含主体3301、显示区域3302、开关3303、操作键3304和红外端口 3305等的移动计算机。在显示区域3302中设置有源矩阵显示器。显示区域3302的各像素 包含根据本发明制造的半导体器件。通过使用具有该结构的本发明的半导体器件，可以获 得具有更小的特性劣化的移动计算机。 图15E表示包含外壳3401、显示区域3402、扬声器3403、操作键3404和记录介质 嵌入部分3405等的便携式游戏机。在显示区域3402中设置有源矩阵显示器。显示区域 3402的各像素包含根据本发明制造的半导体器件。通过使用具有该结构的本发明的半导体 器件，可以获得具有更小的特性劣化的便携式游戏机。 图16表示包含主体3110、像素区域3111、驱动器IC 3112、接收装置3113和膜电 池3114等的柔性显示器。接收装置可从上述的蜂窝电话的红外通信端口 3107接收信号。
23在像素区域3111中设置有源矩阵显示器。像素区域3111的各像素包含根据本发明制造的 半导体器件。通过使用具有该结构的本发明的半导体器件，可以获得具有更小的特性劣化 的柔性显示器。 如上所述，本发明的应用范围是极宽的，并且本发明可被应用于所有领域中的电 子装置。 本申请基于2005年11月15日在日本专利局提交的日本专利申请 No. 2005-329806，在此加入其全部内容作为参考。
权利要求
一种二极管，包括在衬底之上含有沟道形成区的半导体膜，该半导体膜包含氧化锌；与所述半导体膜相邻的栅电极，在这两者之间插有栅绝缘膜；和与所述半导体膜相邻的源电极和漏电极，其中，所述栅电极电连接于所述源电极和所述漏电极之一。
2. 根据权利要求l的二极管，其中，所述栅电极位于所述沟道形成区下方。
3. 根据权利要求l的二极管，其中，所述栅电极位于所述沟道形成区上方。
4. 根据权利要求1的二极管，其中，所述半导体膜位于所述源电极和所述漏电极上方。
5. —种有源矩阵显示器件，包括薄膜晶体管，所述薄膜晶体管包括在衬底之上的包含氧化锌的第一半导体膜，该第一半导体膜包含沟道形成区；与所述第一半导体膜相邻的栅电极，在这两者之间插有栅绝缘膜；禾口与所述第一半导体膜相邻的源电极和漏电极；形成在所述衬底之上的像素电极，该像素电极电连接于所述薄膜晶体管；形成在所述衬底之上的信号线，其中，所述源电极和所述漏电极之一电连接于所述信号线；电连接于所述信号线的二极管，所述二极管包括在所述衬底之上含有沟道形成区的第二半导体膜，该第二半导体膜包含氧化锌；与所述第二半导体膜相邻的栅电极，在这两者之间插有栅绝缘膜；禾口与所述第二半导体膜相邻的源电极和漏电极，其中，所述二极管的所述栅电极电连接于所述二极管的所述源电极和所述漏电极之
6. 根据权利要求5的有源矩阵显示器件，其中，所述有源矩阵显示器件是发光器件。
7. 根据权利要求5的有源矩阵显示器件，其中，所述二极管的所述栅电极以及所述二极管的所述源电极和所述漏电极的所述之一连接于所述信号线。
8. 根据权利要求5的有源矩阵显示器件，其中，所述二极管的所述栅电极以及所述二极管的所述源电极和所述漏电极的所述之一连接于共用电位线。
9. 根据权利要求5的有源矩阵显示器件，其中，所述第一半导体膜位于所述薄膜晶体管的所述源电极和所述漏电极上方，所述第二半导体膜位于所述二极管的所述源电极和所述漏电极上方。
10. —种有源矩阵显示器件，包括薄膜晶体管，所述薄膜晶体管包括在衬底之上的第一栅电极；在所述第一栅电极之上的第一栅绝缘膜；在所述第一栅电极之上的包含氧化锌的第一半导体膜，在这两者之间插有所述第一栅绝缘膜，所述第一半导体膜包含沟道形成区；与所述第一半导体膜相邻的源电极和漏电极；形成在所述薄膜晶体管之上的绝缘膜；形成在所述绝缘膜之上的像素电极，该像素电极电连接于所述薄膜晶体管；形成在所述衬底之上的信号线，其中，所述源电极和所述漏电极之一电连接于所述信号线；电连接于所述信号线的二极管，所述二极管包括在所述衬底之上的第二栅电极；在所述第二栅电极之上的第二栅绝缘膜；在所述第二栅电极之上的包含氧化锌的第二半导体膜，在这两者之间插有所述第二栅绝缘膜；与所述第二半导体膜相邻的源电极和漏电极；其中，所述二极管的所述第二栅电极电连接于所述二极管的所述源电极和所述漏电极之一。
11. 根据权利要求10的有源矩阵显示器件，其中，所述有源矩阵显示器件是发光器件。
12. 根据权利要求10的有源矩阵显示器件，其中，所述二极管的所述第二栅电极以及所述二极管的所述源电极和所述漏电极的所述之一连接于所述信号线。
13. 根据权利要求10的有源矩阵显示器件，其中，所述二极管的所述第二栅电极以及所述二极管的所述源电极和所述漏电极的所述之一连接于共用电位线。
14. 一种有源矩阵显示器件，包括薄膜晶体管，所述薄膜晶体管包括在衬底之上的包含氧化锌的第一半导体膜，该第一半导体膜包含沟道形成区；在所述第一半导体膜之上的栅电极，在这两者之间插有栅绝缘膜；禾口与所述第一半导体膜相邻的源电极和漏电极；形成在所述衬底之上的像素电极，该像素电极电连接于所述薄膜晶体管；形成在所述衬底之上的信号线，其中，所述源电极和所述漏电极之一电连接于所述信号线；电连接于所述信号线的二极管，所述二极管包括在所述衬底之上含有沟道形成区的第二半导体膜，该第二半导体膜包含氧化锌；在所述第二半导体膜之上的栅电极，在这两者之间插有栅绝缘膜；禾口与所述第二半导体膜相邻的源电极和漏电极，其中，所述二极管的所述栅电极电连接于所述二极管的所述源电极和所述漏电极之
15. 根据权利要求14的有源矩阵显示器件，其中，所述有源矩阵显示器件是发光器件。
16. 根据权利要求14的有源矩阵显示器件，其中，所述二极管的所述栅电极以及所述二极管的所述源电极和所述漏电极的所述之一连接于所述信号线。
17. 根据权利要求14的有源矩阵显示器件，其中，所述二极管的所述栅电极以及所述二极管的所述源电极和所述漏电极的所述之一连接于共用电位线。
18. —种有源矩阵显示器件，包括薄膜晶体管，所述薄膜晶体管包括在衬底之上的包含氧化锌的第一半导体膜，该第一半导体膜包含沟道形成区；与所述第一半导体膜相邻的栅电极，在这两者之间插有栅绝缘膜；禾口与所述第一半导体膜相邻的源电极和漏电极；形成在所述衬底之上的像素电极，该像素电极电连接于所述薄膜晶体管；形成在所述衬底之上的扫描线，其中，所述栅电极电连接于所述扫描线；电连接于所述扫描线的二极管，所述二极管包括在所述衬底之上含有沟道形成区的第二半导体膜，该第二半导体膜包含氧化锌；与所述第二半导体膜相邻的栅电极，在这两者之间插有栅绝缘膜；禾口与所述第二半导体膜相邻的源电极和漏电极，其中，所述二极管的所述栅电极电连接于所述二极管的所述源电极和所述漏电极之
19. 根据权利要求18的有源矩阵显示器件，其中，所述有源矩阵显示器件是发光器件。
20. 根据权利要求18的有源矩阵显示器件，其中，所述二极管的所述栅电极以及所述二极管的所述源电极和所述漏电极的所述之一连接于所述扫描线。
21. 根据权利要求18的有源矩阵显示器件，其中，所述二极管的所述栅电极以及所述二极管的所述源电极和所述漏电极的所述之一连接于共用电位线。
22. 根据权利要求18的有源矩阵显示器件，其中，所述第一半导体膜位于所述薄膜晶体管的所述源电极和所述漏电极上方，所述第二半导体膜位于所述二极管的所述源电极和所述漏电极上方。
23. —种有源矩阵显示器件，包括薄膜晶体管，所述薄膜晶体管包括在衬底之上的第一栅电极；在所述第一栅电极之上的第一栅绝缘膜；在所述第一栅电极之上的包含氧化锌的第一半导体膜，在这两者之间插有所述第一栅绝缘膜，所述第一半导体膜包含沟道形成区；与所述第一半导体膜相邻的源电极和漏电极；形成在所述薄膜晶体管之上的绝缘膜；形成在所述绝缘膜之上的像素电极，该像素电极电连接于所述薄膜晶体管；形成在所述衬底之上的扫描线，其中，所述第一栅电极电连接于所述扫描线；电连接于所述扫描线的二极管，所述二极管包括在所述衬底之上的第二栅电极；在所述第二栅电极之上的第二栅绝缘膜；在所述第二栅电极之上的包含氧化锌的第二半导体膜，在这两者之间插有所述第二栅绝缘膜；与所述第二半导体膜相邻的源电极和漏电极；其中，所述二极管的所述第二栅电极电连接于所述二极管的所述源电极和所述漏电极之一。
24. 根据权利要求23的有源矩阵显示器件，其中，所述有源矩阵显示器件是发光器件。
25. 根据权利要求23的有源矩阵显示器件，其中，所述二极管的所述第二栅电极以及所述二极管的所述源电极和所述漏电极的所述之一电连接于所述扫描线。
26. 根据权利要求23的有源矩阵显示器件，其中，所述二极管的所述第二栅电极以及所述二极管的所述源电极和所述漏电极的所述之一 电连接于共用电位线。
27. —种有源矩阵显示器件，包括薄膜晶体管，所述薄膜晶体管包括在衬底之上的包含氧化锌的第一半导体膜，该第一半导体膜包含沟道形成区；在所述第一半导体膜之上的栅电极，在这两者之间插有栅绝缘膜；禾口与所述第一半导体膜相邻的源电极和漏电极；形成在所述衬底之上的像素电极，该像素电极电连接于所述薄膜晶体管；形成在所述衬底之上的扫描线，其中，所述源电极和所述漏电极之一电连接于所述扫描线；电连接于所述扫描线的二极管，所述二极管包括在所述衬底之上含有沟道形成区的第二半导体膜，该第二半导体膜包含氧化锌；在所述第二半导体膜之上的栅电极，在这两者之间插有栅绝缘膜；禾口与所述第二半导体膜相邻的源电极和漏电极，其中，所述二极管的所述栅电极电连接于所述二极管的所述源电极和所述漏电极之
28. 根据权利要求27的有源矩阵显示器件，其中，所述有源矩阵显示器件是发光器件。
29. 根据权利要求27的有源矩阵显示器件，其中，所述二极管的所述栅电极以及所述二极管的所述源电极和所述漏电极的所述之一连接于所述扫描线。
30. 根据权利要求27的有源矩阵显示器件，其中，所述二极管的所述栅电极以及所述二极管的所述源电极和所述漏电极的所述之一连接于共用电位线。
全文摘要
本发明提供一种半导体器件及其制造方法，即使使用ZnO半导体膜，并且对于源电极和漏电极使用其中添加n型或p型杂质的ZnO膜也不会产生缺陷或故障。该半导体器件包含通过使用氧化硅膜或氧氮化硅膜在栅电极之上形成的栅绝缘膜、在栅绝缘膜之上的Al膜或Al合金膜、在Al膜或Al合金膜之上的其中添加n型或p型杂质的ZnO膜、以及在其中添加n型或p型杂质的ZnO膜和栅绝缘膜之上的ZnO半导体膜。
文档编号H05B33/10GK101707212SQ20091020885
公开日2010年5月12日 申请日期2006年11月13日 优先权日2005年11月15日
发明者秋元健吾 申请人:株式会社半导体能源研究所