刚挠性电路板及其制造方法

专利名称：刚挠性电路板及其制造方法
技术领域：
本发明涉及一种一部分由挠性基板构成的能够弯曲的刚挠性电路板及其制造方法。
4中刚挠性电路板，该刚挠性电路板从挠性部至刚性部设 4中刚挠性电路板，该刚挠性电路板在刚性部与挠性部之
背景技术：
在专利文献1中公开了一种刚挠性电路板，该刚挠性电路板通过在刚性基板的两面覆盖树脂片来使挠性部与刚性部一体化。使用光刻技术来去除构成挠性部的感光性树脂片。在专利文献2中公开了一种刚挠性电路板，该刚挠性电路板在挠性电路板的两面按照粘接片、刚性材料的顺序层叠有粘接片、刚性材料。在挠性电路板的导体图案(布线
层)上配置有覆盖膜。在专利文献3中公开了一种具有弯曲的挠性电路板的刚挠性电路板。挠性电路板上的导体图案弯曲并覆盖刚性部。在专利文献4中公开了-置有弯曲的导体图案。在专利文献5中公开了-间的交界附近配置有导体图案。专利文献1 日本国专利申请公开2004-319962号公报专利文献2 日本国专利申请公开平7-58424号公报专利文献3 日本国专利申请公开2005-244024号公报专利文献4 日本国专利申请公开2006-156502号公报专利文献5 日本国专利第4021472号公报在专利文献1中公开的刚挠性电路板中，在刚性基板的两面覆盖有树脂片，因此认为弯曲性较低。在专利文献2中公开的刚挠性电路板中，在整面(层的整体)配置有挠性电路板， 因此挠性电路板的端部不被支承。因此认为固定挠性电路板的力较弱。在专利文献3中公开的刚挠性电路板中，挠性电路板一边弯曲一边覆盖刚性部， 因此认为挠性部与刚性部的粘接力较低。在专利文献4中公开的刚挠性电路板中，导体图案从挠性部至刚性部形成。而且， 该导体图案夹着挠性部。因此认为挠性部的弯曲性较低。在专利文献5中公开的刚挠性电路板中，刚性部的导体图案夹持挠性电路板。但是，利用该夹持来进行的固定有时可能不充分。

发明内容
本发明是鉴于上述情形而完成的，目的在于提供一种通过提高挠性部与刚性部的连接可靠性等而具有良好的电特性的刚挠性电路板及其制造方法。
本发明的第一技术方案的刚挠性电路板具有绝缘基板；挠性电路板，其被配置于上述绝缘基板的侧方；以及绝缘层，其被配置于上述绝缘基板与上述挠性电路板之间的交界部上，使上述挠性电路板的至少一部分暴露，其中，上述挠性电路板在上述绝缘基板侧的端部变薄。本发明的第二技术方案的刚挠性电路板的制造方法包括以下工序在绝缘基板的侧方配置挠性电路板；以使上述挠性电路板的至少一部分暴露的方式，在上述绝缘基板与上述挠性电路板之间的交界部上配置绝缘层；将上述所配置的上述绝缘基板、上述挠性电路板以及上述绝缘层进行加压来使它们一体化，使上述挠性电路板在上述绝缘基板侧的端
部变薄。根据本发明，能够提供一种通过提高挠性部与刚性部的连接可靠性等而具有良好的电特性的刚挠性电路板及其制造方法。


图1是本发明的实施方式1的刚挠性电路板的剖视图。图2是本发明的实施方式1的刚挠性电路板的俯视图。图3是实施方式1的挠性电路板的剖视图。图4是放大表示图1中的局部区域的剖视图。图5A是表示F-R连接部附近中的布线层的形态为直列(straight)(直线状平行排列)的示例的图。图5B是表示布线层在F-R连接部附近呈扇状散开(fan out)的示例的图。图6是表示本发明的实施方式的刚挠性电路板的制造方法的流程图。图7A是用于说明芯基板的制造方法的第一工序的图。图7B是用于说明7A的工序之后的第二工序的图。图7C是用于说明7B的工序之后的第三工序的图。图7D是用于说明7C的工序之后的第四工序的图。图8是用于说明加工绝缘层的方法的第一工序的图。图9是用于说明图8的工序之后的第二工序的图。图IOA是用于说明挠性电路板的制造方法的第一工序的图。图IOB是用于说明图IOA的工序之后的第二工序的图。图IOC是用于说明图IOB的工序之后的第三工序的图。图11是用于说明图IOC的工序之后的第四工序的图。图12是用于说明图11的工序之后的第五工序的图。图13是用于说明形成层叠体的第一工序的图。图14是用于说明图13的工序之后的第二工序的图。图15是用于说明图14的工序之后的第三工序的图。图16是用于说明图15的工序之后的第四工序的图。图17是用于说明对层叠体(芯层)的积层的第一工序的图。图18是用于说明图17的工序之后的第二工序的图。图19是用于说明图18的工序之后的第三工序的图。
图20是用于说明图19的工序之后的第四工序的图。图21是用于说明图20的工序之后的第五工序的图。图22是用于说明形成挠性部的工序的图。图23是本发明的实施方式2的刚挠性电路板的剖视图。图M是实施方式2的挠性电路板的剖视图。图25是放大表示图23中的局部区域的剖视图。图沈是本发明的实施方式3的刚挠性电路板的剖视图。图27是实施方式3的挠性电路板的剖视图。图28是放大表示图沈中的局部区域的剖视图。图四是挠性电路板的端面为斜面的示例的图。图30是表示配置于挠性电路板的侧方的绝缘层的端面为斜面的示例的图。图31是表示挠性电路板的端面与绝缘层的端面大致平行的示例的图。图32是表示挠性电路板的端面与绝缘层的端面不平行的示例的图。图33是表示挠性电路板的一端面与绝缘层的端面不平行而挠性电路板的另一端面与绝缘层的端面大致平行的示例的图。图34是表示挠性部与刚性部之间的交界附近的绝缘层越接近交界越呈台阶状地变低的结构的图。图35是表示挠性部与刚性部之间的交界附近的绝缘层越接近交界越连续地变低的第一结构的图。图36是表示挠性部与刚性部之间的交界附近的绝缘层越接近交界越连续地变低的第二结构的图。图37A是表示在锥形部中挠性电路板的厚度曲线地变薄的示例的图。图37B是表示在锥形部中挠性电路板的厚度呈台阶状地变薄的示例的图。图38A是表示在锥形部中挠性基板的厚度与覆盖层一起变薄的第一例的图。图38B是表示在锥形部中挠性基板的厚度与覆盖层一起变薄的第二例的图。图39A是表示将F-R连接部中的连接导体设为填充导体的示例的图。图39B是表示F-R连接部中的连接导体由导电性糊剂构成的示例的图。图40A是表示F-R连接部中的连接导体为通孔内的导体的第一例的图。图40B是表示F-R连接部中的连接导体为通孔内的导体的第二例的图。图41是表示形成于挠性电路板的两面的布线层的仅一个与刚性部的导体图案电连接的示例的图。图42是表示挠性电路板的端部的仅单面呈锥形的示例的图。图43A是表示连接导体等的横截面的形状的第一其它例的图。图4 是表示连接导体等的横截面的形状的第二其它例的图。图43C是表示连接导体等的横截面的形状的第三其它例的图。图44A是表示F-R连接部中的连接导体的纵截面的形状的第一其它例的图。图44B是表示F-R连接部中的连接导体的纵截面的形状的第二其它例的图。图45是表示刚性部具有从与挠性部之间的交界面突出的凸部的示例的图。图46是用于说明图45示出的凸部的效果的图。
8
图47是表示凸部的形态的第一其它例的图。图48A是表示凸部的形态的第二其它例的图。图48B是表示凸部的形态的第三其它例的图。图49A是表示刚性部具有层数相互不同的多个区域的示例的图。图49B是图49A的A-A剖视图。图50A是表示刚性部具有层数相互不同的三个区域的示例的图。图50B是表示两个刚性部分别具有层数相互不同的多个区域的示例的图。图51是表示具有两组与挠性电路板相连接的芯部的刚挠性电路板的一例的图。图52是表示具有两个结合的单面挠性电路板的刚挠性电路板的一例的图。图53A是用于说明对两个单面挠性电路板进行结合的第一方法的第一工序的图。图5 是用于说明图53A的工序之后的第二工序的图。图54A是用于说明对两个单面挠性电路板进行结合的第二方法的第一工序的图。图54B是用于说明图54A的工序之后的第二工序的图。图55A是表示两个单面挠性电路板的结合体的一例的图。图55B是表示对设置于两个挠性电路板之间的空间填充填充材料的示例的图。图56是表示将两个挠性电路板中的一个挠性电路板的导体图案设为整体导体图案的示例的图。图57A是表示设置于两个挠性电路板之间的空间的配置的一例的图。图57B是表示对设置于两个挠性电路板之间的空间的数量进行变更的第一其它例的图。图57C是表示对设置于两个挠性电路板之间的空间的数量进行变更的第二其它例的图。图58是表示具有在挠性基板中形成有通孔的挠性电路板的刚挠性电路板的一例的图。图59A是放大表示图58示出的刚挠性电路板所使用的挠性电路板的图。图59B是放大图59A中的局部区域的图。图60A是表示形成于挠性基板中的通孔内的导体为保形导体的示例的图。图60B是表示形成于挠性基板中的通孔内的导体仅包含电解镀层的示例的图。图61是表示仅挠性基板上的布线层的局部形成三层结构的示例的图。图62A是表示形成于挠性基板中的通孔的配置的第一例的图。图62B是表示形成于挠性基板中的通孔的配置的第二例的图。图63是表示形成于挠性基板中的通孔内的导体数量为多个的示例的图。图64是表示对形成于挠性基板中的通孔内填充覆盖层的粘接剂的示例的图。图65A是用于说明图58 图59B示出的挠性电路板的制造方法的第一工序的图。图65B是用于说明图65A的工序之后的第二工序的图。图65C是用于说明图65B的工序之后的第三工序的图。图66A是表示局部扩大挠性电路板的宽度的第一例的图。图66B是表示局部扩大挠性电路板的宽度的第二例的图。图66C是表示局部扩大挠性电路板的宽度的第三例的图。
图67是表示内置有电子零件的刚挠性电路板的一例的图。图68是表示表面安装有电子零件的刚挠性电路板的一例的图。图69是表示悬臂(flying tail)结构的一例的图。
具体实施例方式下面，参照附图来详细说明本发明的实施方式。此外，在图中，箭头Z1、Z2分别指相当于布线板的主面(表面和背面)的法线方向(或者芯基板的厚度方向)的布线板的层叠方向。另一方面，箭头X1、X2以及Y1、Y2分别指与层叠方向正交的方向(与布线板的主面平行的方向)。布线板的主面形成X-Y平面。另外，布线板的侧面形成X-Z平面或者Y-Z 平面。将连接导体或者其孔的与Z方向正交的截面(X-Y平面)称为横截面。另外，将与 Z方向平行的截面(X-Z平面或者Y-Z平面)称为纵截面。在本实施方式中，将朝向相反的法线方向的两个主面称为第一面(Zl侧的面)、第二面(Ζ2侧的面)。即，第一面的相反侧的主面为第二面，第二面的相反侧的主面为第一面。 在层叠方向上将接近芯的一侧称为下层(或者内层侧)，将远离芯的一侧称为上层(或者外层侧)。除了将包括能够作为电路等布线(还包括接地端)而发挥功能的导体图案的层称为布线层以外，也将仅由密布图案(Plain pattern)(没有空隙的图案)构成的层称为布线层。将形成于孔内的导体中的形成在孔的内表面(侧面和底面)上的导体膜称为保形导体， 将填充到孔内的导体称为填充导体。在布线层中除了包括上述导体图案以外也有时包括连接导体的连接盘等。镀层是指在金属、树脂等的表面层状地使导体(例如金属)析出的情况和析出而成的导体层(例如金属层)。镀层除了包括电解镀层等湿式镀层以外还包括PVD(PhysiCal VaporDeposition 物理气相沉积)、CVD (Chemical Vapor Deposition 化学气相沉积)等
干式镀层。孔或者柱体(突起)的“宽度”如果没有特别指定，则在圆形的情况下指直径，在圆形以外的情况下指2^/(截面积/幻。在孔或者柱体(突起)呈锥形的情况下，将对应位置的值、平均值或者最大值等进行比较，来能够判断两个以上的孔或者突起的“宽度”的一致或者不一致。关于形成于面上的线状图案，将与线正交的方向中的与形成面平行的方向的尺寸称为“宽度”，将与形成面正交的方向的尺寸称为“高度”或者“厚度”。另外，将从线的一端至另一端的尺寸称为“长度”。但是，在明确记载指其它尺寸的情况下，并不限于此。(实施方式1)本实施方式的刚挠性电路板100是印刷电路板。如图1(剖视图)以及图2(俯视图)所示，刚挠性电路板100具有刚性部110和120以及挠性电路板130。刚性部110与刚性部120经由挠性电路板130相连接。即，刚性部110与刚性部120隔着挠性电路板130 相对。具体地说，挠性电路板130的两端部进入到刚性部110与120中。并且，刚性部110 和120以及挠性电路板130在该进入部分中相连接。在图中，F-R交界面Fl是相当于刚性部110与挠性部RlOO之间的交界的面，F-R交界面F2是相当于刚性部120与挠性部RlOO 之间的交界的面。另外，挠性部RlOO是被夹持在刚性部110与刚性部120之间的具有挠性的部分、即在F-R交界面Fl与F-R交界面F2之间暴露的挠性电路板130的一部分。刚性部110 和 120 具备基板 10、绝缘层 20a、30a、40a、50a、布线层 21、31、41、51、 连接导体13、22、32、42、52以及阻焊层43、53。将基板10配置于挠性电路板130的侧方(X 方向)。基板10与挠性电路板130之间可以存在间隙也可以不存在间隙。基板10及其两侧的绝缘层20a、30a等相当于芯部。芯部的上层的绝缘层等相当于积层部。基板10 (刚挠性电路板100的芯基板)具有绝缘层IOa以及布线层11和12。绝缘层IOa是绝缘基板。绝缘层IOa的厚度例如为100 μ m。绝缘基板是在制造印刷电路板时使用的绝缘性材料。能够通过将绝缘性酚醛树脂、环氧树脂、聚酰亚胺或者BT 树脂等浸渍到玻璃布或者纸等中来形成绝缘层10a。另外，也能够对酚醛树脂、环氧树脂、聚酰亚胺、BT树脂等中混合无机填料来形成绝缘层10a。在本实施方式中，绝缘层IOa由环氧树脂构成。优选环氧树脂例如通过树脂浸渍处理而含有由玻璃纤维(例如玻璃布或者玻璃无纺布)、芳族聚酰胺纤维(例如芳族聚酰胺无纺布)等无机材料构成的加强材料。加强材料为热膨胀率小于主材料(在本实施方式中环氧树脂)的材料。例如，如图3所示，挠性电路板130具有挠性基板131 (挠性电路板130的芯基板)、 布线层132和133以及内侧覆盖层134和135。挠性电路板130在长度方向(X方向)上被分割为非锥形部P32和锥形部P33。非锥形部P32相当于绝缘层20a、30a上的导体图案(布线层21、31)与挠性电路板130进行电连接的连接部分。即，将后述的F-R连接部FRl、FR2(参照图4)配置于非锥形部P32中。非锥形部P32的厚度T32为挠性基板131以及内侧覆盖层134和135的合计， 例如为100 μ m。将锥形部P33配置于挠性电路板130的两端部中。将这些端部分别配置于绝缘层 IOa附近(参照图1)。锥形部P33以挠性电路板130的厚度朝向端面(绝缘层IOa侧)去而变薄的方式呈锥形。即，在锥形部P33中，挠性电路板130的厚度连续地或者断续地发生变化。在本实施方式中，仅内侧覆盖层Π4和135变薄。另外，如图3所示，锥形部P33中的挠性电路板130的厚度连续地、更详细的说呈直线地变化。S卩，锥形部P33的第一面和第二面是斜面。该斜面的倾斜度是任意的。在本实施方式中，斜面的倾斜度比较缓慢，锥形部 P33中的挠性电路板130的厚度逐渐发生变化。但是，并不限于此，锥形部P33中的挠性电路板130的厚度也可以呈曲线地变薄(参照后述的图37A、图38A)。另外，锥形部P33中的挠性电路板130的厚度也可以断续地发生变化而不是连续地发生变化(参照图37B、图 38B)。另外，挠性基板131也可以在挠性电路板130的端部变薄而不是在内侧覆盖层134 和135(参照后述的图38A、图38B)。另外，也可以将锥形部P33仅配置于挠性电路板130 的一侧的端部(参照图69)。在锥形部P33中最薄的端面F3的厚度T33例如为90 μ m,锥形部P33的长度D3例如为300 μ m。在本实施方式中，挠性电路板130的变薄的部分(锥形部P3!3)比绝缘层20a、30a 上的导体图案(布线层21、31)与挠性电路板130进行电连接的连接部分(非锥形部P32) 薄。因此，挠性电路板130与刚性部110、120的接合面积增加。由此，认为挠性电路板130 的两端部与刚性部110、120牢固地进行连接。另外，其结果，认为F-R连接部的连接可靠性提尚。
锥形部P33的厚度(平均值)优选为非锥形部P32的厚度的90%以下。例如锥形部P33的厚度优选为90 μ m,非锥形部P32的厚度优选为100 μ m。在这种结构中，认为提高上述连接可靠性等的效果较大。挠性基板131例如含有绝缘性的聚酰亚胺或者液晶聚合物。挠性基板131的厚度例如为20 50 μ m，优选为25 μ m左右。布线层132形成于挠性基板131的第一面上，布线层133形成于挠性基板131的第二面上。布线层132和133例如包括条状的布线，该条状的布线将刚性部110的布线与刚性部120的布线相连接。布线层132和布线层133例如由铜构成。在本实施方式中，布线层133比布线层132厚。但是，并不限于此，例如布线层132的厚度也可以与布线层133 的厚度相同(参照后述的图59A)。内侧覆盖层134和135形成于挠性基板131上。内侧覆盖层134、135分别覆盖布线层132、133，使这些布线层132、133与外部绝缘。内侧覆盖层134和135例如由聚酰亚胺构成。挠性基板131具有连接导体131b。详细地说，在挠性基板131上形成孔131a。连接导体131b例如是将铜镀层填充到孔131a而构成。布线层132与布线层133经由连接导体131b电连接。如图1所示，将绝缘层20a、30a分别配置于绝缘层IOa与挠性电路板130之间的交界部RO上，而不配置于挠性电路板130的中央部上而使挠性部RlOO暴露。其中，绝缘层 20a层叠在挠性电路板130的端部的第一面侧和绝缘层IOa的第一面侧。详细地说，在挠性电路板130的Xl侧端部的第一面侧层叠刚性部110的绝缘层20a，在挠性电路板130的X2 侧端部的第一面侧层叠刚性部120的绝缘层20a。另一方面，绝缘层30a层叠于挠性电路板 130的端部的第二面侧以及绝缘层IOa的第二面侧。详细地说，在挠性电路板130的Xl侧端部的第二面侧层叠刚性部110的绝缘层30a，在挠性电路板130的X2侧端部的第二面侧层叠刚性部120的绝缘层30a。将挠性电路板130配置于绝缘层IOa的侧方(X方向)。详细地说，将挠性电路板130配置于刚性部110的绝缘层IOa与刚性部120的绝缘层IOa之间。在绝缘层20a中形成孔22a，在绝缘层30a中形成孔32a。在孔22a、32a内表面例如分别形成由铜镀层构成的连接导体22、32，对其内侧填充绝缘体22b、32b。连接导体22、 32是保形导体。但是，并不限于此，连接导体22、32例如也可以是填充导体(参照后述的图 39A)。在绝缘层10a、20a、30a中形成有通孔13a。在通孔13a的壁面形成有例如分别由铜镀层构成的连接导体13，对其内侧填充绝缘体13b。连接导体13是保形导体。但是，并不限于此，连接导体13例如也可以是填充导体。布线层21与布线层31经由连接导体13 相互电连接。在图4中放大表示图1中的区域R(刚性部110与挠性电路板130的连接部)。此外，刚性部120与挠性电路板130的连接部的结构与刚性部110与挠性电路板130的连接部的结构相同。下面，将挠性电路板130与刚性部110、120的连接部称为F-R连接部。如图4所示，绝缘层IOa的厚度与挠性电路板130的厚度大致相同。对由挠性电路板130和绝缘层10a、20a、30a分割的空间(这些构件之间的空隙)中填充树脂10b。树
12脂IOb例如通过加压而从周围的绝缘层(绝缘层20a、30a等)流出，与周围的绝缘层一体地固化。绝缘层20a、30a夹着挠性电路板130的端部，在区域RlO内与内侧覆盖层134和 135重叠而进行结合。如上所述，在绝缘层20a中形成连接导体22，在绝缘层30a中形成连接导体32。连接导体22与布线层132和布线层21两者相连接，连接导体32与布线层133和布线层31 两者相连接。由此，布线层21经由绝缘层20a中的连接导体22与挠性电路板130所包含的布线层132电连接。另外，布线层31经由绝缘层30a中的连接导体32与挠性电路板130 所包含的布线层133电连接。在本实施方式的刚挠性电路板100中，刚性部110和120与挠性电路板130不经由连接器电连接。因此认为即使因落下等而受到冲击的情况下也不会连接器脱落而产生接触不良。挠性电路板130的端部分别进入到(被埋入到)刚性部110、120，由此刚性部110 与刚性部120在该进入部分(被埋入部分)上相互电连接。由此，认为两者的连接变得牢固。挠性电路板130在绝缘层IOa侧的端部变薄。即，在挠性电路板130的绝缘层IOa 侧的端部配置锥形部P33。锥形部P33位于比连接导体22、32尔-1 连接部？1 1、？1 2)靠绝缘层IOa侧、详细地说连接导体22、32(F-R连接部FR1、FR2)与挠性电路板130的端面F3 之间(下面称为范围R11)。在锥形部P33中，挠性电路板130的厚度越接近绝缘层IOa越薄。本实施方式的刚挠性电路板100的挠性电路板130具有锥形部P33(挠性电路板 130的绝缘层IOa侧的端部)，该锥形部P33的厚度在进入到刚性部110、120的部分变薄。 因此，挠性电路板130与刚性部110、120的接合面积增加。由此，认为挠性电路板130的两端部与刚性部110、120牢固地连接。另外，其结果，认为F-R连接部的连接可靠性提高。在本实施方式中，挠性电路板130的绝缘层IOa侧的端面F3相对于挠性电路板 130的主面正交(角度θ 1 = 90° )。但是，并不限于此，端面F3也可以倾斜(参照后述的图四以及图31 图33)。在本实施方式中，绝缘层IOa的挠性电路板130侧的端面F4相对于绝缘层IOa 的主面正交(角度Θ2 = 90° )。但是，并不限于此，端面F4也可以倾斜(参照后述的图 30 图33)。如图4、图5Α以及图5Β所示，连接导体22 (或者孔22a)的形状是以从第二面侧向第一面侧去而扩大的方式呈锥形的锥圆柱(圆台)形状。连接导体32 (或者孔32a)的形状是以从第一面侧向第二面侧去而扩大的方式呈锥形的锥圆柱(圆台)形状。此外，并不限于此，连接导体22等的形状是任意的(参照后述的图43A 图44B)。在本实施方式的刚挠性电路板100中，当从X-Y平面观察时，F-R连接部FRl与 F-R连接部FR2相对。由此，认为挠性电路板130的两端部被更牢固地夹持。此外，认为即使F-R连接部FRl与F-R连接部FR2不完全相对，F-R连接部FRl、FR2中的一个与另一个的至少一部分相对，由此也能够得到相同效果。另外，也可以以从Z轴上偏离的方式(例如在X方向或者Y方向上偏移)来配置连接导体22和连接导体32。在这种情况下，F-R连接部FRl与F-R连接部FR2不相对。
另外，布线层21和连接导体22由连续的导体构成。由此，认为挠性电路板130的两端部与布线层21和连接导体22不连续地形成的情况(参照后述的图39B)相比被更牢固地夹持。布线层31和连接导体32也相同。而且，连接导体22和32由镀层构成。由此，认为挠性电路板130的两端部与连接导体22和32由导电性糊剂构成的情况(参照图39B)相比被更牢固地夹持。连接导体22、32分别是仅贯穿绝缘层20a、30a的孔22a、3h所谓导通孔(via hole)内的导体。这种结构在提高挠性电路板130与刚性部110或120的连接可靠性时较有效。但是，并不限于此，也可以经由贯穿多个层的孔内导体来对挠性电路板130的导体与连接导体22或32上的导体图案进行电连接(参照后述的图40A、图40B)。挠性电路板130两面的导体图案经由连接导体22、32与刚性部110、120的导体图案(布线层21、31)电连接。但是，并不限于此，也可以挠性电路板130的仅单面的导体图案经由连接导体22或32与刚性部110、120的导体图案(布线层21或31)电连接(参照后述的图41)。挠性电路板130的导体图案(布线层132、133)的形态基本上是任意的。因而， 例如，如图5A所示，F-R连接部FR1、FR2附近的布线层132、133的形态也可以是直列 (straight)。但是，例如，如图5B所示，为了提高F-R连接部FRl、FR2附近的连接可靠性， 优选布线层132、133在F-R连接部FR1、FR2附近呈扇状散开(fanout)、即端子间距呈扇状地扩大。由此，确保相邻的布线之间的距离，抑制布线之间的干扰。因而，能够扩大连接导体22、32的宽度。当连接导体22、32的宽度扩大时，挠性电路板130与刚性部110或者120 的结合面积增加。其结果，认为F-R连接部rai、FR2的连接可靠性提高。如图1所示，在绝缘层20a的第一面侧层叠绝缘层40a，在绝缘层30a的第二面侧层叠绝缘层50a。在绝缘层40a的第一面形成布线层41，在绝缘层50a的第二面形成布线层51。并且，在绝缘层40a的第一面侧层叠阻焊层43，在绝缘层50a的第二面侧层叠阻焊层53。绝缘层40a、50a相当于层间绝缘层。在绝缘层40a中形成孔42a，在绝缘层50a中形成孔52a。在孔42a、52a内表面例如分别形成由铜镀层构成的连接导体42、52。连接导体42、52是保形导体。但是，并不限于此，连接导体42、52例如也可以是填充导体。布线层11、12、21、31、41、51例如由铜箔和铜镀层构成。但是，并不限于此，例如也可以省略铜箔。镀层优选例如由电解镀层或者无电解镀层、或者这两层结构构成。这些布线层的材料例如也可以是铜以外的导体。另外，绝缘层20a、30a、40a、50a的材料例如能够使用将环氧树脂、聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、 酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等树脂浸渍到玻璃纤维或者芳族聚酰胺纤维等无机材料中而得到的材料。连接导体13、42、52例如由铜镀层构成。形成有连接导体42、52的孔42a、52a的形状例如呈锥圆柱(圆台)形状。形成有连接导体13的通孔13a的形状例如呈圆柱形状。例如通过图6示出的过程来制造上述刚挠性电路板100。在步骤Sll中，准备基板10 (芯基板)、绝缘层20a、30a以及挠性电路板130。图7A 图7D示出基板10的制造方法。如图7A所示，首先准备双面覆铜层叠板1000 (初始材料)。双面覆铜层叠板1000具有绝缘层IOa以及铜箔1001和1002。在绝缘层IOa的第一面形成铜箔1001，在绝缘层 IOa的第二面形成铜箔1002。绝缘层IOa的材料例如为带加强材料的环氧树脂。如图7B所示，接着形成布线层11、12。具体地说，在进行铜板面镀(整面镀)处理之后，通过光刻技术，对绝缘层IOa两面的导体层进行图案形成。由此，在绝缘层IOa的第一面形成布线层11，在绝缘层IOa的第二面形成布线层12。如图7C所示，接着利用模具2001对绝缘层IOa进行冲裁加工。由此，形成端面 F4(图4)。其结果，如图7D所示，绝缘层IOa分离为刚性部110和刚性部120，从而完成基板10。图8以及图9示出加工绝缘层20a、30a的方法。如图8所示，首先准备加工前的绝缘层20a、30a。绝缘层20a、30a的材料例如为将环氧树脂、聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树脂)等树脂浸渍到玻璃纤维或者芳族聚酰胺纤维等无机材料中而得到的材料。在该阶段中，绝缘层20a、30a成为预浸料(半固化状态的粘接片)。但是，代替预浸料还能够使用RCF(Resin Coated copper Foil :涂树脂铜箔)等。接着，利用模具2002对绝缘层20a进行冲裁加工，利用模具2003对绝缘层30a进行冲裁加工。由此，如图9所示，绝缘层20a、30a分别被分离为刚性部110和刚性部120。图IOA 图12示出挠性电路板130的制造方法。此外，在本实施方式中，在一个制造面板上同时制造多个挠性电路板130，在图12的工序中分离其一个。但是，并不限于此，也可以在一个制造面板上形成一个挠性电路板130。如图IOA所示，首先准备双面覆铜层叠板(初始材料)。该双面覆铜层叠板具有挠性基板131以及铜箔3001和3002。在挠性基板131的第一面形成铜箔3001，在挠性基板131的第二面形成铜箔3002。挠性基板131的材料例如为绝缘性聚酰亚胺或者液晶聚合物。铜箔3001和3002的厚度例如为18 μ m。如图IOB所示，接着形成布线层132、133以及连接导体131b。具体地说，首先例如利用激光，在挠性基板131中形成孔131a。孔131a贯穿挠性基板131，到达铜箔3001。之后，根据需要，进行表面沾污去除处理、软蚀刻处理。接着，对第二面进行铜板面镀(孔131a的镀处理以及整面镀处理)处理。由此， 对孔131a例如填充铜镀层(例如无电解镀层和电解镀层)。其结果，形成连接导体131b。 在本实施方式中，仅对单面(第二面)进行镀处理，但是，并不限于此，也可以对两面(第一面和第二面)进行镀处理。通过对两面进行镀处理，容易地使布线层132的厚度与布线层 133的厚度变得相同。接着，通过光刻技术，对挠性基板131两面的导体层进行图案形成。由此，在挠性基板131的第一面形成布线层132，在挠性基板131的第二面形成布线层133。并且，之后根据需要来进行水平粗糙化处理。如图IOC所示，接着例如进行加压，在挠性基板131的第一面侧安装内侧覆盖层 134，在挠性基板131的第二面侧安装内侧覆盖层135。由此，布线层132、133分别被内侧覆盖层134、135覆盖。如图11所示，接着例如通过印刷，在内侧覆盖层134的第一面侧形成撕膜片 (strip mask) 2004，在内侧覆盖层135的第二面侧形成撕膜片2005。
如图12所示，接着例如利用模具，从制造面板拔出一个挠性电路板130。由此，形成端面F3(图4)。并且，得到上述图3示出的挠性电路板130。在该阶段中，没有形成锥形部P33。此外，分离挠性电路板130的方法并不限于模具而是任意的。例如也可以利用激光、钻头等来分离挠性电路板130。接着，在图6的步骤S12中形成基板10(芯基板)、绝缘层20a、30a以及挠性电路板130的层叠体。具体地说，首先对基板10 (图7D)、绝缘层20a、30a (图9)以及挠性电路板130 (图 12)进行对位，例如，如图13所示那样进行配置。然后，将绝缘层20a、30a预熔接到基板10 上。之后，将铜箔4001、4002(金属箔)配置到绝缘层20a、30a的外侧(第一面侧、第二面侧)。由此，将基板10配置于挠性电路板130的侧方(X方向)。将绝缘层20a配置于撕膜片2004的侧方(X方向)，将绝缘层30a配置于撕膜片2005的侧方(X方向)。挠性电路板130的两端部被绝缘层20a、30a夹持。例如，如图14所示，接着利用加压用的夹具2006和2007来夹持这些构件，并集中进行加热加压。即，同时进行加压和加热处理。此时，利用销2008来定位夹具2006和2007。 由此，相对于主面大致垂直地进行加压。通过上述加压，挠性电路板130和绝缘层IOa中的至少一个的端面形成斜面。如图15所示，挠性电路板130的端部被压缩而变形。其结果，形成锥形部P33。另外，从周围的绝缘层(绝缘层10a、20a、30a)被挤压出树脂10b，树脂IOb被填充到绝缘层IOa与挠性电路板130之间的空隙中。并且，通过上述加热，预浸料(绝缘层20a、30a)固化而绝缘层IOa以及绝缘层 20a、30a粘合。绝缘层20a和30a以及挠性电路板130也进行接合。此外，也可以分开多次进行上述加压和加热处理。另外，可以分别进行加热处理和加压处理，但是同时进行效率更高。也可以在加热加压处理之后，另外进行用于一体化的加热处理。如图16所示，接着形成布线层21、31以及连接导体13、22、32。具体地说，例如利用激光，在绝缘层20a中形成孔22a，在绝缘层30a中形成孔 32a。另外，在绝缘层10a、20a、30a中形成通孔13a。孔2 到达挠性电路板130的布线层 132，孔3 到达挠性电路板130的布线层133。通孔13a贯穿所有绝缘层10a、20a、30a。之后，根据需要，进行表面沾污去除处理、软蚀刻处理。接着，例如通过铜板面镀处理(孔22a、32a以及通孔13a的镀处理以及整面镀处理)而在孔22a、32a内表面例如形成铜镀层，在通孔13a壁面例如形成铜镀层，在绝缘层 20a的第一面上以及绝缘层30a的第二面上例如分别形成铜镀层。这些镀层例如由无电解镀层和电解镀层构成。但是，并不限于此，也可以是仅由无电解镀层或者电解镀层构成的镀层。并且，也可以是通过PVD (Physical Vapor D印osition 物理气相沉积)、CVD (Chemical Vapor D印osition 化学气相沉积)等干式镀层形成的镀层。由此，形成连接导体13、22、32。连接导体22与布线层132相接合，连接导体32与布线层133相接合。连接导体13将两面的导体层(图案形成之前的布线层21、31)相互电连接。
通过上述工序，形成基板10、绝缘层20a、30a以及挠性电路板130的层叠体100a。 绝缘层IOa被夹持在绝缘层20a与绝缘层30a之间。接着，在图6的步骤S13中，例如通过光刻技术，对两面的导体层(最外层)进行图案形成。由此，在绝缘层20a上形成布线层21，在绝缘层30a上形成布线层31。通过上述板面镀处理，布线层21与连接导体22或者布线层31与连接导体32分别连续地形成。在本实施方式中，在撕膜片2004、2005上分别保留布线层21、31的导体图案。接着，在图6的步骤S14中，对层叠体IOOa进行积层。具体地说，如图17所示，首先以按照铜箔4003、绝缘层40a、层叠体100a、绝缘层 50a以及铜箔4004的顺序层叠的方式配置铜箔4003、绝缘层40a、层叠体100a、绝缘层50a 以及铜箔4004。由此，层叠体IOOa被绝缘层40a与绝缘层50a夹持。在该阶段中，绝缘层 40a和50a为预浸料(半固化状态的粘接片)。但是，代替预浸料还能够使用RCF(Resin Coated copper Foil :涂树脂铜箔)等。接着，进行加热加压。由此，使预浸料(绝缘层40a和50a)固化，铜箔4003、绝缘层40a、层叠体100a、绝缘层50a以及铜箔4004被一体化。另外，如图18所示，将从绝缘层 40a和50a流出的树脂填充到通孔13a内以及孔22a、32a内，形成绝缘体13b、22b、32b。此外，也可以在加压之前预先填充绝缘体13b、22b、32b。如图18所示，接着，例如利用激光，在绝缘层40a中形成孔42a，在绝缘层50a中形成孔52a。之后，根据需要，进行表面沾污去除处理、软蚀刻处理。如图19所示，接着例如通过铜板面镀处理(例如无电解镀处理或者电解镀处理或者它们两者)在孔42a内例如形成铜镀层，在孔5 内例如形成铜镀层。由此，形成连接导体42和52。并且，接着，例如利用光刻技术，对两面的导体层进行图案形成。由此，在绝缘层 40a上形成布线层41，在绝缘层50a上形成布线层51。在本实施方式中，在撕膜片2004、 2005上分别保留布线层41、51的导体图案。如图20所示，接着，例如通过丝网印刷或者层压等，在两面形成阻焊层43和53。 之后，例如通过加热使阻焊层43和53固化。另外，根据需要，进行图案形成、打孔以及外形加工。接着，在例如由具有规定开口的掩模覆盖第一面和第二面的状态下进行蚀刻处理或者局部进行激光照射，由此如图21所示那样形成切割线4011 4014。切割线4011和 4012形成于绝缘层40a上，切割线4013和4014形成于绝缘层50a上。切割线4011 4014 到达撕膜片2004或者2005上的导体图案(布线层21、31)。之后，根据需要，进行表面沾污去除处理、软蚀刻处理。接着，在图6的步骤S15中，在挠性电路板130的中央部两侧(第一面侧和第二面侧)形成空间。由此，形成挠性部RlOO(图1)。具体地说，如图22所示，以从挠性电路板130的两面剥下的方式去除被切割线 4011 4014分割的区域R201和R202的部分。此时，由于配置有撕膜片2004、2005，因此容易地进行分离。去除区域R201和R202的部分，由此挠性电路板130的中央部暴露，在挠性电路板130的表面和背面(绝缘层的层叠方向)上形成供挠性电路板130翘曲(弯曲) 的空间。其结果，完成刚挠性电路板100(图1)。
17
之后，根据需要，例如利用掩模蚀刻(mask etching)来去除残留的导体。另外，通过焊锡膏的印刷、回流焊等，在阻焊层43和53的开口部形成外部连接端子(焊锡凸块)。 由此，通过其外部连接端子，能够将刚挠性电路板100与其它布线板连接或者在刚挠性电路板100上安装电子零件。另外，根据需要，进行外形加工、翘曲矫正、通电检查、外观检查以及最终检查等。本实施方式的制造方法适合于制造上述刚挠性电路板100。根据这种制造方法，以低成本得到良好的刚挠性电路板100。(实施方式2)以与上述实施方式1的不同点为中心来说明本发明的实施方式2。此外，在此对与上述图1等示出的要素相同的要素分别附加相同附图标记，方便起见，省略已经说明的相同部分、即重复说明的部分的说明。如图23 图25所示，本实施方式的刚挠性电路板100中的挠性电路板130在单面(例如第二面)具有屏蔽层137和外侧覆盖层139。屏蔽层137形成于内侧覆盖层135上。屏蔽层137屏蔽从外部(特别是第二面侧)向布线层132和133的电磁噪声以及从布线层132、133向外部(特别是第二面侧)的电磁噪声。屏蔽层137例如由导电性糊剂构成。屏蔽层137的厚度例如为10 30 μ m左
右ο屏蔽层137的导电性糊剂例如含有银的微粒子。导电性糊剂优选含有银、金、铜、 碳中的至少一种。特别是，银的导电率较高，因此有效降低噪声。但是，并不限于此，屏蔽层 137的材料是任意的。另外，内侧覆盖层135具有连接导体13恥。详细地说，在内侧覆盖层135中形成孔 13fe。例如能够利用激光来形成孔13fe。连接导体13 是将导电性糊剂填充到孔13 内而构成。例如能够通过丝网印刷来填充导电性糊剂。屏蔽层137与布线层133经由连接导体135b电连接。外侧覆盖层139形成于内侧覆盖层135上。外侧覆盖层139覆盖屏蔽层137。外侧覆盖层139使挠性电路板130与外部绝缘并且进行保护。外侧覆盖层139例如由聚酰亚胺构成。外侧覆盖层139的厚度例如为5 30 μ m左右。如图25所示，对被挠性电路板130和绝缘层10a、20a、30a分割的空间(这些构件之间的空隙)填充树脂10b。树脂IOb例如进行加压(参照图14)时从周围的绝缘层(绝缘层20a、30a等)流出，与周围的绝缘层固化为一体。挠性电路板130在长度方向(X方向)上被区分为屏蔽部P31、非锥形部P32和锥形部P33。屏蔽部P31是层叠挠性基板131、布线层132和133、内侧覆盖层134和135、屏蔽层137以及外侧覆盖层139而成的部分，在挠性电路板130中最厚。在非锥形部P32中，屏蔽层137和外侧覆盖层139被去除，因此非锥形部P32比屏蔽部P31薄。在本实施方式的刚挠性电路板100中，由屏蔽层137保护布线层132和133，因此认为挠性电路板130耐噪声较强。另外，由外侧覆盖层139保护挠性电路板130，由此认为挠性电路板130的强度等提高。另外，认为对于与实施方式1相同的结构得到与上述实施方式1的效果相同的效
18^ ο(实施方式3)以与上述实施方式2的不同点为中心来说明本发明的实施方式3。此外，在此对与上述图1等示出的要素相同的要素分别附加相同附图标记，方便起见，省略已经说明的相同部分、即重复说明的部分的说明。如图沈 图28所示，本实施方式的刚挠性电路板100中的挠性电路板130在两面(例如第一面和第二面)具有屏蔽层136、137以及外侧覆盖层138、139。如果设为这种结构，则由屏蔽层136、137从两面保护布线层132和133，因此认为挠性电路板130耐噪声更强。另外，由外侧覆盖层138、139从两面保护挠性电路板130，由此认为挠性电路板130的强度等进一步提高。以上，说明了本发明的实施方式所涉及的刚挠性电路板及其制造方法，但是，本发明并不限于上述实施方式。如图四所示，挠性电路板130的绝缘层IOa侧的端面F3也可以形成相对于挠性电路板130的主面倾斜(钝角或者锐角)的斜面。例如在上述图IOC的工序之后，使用激光、模具或者切断机等来对挠性电路板130的侧面进行加工，由此能够容易地形成这种端面F3。通过形成为这种结构，认为挠性电路板130与刚性部110、120的接合面积增加，挠性电路板130的两端部与刚性部110、120更牢固地连接。在图四中，端面F3的角度θ 1越小，挠性电路板130与树脂IOb的接合面积越大，因此认为两者的接合强度提高。但是，认为当角度θ 1变得过于小时，挠性电路板130 的端部的强度降低，其端部容易变形。并且，其结果，认为容易产生挠性电路板130的位置偏移等。考虑这一点，端面F3的角度θ 1优选为40 80°，其中，认为特别优选为60°或
者 80°。如图30所示，绝缘层IOa的挠性电路板130侧的端面F4也可以形成相对于绝缘层IOa的主面倾斜(钝角或者锐角)的斜面。例如在上述图7C的工序之后，使用激光、模具或者切断机等来对绝缘层IOa的侧面进行加工，由此能够容易地形成这种端面F4。通过形成为这种结构，认为挠性电路板130与刚性部110、120的接合面积增加，挠性电路板130 的两端部与刚性部110、120更牢固地连接。在图30中，端面F4的角度θ 2越大，挠性电路板130与树脂IOb的接合面积越大， 因此认为两者的接合强度提高。但是，认为当角度θ 2变得过于大时，挠性电路板130的移动(特别是X方向的移动)不容易被绝缘层IOa的端面F4限制。因此认为容易产生挠性电路板130的位置偏移等。考虑这一点，端面F4的角度θ 2优选为40 80°，其中，认为特别优选为60°或者80°。如图31所示，认为优选为挠性电路板130的端面F3的方向与绝缘层IOa的端面 F4的方向大致平行。另外，与上述同样地，在图31中，端面F3的角度Θ1以及端面F4的角度θ 2都优选为40 80°，其中，认为特别优选为60°或者80°。另外，在角度Θ1和 θ 2为60°的情况下，认为挠性电路板130的端面F3与绝缘层IOa的端面F4通过嵌合来定位的效果较高。另一方面，如图32所示，挠性电路板130的端面F3的方向与绝缘层IOa的端面F4 的方向也可以不平行。在图32中，端面F3的角度θ 1优选为40 80°，端面F4的角度e2优选为110 140°。也可以对上述图四 图32示出的结构任意地进行组合。例如，如图33所示，也可以挠性电路板130的一端面F3不与刚性部110的绝缘层IOa的端面F4平行，挠性电路板130的另一端面F3与刚性部120的绝缘层IOa的端面F4大致平行。如图34 图36所示，挠性部RlOO与刚性部110或者120之间的交界附近的绝缘层也可以越接近交界越低。认为通过形成为这种结构，挠性电路板130的两端部被两侧的绝缘层20a和30a更牢固地夹持。在图34 图36示出的示例中，与上述实施方式的刚挠性电路板100相比层数增加，在绝缘层40a的第一面侧层叠绝缘层60a，在绝缘层50a的第二面侧形成绝缘层70a。 在绝缘层60a上形成布线层61，在绝缘层70a上形成布线层71。并且，在绝缘层60a上形成阻焊层63，在绝缘层70a上形成阻焊层73。另外，在绝缘层60a中形成孔62a，在绝缘层 70a中形成孔72a。孔62a、72a内表面例如分别形成有由铜镀层构成的连接导体62、72。在图34的示例中，刚性部110或者120的最外绝缘层(绝缘层60a)的挠性部RlOO 侧端的位置L12至F-R交界面Fl或者F2的范围R12的部分随着向挠性部RlOO侧去而呈台阶状地变低。此外，绝缘层60a的挠性部RlOO侧端的位置为位置L12，绝缘层40a的挠性部RlOO侧端的位置位于位置L12与F-R交界面Fl或者F2中间，绝缘层20a的挠性部RlOO 侧端的位置与F-R交界面F 1或者F2—致。第二面侧的绝缘层30a、50a、70a也同样为这种结构。但是在这种情况下，图34中示出的位置L22代替位置L12，范围R22代替范围R12。另一方面，在图35以及图36的示例中，刚性部110或者120的最外绝缘层(绝缘层60a)的挠性部RlOO侧端的位置L12至F-R交界面Fl或者F2的范围R12的部分随着向挠性部RlOO侧去而连续地变低。在图35的示例中，绝缘层40a和60a的挠性部RlOO侧端面形成遍及这些绝缘层 40a和60a而连续的曲面。另外，第二面侧的绝缘层50a、70a也相同。在图36的示例中，绝缘层40a和60a的挠性部RlOO侧端面形成遍及这些绝缘层 40a和60a而连续的斜面。另外，第二面侧的绝缘层50a、70a也相同。例如从下层至上层错开地配置绝缘层或者在形成切割线4011 4014(图21)时等通过蚀刻、激光等切削绝缘层，由此能够形成图34 图36示出的结构。如图37A所示，在锥形部P33中，挠性电路板130的厚度也可以呈曲线地变薄。在这种情况下，锥形部P33的第一面或者第二面形成曲面。另外，如图37B所示，在锥形部P33中，挠性电路板130的厚度也可以呈台阶状地变薄。如图38A或者图38B所示，挠性基板131也可以与内侧覆盖层134和135—起在挠性电路板130的端部(锥形部P3!3)中变薄。在这种结构中，能够使挠性电路板130的厚
度更薄。锥形部P33的形成方法并不限于上述加压而是任意的。例如在进行加压(图14 的工序)之前，也可以使用激光、模具或者切断机等来成形期望的形状。但是，在使用这种方法的情况下，工序数量比加压的情况增加，因此为了容易地形成锥形部P33而优选使用加压。将挠性电路板130的导体图案(布线层132、133)与刚性部110或者120的导体图案(布线层21、31)电连接的连接导体22、32并不限于保形导体，如图39A所示，也可以是填充导体。这样将连接导体22、32设为填充导体的情况下，认为挠性电路板130的导体图案(布线层132、133)与刚性部110、120的导体图案(布线层21、31)更牢固地连接。如图39B所示，用于对挠性电路板130的导体图案(布线层132、133)与刚性部 110或者120的导体图案(布线层21、31)进行电连接的连接导体22、32也可以由导电性糊剂形成。连接导体22、32可以是填充导体，也可以是保形导体。另外，如图39B所示，布线层21或者31以及连接导体22或者32也可以由相互不同的导体材料形成。如图40A、图40B所示，挠性电路板130的导体图案(布线层132、133)与刚性部 110、120的导体图案(布线层21、31)也可以经由贯穿绝缘层30a、挠性电路板130以及绝缘层20a的通孔130a内的导体130b (保形导体或者填充导体)而相互电连接。此外，在导体130b为保形导体的情况下(图40A)，例如对导体130b内侧填充绝缘体130c。在这些示例中，布线层21、31、132、133经由导体130b电连接。如果使用这种连接方式，则能够集中形成多个层的孔，因此与按照每层来形成孔的情况相比，简单地制造刚挠性电路板100。此外，通孔130a也可以贯穿刚性部110或者120。如图41所示，也可以布线层132、133的仅一个与刚性部110、120的导体图案(布线层21、31)电连接。在图41的示例中，仅布线层31经由连接导体32与布线层133相连接。不需要挠性电路板130的端部的第一面侧和第二面侧两者均呈锥形。例如，如图 42所示，也可以挠性电路板130的端部的仅第二面侧呈锥形。但是，认为挠性电路板130的端部的第一面侧和第二面侧两者均呈锥形提高上述连接可靠性等的效果更大。连接导体或者其孔的横截面(X-Y平面)的形状并不限于圆形(正圆形)而是任意的。例如，如图43A所示，这些面的形状可以是正四边形，并且也可以是正六边形、正八边形等其它正多边形。此外，多边形的角形状是任意的，例如可以是直角、锐角、钝角、带有圆角。但是，在防止热应力的集中的方面上，优选角带有圆角。另外，上述横截面的形状可以是椭圆形，也可以是长方形、三角形等。上述圆形、椭圆形、正多边形具有容易与孔的形状相似这种优点。另外，如图4 或者图43C所示，十字形或者正多角星形等从中心起放射状地画直线的形状(放射状地配置多个叶片的形状)也作为上述横截面的形状而有效。连接导体的纵截面的形状也是任意的。例如，如图44A所示，也可以将形成有连接导体22、32的孔22a、32a的形状形成为圆柱形状。另外，例如，如图44B所示，也可以将连接导体22、32的形状形成为位于厚度方向的大致中间的中间部22c、32c的宽度小于第一面和第二面中的开口部22d和32d的宽度的形状。当形成为这种形状时，开口部22d、32d的宽度变得大于中间部22c、32c的宽度，因此认为镀层的填充性提高。另外，其结果，认为表面的平坦性提高。另外，连接导体22、32在中间部22c、32c中具有截面积最小的部分。因此认为绝缘层20a、30a与连接导体22、32的连接面积变大。另外，在从连接导体22、32上的布线层21、31分离的部位应力集中。因此认为来自横方向(X方向或者Y方向)的应力分散，从而能够抑制随着应力集中而连接导体22、32被剥离。另外，其结果，认为提高连接可靠性。如图45所示，刚性部110、120也可以具有从与挠性部RlOO之间的交界面Fl、F2
21突出的凸部P101、P102。在图45的示例中，刚性部110具有两个凸部P101，刚性部120具有两个凸部P102。将凸部PlOl配置于挠性电路板130的Yl侧和Y2侧，从刚性部110与挠性部RlOO之间的F-R交界面Fl向X2侧突出。另一方面，将凸部P102配置于挠性电路板 130的Yl侧和Y2侧，从刚性部120与挠性部RlOO之间的F-R交界面F2向Xl侧突出。凸部P101、P102的平面形状(X-Y平面的形状)例如呈矩形形状。通过设置这种凸部P101、 P102，认为能够抑制在F-R连接部中产生过大的应力。下面，参照图46来说明这种情况。考虑例如按照图45中的线LO来对折刚挠性电路板100，容纳到便携式电话机等的壳体5001中。通过对折，在挠性电路板130的线LO附近形成弯曲部P103。在这种情况下，有时刚挠性电路板100由于振动、摇动等而被壳体5001按压。此时，当没有凸部PlOl、P102时，如图46的箭头XlO所示，壳体5001与F-R交界面Fl或者F2抵接之前能够自由地移动。在这种状态下，当由于振动等而向X2侧的力被施加到壳体5001时，认为挠性电路板130的弯曲部P103被壳体5001向X2侧按压。并且，当挠性电路板130的弯曲部P103进一步被按压到F-R交界面Fl或者F2附近时，在F-R连接部产生较大应力，由此可能会产生断线等。另外，当存在凸部PlOl、P102时，如图46的箭头Xll所示，壳体5001的移动被凸部PlOl的顶面Fll或者凸部P102的顶面F12限制。因此，壳体5001不会更多按压挠性电路板130的弯曲部P103。因而，在F-R连接部不容易产生应力。其结果，认为能够抑制F-R 连接部的断线等。凸部P101、P102的突出量D21例如为Imm左右。挠性电路板130的弯曲部P103 的突出量D22例如为2 3mm左右。S卩，在本例中，D22大于D21 (D21 < D22)。但是，并不限于此，例如，如图47所示，也可以D22小于D21 (D22 < D21)。由此，壳体5001也不容易与挠性电路板130的弯曲部P103接触。凸部P101、P102的数量、形状以及配置等是任意的。例如，如图48A所示，也可以在刚性部Iio和120中的一个、例如仅在刚性部120上形成一个凸部P102。另外，例如，如图48B所示，凸部PlOl和P102的平面形状也可以呈梯形形状。如图48B的示例所示，也可以在挠性电路板130的Yl侧形成凸部P101，在挠性电路板130的Y2侧形成凸部P102。刚性部110或者120也可以具有层数相互不同的多个区域。例如，如图49A、图 49B(图49A的A-A剖视图)所示，刚性部110也可以具有九层的区域RlOl和六层的区域 R102。关于层数少于区域RlOl的区域R102，例如进行遮掩(masking)等而无法层叠规定层数以上，由此能够形成上述规定层数。但是，并不限于此，也可以在层叠后切削不需要的层来调整层数。刚性部110和120中的至少一个也可以具有三个以上的层数相互不同的区域。例如，如图50A所示，刚性部110也可以具有层数相互不同的三个区域RlOl R103。刚性部110和120两者也可以具有层数相互不同的多个区域。例如，如图50B所示，刚性部Iio也可以具有层数相互不同的三个区域RlOl R103，刚性部120也可以具有层数相互不同的两个区域R104和R105。此外，在图49A 图50B中，区域RlOl R105分别具有与其它区域不同的层数。当从层数较多的区域起排列区域RlOl R105时，例如成为区域R101、区域R102、区域R103、 区域R104、区域R105(区域RlOl >区域R102 >区域R103 >区域R104 >区域R105)。
挠性电路板130的数量是任意的。如图51以及图52所示，例如为了提高挠性部 RlOO的弯曲性，在绝缘层10a、20a、30a的层叠方向(Z方向)上分离地配置多个挠性电路板较有效。在图51的示例中，刚挠性电路板100具有两组与挠性电路板130相连接的芯部 (基板10及其两侧的绝缘层20a、30a等)。两组芯部经由连接层5002相连接。并且，在层叠方向(Z方向)上分离地配置多个挠性电路板130。连接层5002的材料例如与上述层间绝缘层(绝缘层40a等)相同。例如通过使预浸料固化来形成连接层5002。另外，例如，如图52所示，也可以是具有两个单面挠性电路板、挠性电路板6001以及挠性电路板6002的刚挠性电路板100。挠性电路板6001具有挠性基板6001a、布线层 6001b、内侧覆盖层6001c、屏蔽层6001d以及外侧覆盖层6001e。屏蔽层6001d形成于布线层6001b的上层。因此，由屏蔽层6001d遮蔽向布线层6001b的电子噪声等。另一方面，挠性电路板6002具有挠性基板6002a、布线层6002b、内侧覆盖层6002c、屏蔽层6002d以及外侧覆盖层6002e。屏蔽层6002d形成于布线层6002b的上层。因此，由屏蔽层6002d遮蔽向布线层6002b的电子噪声等。各结构构件的材料等例如与图3示出的挠性电路板130相同。在图52的示例中，挠性电路板6001在第一面侧具有布线层6001b，挠性电路板 6002在第二面侧具有布线层6002b。并且，挠性电路板6001的第二面侧与挠性电路板6002 的第一面侧隔着接合片6003而进行物理连接。在挠性电路板6001与挠性电路板6002之间形成被接合片6003密封的空间R60。空间R60的形状例如呈长方体。但是，并不限于此， 空间R60的形状、数量、配置等是任意的(参照后述的图57A 图57C)。布线层21经由绝缘层20a中的连接导体22与挠性电路板6001的第一面侧的导体图案(布线层6001b)电连接。另外，布线层31经由绝缘层30a中的连接导体32与挠性电路板6002的第二面侧的导体图案(布线层6002b)电连接。连接导体22、32是填充到形成于绝缘层20a、30a的孔22a、32a内的导体、即填充导体。在将连接导体22、32设为填充导体的情况下，认为挠性电路板6001、6002的导体图案(布线层6001b、6002b)与刚性部110、 120的导体图案(布线层21、31)被牢固地连接。下面，说明图52示出的刚挠性电路板100的制造方法。首先，示出对挠性电路板 6001与挠性电路板6002进行结合的方法的两个示例。如图53A所示，在第一示例中，准备挠性电路板6001和6002。这些挠性电路板 6001和6002的制造方法例如与上述实施方式2所涉及的挠性电路板130相同。如图5 所示，接着利用接合片6003来连接挠性电路板6001与挠性电路板6002。 在接合片6003上预先形成与空间R60的形状对应的孔。另一方面，如图54A所示，在第二示例中，准备挠性基板6001a和6002a以及接合片6003，如图54B所示，利用接合片6003来结合挠性基板6001a与挠性基板6002a。之后， 例如使用与上述实施方式2的挠性电路板130相同的方法来制造挠性电路板6001和6002。如图55A所示，也能够通过上述第一示例和第二示例中的任一方法来制造挠性电路板6001与挠性电路板6002的结合体。之后，例如进行与图11 图22的工序相同的工序。由此，在挠性电路板6001、6002的两端部，连接导体14与布线层6001b相连接，连接导体34与布线层6002b相连接。另外，形成积层、挠性部RlOO等。其结果，完成图52示出的刚挠性电路板100。在挠性电路板6001与挠性电路板6002之间配置空间R60，由此认为提高挠性部 RlOO的弯曲性。而且，图52的示例中的挠性部RlOO由两个单面布线板(挠性电路板6001 和6002)构成。因而，即使在结合双面布线板的情况下，挠性部RlOO也变薄。其结果，认为提高挠性部RlOO的弯曲性。为了提高弯曲性，优选空间R60的高度D30在2mm以下。空间R60的高度D30与接合片6003的厚度对应。例如能够将空气等气体封入到空间R60内。但是，在制造工序等中存在热循环的情况下，空间R60的气体反复膨胀和收缩，因此有可能产生刚挠性电路板100的性能变差。 因此，例如优选减压来去除空间R60的空气。另外，如图55B所示，也可以通过将填充材料 6004(例如凝胶等)填充到空间R60中，挤出空间R60的空气。也可以将挠性电路板6001和6002中的一方的导体图案、例如，如图56所示那样将挠性电路板6001的布线层6001b设为整面导体图案(例如整面铜图案)，省略屏蔽层 6001d和外侧覆盖层6001e。由此认为挠性部进一步变薄，进一步提高挠性部RlOO的弯曲性。在图54A、图54B示出的制造方法中，仅在单面形成布线图案的情况下，在两面形成导体层之后，利用抗蚀剂对布线层6001b侧的导体层整个面进行遮掩，例如通过光刻技术对布线层6002b侧的导体层进行图案形成。由此，能够将布线层6002b作为布线图案，将布线层6001b形成为整体导体图案。例如，如图57A所示，优选将空间R60配置在挠性部RlOO的整个区域。但是，并不限于此，也可以根据应力分析等，集中在需要的位置来设置空间R60。空间R60的数量并不限于一个，也可以是多个。即，例如，如图57B所示，可以形成两个空间R60，例如，如图57C 所示，也可以形成多个空间R60。空间R60的形状并不限于长方体，例如，如图57C所示，也可以是圆柱等形状。空间R60的形状、数量、配置等基本上是任意的。如图58所示，也可以在挠性基板131上形成通孔131c (第一通孔)。通孔131c贯穿挠性基板131。另外，以贯穿绝缘层20a、10a、30a的方式形成通孔13a(第二通孔)。形成于绝缘层20a上的导体图案(布线层21)与形成于绝缘层30a上的导体图案 (布线层31)经由通孔13a内的导体(连接导体13)相连接。通过这种结构，不通过挠性电路板130就能够将刚性部110、120的布线层21与布线层31电连接。布线层21经由绝缘层20a中的连接导体22与布线层132电连接。连接导体22 是填充到形成于绝缘层20a中的孔22a内的导体、即填充导体。布线层31经由绝缘层30a 中的连接导体32与布线层133(第二导体)电连接。连接导体32是填充到形成于绝缘层 30a中的孔32a内的导体、即填充导体。在将连接导体22、32设为填充导体的情况下，认为挠性电路板130的导体图案(布线层132、133)与刚性部110、120的导体图案(布线层21、 31)被更牢固地连接。在图59A中放大示出使用于图58示出的刚挠性电路板100的挠性电路板130。并且，在图59B中放大示出图59A中的区域R3。在图59B的示例中，对通孔131c填充导体131d。对通孔131c的壁面例如实施黑化还原等表面处理。通过这种表面处理，认为通孔131c与导体131d的接合面积增加，两者的连接可靠性提高。形成于挠性基板131的第一面侧的布线层132(第一导体)与形成于挠性基板131的第二面侧的布线层133(第二导体)经由形成于挠性基板131的通孔131c (第一通孔)内的导体(导体131d)电连接。另外，布线层132的厚度与布线层133的厚度大致相同。在挠性基板131的第一面和第二面上分别从下层向上层依次层叠铜箔3001或者 3002、无电解镀层3003以及电解镀层3004。由此，布线层132成为铜箔3001、无电解镀层 3003以及电解镀层3004这三层导体层。另外，布线层133成为铜箔3002、无电解镀层3003 以及电解镀层3004这三层导体层。在这种三层结构的情况下，铜箔3001、3002与挠性基板 131进行粘接，在铜箔3001、3002上层叠无电解镀层3003和电解镀层3004。因此认为挠性基板131与其两面的布线层132、133被牢固地粘接。导体131d由无电解镀层3003以及电解镀层3004构成。挠性基板131例如由聚酰亚胺构成。布线层132、133、无电解镀层3003以及电解镀层3004例如由铜构成。布线层132、通孔131c内的导体131d以及布线层133从挠性基板131的第一面侧至第二面侧连续。布线层132与布线层133经由导体131d连接。由此，在挠性基板131内形成将布线层132与布线层133连接的柱(导体131d)。布线层132、133通过该柱的钉扎效果(pinning effect)而被固定，由此认为形成于具有挠性的挠性基板131的表面和背面的布线层132、133的稳定性提高。另外，其结果，认为F-R连接部的位置稳定性以及连接可靠性提高。如图60A所示，代替连接导体(导体131d)而也可以使用保形导体(导体131e) 来实现与上述相同的结构。在图60A的示例中，在通孔131c的壁面形成导体131e。导体 131e由无电解镀层3003和电解镀层3004构成。在这种情况下，例如将树脂131f填充到导体131e内侧。例如通过内侧覆盖层134或者135的材料流入到通孔131c来填充树脂 131f。如图60B所示，如果能够得到电解镀层3004与挠性基板131的密合性，则也可以省略无电解镀层3003。另外，同样地，如果不需要，则也可以省略铜箔3001、3002。在提高布线层132或者133的粘接性时，优选布线层132或者133整体形成上述那样的铜箔3001或者3002、无电解镀层3003以及电解镀层3004这三层结构。但是，并不限于此，例如，如图61所示，也可以布线层132或者133的仅一部分形成上述三层结构。在图61的示例中，布线层132、133在通孔131c附近形成铜箔3001或者3002、无电解镀层 3005a以及电解镀层300 这三层结构的导体层。在其它部分中，布线层132、133分别由铜箔3001、3002这一层构成。例如，如图62A所示，优选将导体131d或者131e配置在刚性部110与刚性部120 中间。但是，如图62B所示，也可以靠近刚性部110、120中的任一个来配置。如图62A、图 62B所示，优选将导体131d或者131e配置在挠性部RlOO中。但是，并不限于此，也可以将导体131d或者131e配置于F-R交界面Fl的刚性部110侧或者F-R交界面F2的刚性部 120 侧。导体131d或者131e的数量是任意的。例如，如图63所示，也可以是具有多个(例如两个)导体131d的挠性电路板130。另外，同样地，也可以是具有多个(例如两个)导体 13Ie的挠性电路板130。
如图64所示，有时将内侧覆盖层134、135利用粘接剂135c粘接到挠性基板131。 在这种情况下，在粘接内侧覆盖层134、135时，优选对通孔131c内填充粘接剂135c。由此， 省略用于对通孔131c内填充树脂的其它工序，认为能够使工序简单化。下面，说明图58 图59B示出的挠性电路板130的制造方法。首先，与上述图IOA的工序同样地，准备双面覆铜层叠板(初始材料)。然后，如图 65A所示，例如利用激光，在双面覆铜层叠板上形成通孔131c。如图65B所示，接着例如通过铜板面镀处理来形成镀层3005。详细地说，依次进行无电解镀处理和电解镀处理来形成由无电解镀层3003和电解镀层3004(参照图59B)构成的镀层3005。此时，为了提高镀层的密合性，根据需要也可以进行表面处理等。此外，在制造图60A示出的挠性电路板130的情况下，通过无电解镀处理和电解镀处理，仅在通孔131c的壁面形成镀层3005。另外，在制造图60B示出的挠性电路板130的情况下，通过电解镀处理来形成由电解镀层3004构成的镀层3005。如图65C所示，接着，例如通过光刻技术来对挠性基板131两面的导体层进行图案形成。由此，形成布线层132和133。之后，例如通过与上述实施方式2的挠性电路板130相同的方法来形成内侧覆盖层134、135、屏蔽层136、137以及外侧覆盖层138、139。由此，完成挠性电路板130。挠性电路板130的方式基本上是任意的。例如，如图66A 图66C所示，也可以局部扩大挠性电路板130的宽度。在图66A的示例中，在刚性部110或者120与挠性部RlOO之间的交界(F-R交界面Fl或者F2)中将挠性电路板130的区域分成两个区域时，刚性部110或者120侧的区域 (挠性电路板130进入到刚性部110或者120的部分)的宽度D41大于挠性部RlOO侧的区域的宽度D42(D41 > D42)。由此，挠性电路板130与刚性部110或者120的结合面积变大。其结果，认为F-R连接部的连接可靠性提高。此外，在宽度D41或者D42不固定的情况下(例如参照图66B、图66C)，通过比较两者的平均值，来能够判断哪个更大。另外，如图66B所示，挠性电路板130的宽度也可以在刚性部110或者120与挠性电路板130重叠结合而成的区域RlO (也可以参照图4)内扩大。在本例中，区域RlO的宽度D43大于挠性部RlOO的宽度D42(D43 > D42)。在这种结构中，也与图66A的示例同样地，认为F-R连接部的连接可靠性提高。另外，如图66C所示，挠性电路板130的宽度也可以在刚性部110或者120与挠性部RlOO之间的交界(F-R交界面Fl或者F2)附近扩大。在本例中，在交界附近，挠性电路板130的宽度从D44向D45扩大(D45 > D44)。在这种结构中，也与图66A的示例同样地， 认为F-R连接部的连接可靠性提高。刚挠性电路板100也可以具有电子零件，形成电子器件。也可以是内置电子零件的刚挠性电路板100。例如，如图67所示，也可以在刚性部 110,120中内置有电子零件5003。在图67的示例中内置有两个电子零件5003，但是电子零件的数量是任意的。例如刚性部Iio或者120也可以内置两个以上的电子零件。另外， 也可以刚性部110、120中的仅一方内置有电子零件。采用内置有电子零件的刚挠性电路板 100，能够实现电子器件的高功能化。另外，例如，如图68所示，也可以在刚性部110、120的表面安装有电子零件5004。在图68的示例中，安装有两个电子零件5004，但是电子零件的数量是任意的。例如在刚性部110或者120中也可以安装两个以上的电子零件。另外，也可以在刚性部110、120中的
仅一方安装电子零件。刚性部的数量是任意的。例如，如图69所示，也可以将本发明应用于以下结构、所谓悬臂结构中，该结构为挠性电路板130的仅一端(仅单端)与刚性部120相连接而另一端没有进行连接的结构。在悬臂结构中，挠性电路板130从刚性部120呈尾翼状地突出。另外，也可以使挠性电路板130分支等来连接三个以上的刚性部。关于其它点，在不脱离本发明的宗旨的范围内也能够对刚性部110、120和挠性电路板130等的结构及其结构要素的种类、性能、尺寸、材质、形状、层数或者配置等任意地进行变更。刚性部110、120以及挠性电路板130的层数是任意的。例如为了实现高功能化，也可以形成为更多层的布线板。或者也可以形成为更少层(例如由一层芯部与一层积层部构成的两层)的布线板。另外，芯部的各面(第一面、第二面)中的层数也可以不同。并且， 也可以仅在芯部的单面上形成(层叠)层(布线层、绝缘层)。各布线层的材料并不限于上述材料，能够根据用途等来变更。例如布线层的材料也可以使用铜以外的金属。另外，各绝缘层的材料也是任意的。但是，构成绝缘层的树脂优选热固性树脂或者热塑性树脂。作为热固性树脂除了使用上述环氧树脂以外例如还能够使用酰亚胺树脂(聚酰亚胺)、BT树脂、烯丙基化苯醚树脂(A-PPE树脂)以及芳族聚酰胺树脂等。另外，作为热塑性树脂例如能够使用液晶聚合物(LCP)、PEEK树脂以及PTFE树脂(氟树脂)等。例如基于绝缘性、介质特性、耐热性或者机械特性等观点，期望根据需要来选择这些材料。另外，作为添加剂，能够在上述树脂中含有固化剂、稳定剂、填料等。另外，各布线层和各绝缘层也可以由多个层构成，该多个层由异种材料构成。在积层部中在孔内形成的导体可以是连接导体，也可以是保形导体。但是，优选使用连接导体以确保布线空间。上述实施方式的工序并不限于图6的流程图示出的顺序、内容，在不脱离本发明的宗旨的范围内能够任意地变更顺序、内容。另外，根据用途等，也可以省略不需要的工序。例如各种导体图案的形成方法是任意的。也可以通过板面镀处理法、图形电镀 (pattern plating)法、全添加法、半添加(SAP)法、减去法以及压凹法中的任一个或者任意组合它们中的两个以上的方法来形成导体图案。能够对上述实施方式1 3、其它例等进行组合。例如能够对图四 图33示出的挠性电路板130的端面的结构、图34 图36示出的绝缘层的结构、图37A 图38B示出的锥形部的结构、图39A 图44B示出的连接导体的结构以及图45 图69示出的其它结构任意地进行组合。另外，还能够将这些结构应用于实施方式1 3中的任一个中。以上，说明了本发明的实施方式，但是应该理解为由于设计上的需要或者其它原因所需的各种修改、组合被包括在“权利要求”所记载的发明、与“发明的实施方式”所记载的具体例对应的发明的范围内。产业上的可利用性本发明的刚挠性电路板适合于电子器件的电路基板。另外，本发明的刚挠性电路板的制造方法适合于电子器件的电路基板的制造。
权利要求
1.一种刚挠性电路板，其特征在于，具备 绝缘基板；挠性电路板，其被配置于上述绝缘基板的侧方；以及绝缘层，其被配置于上述绝缘基板与上述挠性电路板之间的交界部上，使上述挠性电路板的至少一部分暴露，上述挠性电路板在上述绝缘基板侧的端部变薄。
2.根据权利要求1所述的刚挠性电路板，其特征在于，上述挠性电路板的上述变薄的部分比上述绝缘层上的导体图案与上述挠性电路板进行电连接的连接部分薄。
3.根据权利要求1所述的刚挠性电路板，其特征在于，上述挠性电路板的上述变薄的部分的厚度为上述连接部分的厚度的90%以下。
4.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述挠性电路板具有挠性基板以及配置于上述挠性基板上的覆盖层， 上述挠性基板和上述覆盖层中的至少一方的厚度在上述端部变薄。
5.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述绝缘层上的导体与上述挠性电路板的导体借助形成于上述绝缘层上的孔内的导体相互电连接，上述挠性电路板的上述变薄的部分比上述孔内的上述导体靠上述绝缘基板侧。
6.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述挠性电路板的上述变薄的部分连续地变薄。
7.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述挠性电路板的上述变薄的部分呈台阶状地变薄。
8.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述挠性电路板的上述绝缘基板侧的端面形成相对于上述挠性电路板的主面倾斜的斜面。
9.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述绝缘基板的上述挠性电路板侧的端面形成相对于上述绝缘基板的主面倾斜的斜
10.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述挠性电路板的上述绝缘基板侧的端面是相对于上述挠性电路板的主面倾斜的斜上述绝缘基板的上述挠性电路板侧的端面是相对于上述绝缘基板的主面倾斜的斜面， 上述挠性电路板的上述端面与上述绝缘基板的上述端面大致平行。
11.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述挠性电路板的上述绝缘基板侧的端面是相对于上述挠性电路板的主面倾斜的斜上述绝缘基板的上述挠性电路板侧的端面是相对于上述绝缘基板的主面倾斜的斜面， 上述挠性电路板的上述端面不与上述绝缘基板的上述端面平行。
12.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述刚挠性电路板具有配置于上述绝缘层上的其它绝缘层，上述绝缘层和上述其它绝缘层具有越接近上述挠性电路板的上述暴露的部分越薄的部分。
13.根据权利要求12所述的刚挠性电路板，其特征在于，上述绝缘层和上述其它绝缘层的上述变薄的部分呈台阶状地变薄。
14.根据权利要求12所述的刚挠性电路板，其特征在于， 上述绝缘层和上述其它绝缘层的上述变薄的部分连续地变薄。
15.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述绝缘层上的导体与上述挠性电路板的导体经由形成于上述绝缘层的孔内的镀层相互电连接。
16.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述绝缘层上的导体与上述挠性电路板的导体经由仅贯穿上述绝缘层的孔内的导体相互电连接。
17.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述绝缘层上的导体与上述挠性电路板的导体经由仅贯穿上述绝缘层的孔内的镀层相互电连接。
18.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 具有多个上述挠性电路板，上述多个挠性电路板在厚度方向上相互分开地配置。
19.根据权利要求18所述的刚挠性电路板，其特征在于，上述绝缘层上的导体经由形成于上述绝缘层中的孔内的导体与上述挠性电路板的导体电连接，形成于上述绝缘层中的上述孔内的上述导体为填充到上述孔内的导体。
20.根据权利要求18所述的刚挠性电路板，其特征在于， 上述多个挠性电路板经由接合片相连接。
21.根据权利要求18所述的刚挠性电路板，其特征在于，在上述多个挠性电路板所包含的至少一个挠性电路板的导体图案的上层形成有屏蔽层。
22.根据权利要求18所述的刚挠性电路板，其特征在于， 上述多个挠性电路板的至少一个具有整面导体图案。
23.根据权利要18所述的刚挠性电路板，其特征在于， 上述多个挠性电路板之间的空间被减压。
24.根据权利要求18所述的刚挠性电路板，其特征在于， 在上述多个挠性电路板之间的空间中填充有填充材料。
25.根据权利要求18所述的刚挠性电路板，其特征在于，上述刚挠性电路板具有其它绝缘层，该其它绝缘层在上述刚挠性电路板的与上述绝缘层的相反侧被配置于上述绝缘基板与上述挠性电路板之间的交界部上，使上述挠性电路板的至少一部分暴露，上述绝缘层上的导体经由形成于上述绝缘层中的孔内的导体与上述挠性电路板的导体电连接，上述其它绝缘层上的导体经由形成于上述其它绝缘层中的孔内的导体与上述挠性电路板的导体电连接。
26.根据权利要求25所述的刚挠性电路板，其特征在于， 上述多个挠性电路板经由接合片相连接。
27.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述挠性电路板具有挠性基板；第一导体，其形成于上述挠性基板的一主面；以及第二导体，其形成于上述挠性基板的另一主面，上述第一导体与上述第二导体经由形成于上述挠性基板中的通孔内的导体电连接。
28.根据权利要求27所述的刚挠性电路板，其特征在于，上述第一导体的至少一部分是金属箔、无电解镀层以及电解镀层进行层叠而成的三层的导体层，并且/或者上述第二导体的至少一部分是金属箔、无电解镀层以及电解镀层进行层叠而成的三层的导体层。
29.根据权利要求28所述的刚挠性电路板，其特征在于，上述第一导体整体是金属箔、无电解镀层以及电解镀层进行层叠而成的三层的导体层，并且/或者上述第二导体整体是金属箔、无电解镀层以及电解镀层进行层叠而成的三层的导体层。
30.根据权利要求27所述的刚挠性电路板，其特征在于， 在上述挠性基板上利用粘接剂粘接有覆盖层，在上述通孔内填充有上述覆盖层的上述粘接剂。
31.根据权利要求27所述的刚挠性电路板，其特征在于， 对上述通孔的壁面实施表面处理。
32.根据权利要求27所述的刚挠性电路板，其特征在于，上述刚挠性电路板具有其它绝缘层，该其它绝缘层在上述刚挠性电路板的与上述绝缘层相反一侧被配置于上述绝缘基板与上述挠性电路板之间的交界部上，使上述挠性电路板的至少一部分暴露，在上述绝缘基板、上述绝缘层以及上述其它绝缘层上形成有其它通孔， 形成于上述绝缘层上的导体与形成于上述其它绝缘层上的导体经由上述其它通孔内的导体相连接。
33.根据权利要求27所述的刚挠性电路板，其特征在于，上述刚挠性电路板具有其它绝缘层，该其它绝缘层在上述刚挠性电路板的与上述绝缘层相反一侧被配置于上述绝缘基板与上述挠性电路板之间的交界部上，使上述挠性电路板的至少一部分暴露，上述绝缘层上的导体经由形成于上述绝缘层中的孔内的导体与上述挠性电路板的导体电连接，上述其它绝缘层上的导体经由形成于上述其它绝缘层中的孔内的导体与上述挠性电路板的导体电连接。
34.根据权利要求27所述的刚挠性电路板，其特征在于，上述绝缘层上的导体与上述挠性电路板的导体经由填充到形成于上述绝缘层中的孔内的导体相互电连接。
35.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述刚挠性电路板的刚性部具有凸部，该凸部从上述挠性电路板的上述暴露的部分与上述绝缘层之间的交界面突出。
36.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 形成有贯穿上述绝缘层和上述挠性电路板的通孔，上述绝缘层上的导体与上述挠性电路板的导体经由上述通孔内的导体相连接。
37.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述绝缘层上的导体经由形成于上述绝缘层中的孔内的导体与上述挠性电路板的导体电连接，形成于上述绝缘层中的上述孔内的上述导体由导电性糊剂构成。
38.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述刚挠性电路板的刚性部具有层数相互不同的多个区域。
39.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述刚挠性电路板内置有电子零件，形成电子器件。
40.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述刚挠性电路板的表面安装有电子零件，形成电子器件。
41.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述挠性电路板仅一侧与上述刚挠性电路板的刚性部相连接。
42.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述挠性电路板的宽度在上述挠性电路板的上述暴露的部分与上述绝缘层之间的交界附近扩大。
43.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于，上述挠性电路板的宽度在上述绝缘层与上述挠性电路板进行重叠而结合的区域内扩大。
44.根据权利要求1 3中的任一项所述的刚挠性电路板，其特征在于， 上述挠性电路板的导体图案呈扇状散开。
45.一种刚挠性电路板的制造方法，其特征在于，包括以下工序 在绝缘基板的侧方配置挠性电路板的工序；以暴露上述挠性电路板的至少一部分的方式，在上述绝缘基板与上述挠性电路板之间的交界部上配置绝缘层的工序；对上述所配置的上述绝缘基板、上述挠性电路板以及上述绝缘层进行加压来使它们一体化，使上述挠性电路板在上述绝缘基板侧的端部变薄的工序。
46.根据权利要求45所述的刚挠性电路板的制造方法，其特征在于， 上述挠性电路板和上述绝缘基板中的至少一方的端面形成斜面。
全文摘要
本发明提供一种刚挠性电路板及其制造方法，刚挠性电路板(100)具有绝缘基板(10a)；挠性电路板(130)，其被配置于上述绝缘基板(10a)的侧方；以及绝缘层(20a、30a)，其被配置于上述绝缘基板(10a)与上述挠性电路板(130)之间的交界部上，使上述挠性电路板(130)的至少一部分(R100)暴露。并且，上述挠性电路板(130)在上述绝缘基板(10a)侧的端部变薄。
文档编号H05K3/46GK102159021SQ20111002070
公开日2011年8月17日 申请日期2011年1月11日 优先权日2010年2月12日
发明者长沼伸幸, 青山雅一, 高桥通昌 申请人:揖斐电株式会社