刚挠性电路板及其制造方法

专利名称：刚挠性电路板及其制造方法
技术领域：
本发明涉及一种具有相互连接的挠性部和刚性部的刚挠性电路板及其制造方法。
背景技术：
在专利文献1中公开了一种刚挠性电路板，该刚挠性电路板的刚性部的表面和背 面的布线图案经由形成于通孔内的导体相连接。在专利文献2中公开了一种可弯曲的多层印刷电路板，该多层印刷电路板是通过 使绝缘基板、半固化浸胶物(pre-preg)以及铜箔重叠来制造。半固化浸胶物是将液状树脂 浸到芳族聚酰胺无纺布中而得到的。在专利文献3、专利文献4中公开了一种刚挠性电路板，通过使导电性凸块压缩变 形而使该刚挠性电路板的挠性部与刚性部相互电连接。在专利文献5中公开了一种刚挠性电路板，该刚挠性电路板的挠性部与刚性部利 用贯通粘接剂层的焊锡凸块相互电连接。在专利文献6中公开了一种所层叠的挠性部与刚性部利用粘接剂相连接的刚挠 性电路板。专利文献1 日本国专利第4021472号公报专利文献2 日本国专利申请公开平10-200258号公报专利文献3 日本国专利申请公开2005-322871号公报专利文献4 日本国专利申请公开2006-100703号公报专利文献5 日本国专利申请公开2005-353861号公报专利文献6 日本国专利申请公开2004-186235号公报在专利文献1中公开的刚挠性电路板中，刚性部的表面和背面的布线图案经由形 成于通孔内的导体相连接。在这种结构中，层间由通孔连接。然而，在连接多个层间的情况 下，占用连接所不需要的空间，因此在形成高密度布线方面不利。在专利文献2中公开的多层印刷电路板中，所有层由将树脂浸到芳族聚酰胺无纺 布中而得到的绝缘层构成。因此挠性部的弯曲性较低。在专利文献3、专利文献4中公开的刚挠性电路板中，通过导电性凸块的压缩变形 使挠性部与刚性部相连接。因此在其连接部中无法得到较高的连接可靠性。在专利文献5中公开的刚挠性电路板中，挠性部与刚性部利用贯通粘接剂层的焊 锡凸块相连接。因此担心在其连接部中残留粘接剂层。在专利文献6中公开的刚挠性电路板中，所层叠的挠性部与刚性部利用粘接剂进 行连接。因此其连接部的连接强度较低。另外，挠性部具有整面扩大的结构(所谓整面挠 性结构)，因此，在加热循环中，在挠性部与刚性部之间的连接部中容易产生裂纹。

发明内容
本发明是鉴于上述情形而做成的，目的在于提供一种具有优异的电特性的刚挠性电路板及其制造方法。 用于解决问题的方案本发明的第一技术方案的刚挠性电路板将表面和背面中的一个面设为第一面、将 另一面设为第二面，该刚挠性电路板包括挠性电路板；第一绝缘层，其被配置于上述挠性 电路板的侧方；第二绝缘层，其被层叠在上述挠性电路板的端部的上述第一面侧以及上述 第一绝缘层的上述第一面侧；第一导体，其是将镀层填充到贯通上述第一绝缘层的第一孔 内而构成的；以及第二导体，其是将镀层填充到贯通上述第二绝缘层的第二孔内而构成的， 上述第一导体与上述第二导体被配置在同一轴线上，相互导通。本发明的第二技术方案的刚挠性电路板的制造方法包括以下工序准备挠性电路 板；准备第一绝缘层，该第一绝缘层具有将镀层填充到贯通孔内而得到的第一导体；准备 第二绝缘层，该第二绝缘层具有将镀层填充到贯通孔内而得到的第二导体；准备第三绝缘 层，该第三绝缘层具有将镀层填充到贯通孔内而得到的第三导体；以上述第一导体、上述第 二导体以及上述第三导体被配置于同一轴线上的方式利用上述第二绝缘层和上述第三绝 缘层夹着上述挠性电路板的端部以及上述第一绝缘层来形成层叠体；以及对上述层叠体进 行加压和加热来使上述第一导体、上述第二导体以及上述第三导体相互导通。此外，“准备”除了包括购买材料、构件而自己制造以外还包括购买成品来使用的 情况等。另外，“加压和加热”既可以同时进行，也可以分开进行。发明的效果根据本发明，能够提供一种通过提高挠性部与刚性部的连接可靠性等而具有优异 的电特性的刚挠性电路板及其制造方法。


图1是本发明的实施方式的刚挠性电路板的剖视图。图2A是表示填充叠层(filled stack)的第一配置的俯视图。图2B是表示填充叠层的第二配置的俯视图。图3是挠性电路板的剖视图。图4是放大表示图1中的一部分区域的剖视图。图5A是用于说明与层间连接有关的孔的配置、形状的俯视图。图5B是用于说明F-R连接部中的孔的配置、形状的俯视图。图6是表示本发明的实施方式的刚挠性电路板的制造方法的流程图。图7A是用于说明芯基板的制造方法的第一工序的图。图7B是用于说明图7A的工序之后的第二工序的图。图7C是用于说明图7B的工序之后的第三工序的图。图7D是用于说明图7C的工序之后的第四工序的图。图8是用于说明加工层间绝缘层的方法的第一工序的图。图9是用于说明图8的工序之后的第二工序的图。图IOA是用于说明挠性电路板的制造方法的第一工序的图。图IOB是用于说明图IOA的工序之后的第二工序的图。
图IOC是用于说明图IOB的工序之后的第三工序的图。图IOD是用于说明图IOC的工序之后的第四工序的图。图IOE是用于说明图IOD的工序之后的第五工序的图。图11是用于说明图IOE的工序之后的第六工序的图。 图12是用于说明图11的工序之后的第七工序的图。。图13是用于说明形成层叠体的第一工序的图。图14是用于说明图13的工序之后的第二工序的图。图15是用于说明图14的工序之后的第三工序的图。图16是用于说明图15的工序之后的第四工序的图。图17是用于说明图16的工序之后的第五工序的图。图18是用于说明图17的工序之后的第六工序的图。图19是用于说明相对于层叠体(芯部)的积层的第一工序的图。图20是用于说明图19的工序之后的第二工序的图。图21是用于说明图20的工序之后的第三工序的图。图22是用于说明图21的工序之后的第四工序的图。图23是用于说明图22的工序之后的第五工序的图。图24是用于说明图23的工序之后的第六工序的图。图25是用于说明图24的工序之后的第七工序的图。图26是用于说明图25的工序之后的第八工序的图。图27是用于说明形成挠性部的工序的图。图28A是表示变更了填充叠层的配置的第一其它例的图。图28B是表示变更了填充叠层的配置的第二其它例的图。图29A是表示变更了填充叠层的数量的第一其它例的图。图29B是表示变更了填充叠层的数量的第二其它例的图。图29C是表示变更了填充叠层的数量的第三其它例的图。图30A是表示与层间连接有关的填充导体与挠性电路板的连接导体被电绝缘的 例子的剖视图。图30B是表示与层间连接有关的填充导体与挠性电路板的连接导体利用中继导 体进行电连接的例子的剖视图。图31是表示没有配置成同心圆状的全叠层结构的剖视图。图32是表示不是全叠层结构的布线板的剖视图。图33是表示仅在芯部的填充导体的一侧配置有积层部的填充导体的布线板的剖 视图。图34是表示变更了填充叠层的尺寸的其它例的俯视图。图35A是表示填充导体等的横截面的形状的第一其它例的图。图35B是表示填充导体等的横截面的形状的第二其它例的图。图35C是表示填充导体等的横截面的形状的第三其它例的图。图36是对填充叠层的填充导体及其孔的非相似的图形进行组合的例子的图。图37是表示芯部的填充导体的纵截面的形状的第一其它例的图。
图38是表示芯部的填充导体的纵截面的形状的第二其它例的图。图 39是表示刚性部具有从与挠性部之间的交界面突出的凸部的例子的图。图40是用于说明图39示出的凸部的效果的图。图41是表示凸部的方式的第一其它例的图。图42A是表示凸部的方式的第二其它例的图。图42B是表示凸部的方式的第三其它例的图。图43A是表示刚性部具有层数相互不同的多个区域的例子的图。图43B是图43A的A-A剖视图。图44A是表示刚性部具有层数相互不同的三个区域的例子的图。图44B是表示两个刚性部分别具有层数相互不同的多个区域的例子的图。图45是表示内置有电子构件的刚挠性电路板的一例的图。图46是表示表面安装有电子构件的刚挠性电路板的一例的图。图47是表示具有两套与挠性电路板相连接的芯部的刚挠性电路板的一例的图。图48是表示具有结合的两个单面挠性电路板的刚挠性电路板的一例的图。图49A是用于说明对两个单面挠性电路板进行结合的第一方法的第一工序的图。图49B是用于说明图49A的工序之后的第二工序的图。图50A是用于说明对两个单面挠性电路板进行结合的第二方法的第一工序的图。图50B是用于说明图50A的工序之后的第二工序的图。图51A是表示两个单面挠性电路板的结合体的一例的图。图51B是表示设置在两个挠性电路板之间的空间填充有填充材料的例子的图。图52是表示将两个挠性电路板中的一个挠性电路板的导体图案形成为整面导体 图案的例子的图。图53A是表示设置在两个挠性电路板之间的空间的配置的一例的图。图53B是表示对设置在两个挠性电路板之间的空间的数量进行变更的第一其它 例的图。图53C是表示对设置在两个挠性电路板之间的空间的数量进行变更的第二其它 例的图。图54是表示悬臂(flying tail)结构的一例的图。图55是表示将与挠性电路板的导体图案相连接的连接导体形成为保形 (conformal)导体的例子的图。图56是表示与挠性电路板的导体图案相连接的连接导体由导电性糊剂构成的例 子的图。图57A是表示与挠性电路板的导体图案相连接的连接导体为通孔内的导体的第 一例的图。图57B是表示与挠性电路板的导体图案相连接的连接导体为通孔内的导体的第 二例的图。图58A是表示形成于挠性电路板的两面上的布线层中的仅一个与刚性部的导体 图案电连接的第一例的图。图58B是表示形成于挠性电路板的两面上的布线层中的仅一个与刚性部的导体图案电连接的第二例的图。图59是表示在挠性基板上形成有通孔的挠性电路板的一例的图。图60A是放大图59中的一部分区域的图。图60B是表示形成于挠性基板中的通孔内的导体为保形导体的例子的图。图60C是表示形成于挠性基板中的通孔内的导体仅由电解镀层构成的例子的图。图61A是表示形成于挠性基板中的通孔的配置的第一例的图。图61B是表示形成于挠性基板中的通孔的配置的第二例的图。图62是表示形成于挠性基板中的通孔内的导体的数量为多个的例子的图。图63A是用于说明图59以及图60A所示的挠性电路板的制造方法的第一工序的 图。图63B是用于说明图63A的工序之后的第二工序的图。图63C是用于说明图63B的工序之后的第三工序的图。图64A是表示局部放大挠性电路板的宽度的第一例的图。图64B是表示局部放大挠性电路板的宽度的第二例的图。图64C是表示局部放大挠性电路板的宽度的第三例的图。图65A是表示F-R连接部中的布线层的方式为直列(straight)的例子的图。图65B是表示布线层在F-R连接部中呈扇状散开的例子的图。
具体实施例方式下面，参照附图详细说明本发明的实施方式。此外，在图中，箭头Zl、Z2分别指相 当于布线板的主面(表面和背面)的法线方向(或者芯基板的厚度方向)的布线板的层叠 方向。另一方面，箭头X1、X2以及Y1、Y2分别指与层叠方向正交的方向(与布线板的主面 平行的方向)。布线板的主面形成X-Y平面。另外，布线板的侧面形成X-Z平面或者Y-Z平面。将填充导体或者其孔的与Z方向正交的截面(X-Y平面)称为横截面。另外，将与 Z方向正交的截面(X-Z平面或者Y-Z平面)称为纵截面。在本实施方式中，将朝向相反的法线方向的两个主面称为第一面(Zl侧的面)、第 二面(Ζ2侧的面)。即，第一面的相反侧的主面为第二面，第二面的相反侧的主面为第一面。 在层叠方向上将接近芯一侧称为下层(或者内层侧)，将远离芯一侧称为上层(或者外层 侧)。除了包括能够作为电路等布线(还包括接地端)而发挥作用的导体图案的层以外，也将仅由密布图案(Plain pattern)(没有空隙的图案)构成的层称为布线层。将形成 于孔内的导体中的形成在孔的内表面(侧面和底面)上的导体膜称为保形导体，将填充到 孔内的导体称为填充导体。在布线层中除了包括上述导体图案以外也有时包括填充导体的
连接盘等。镀层是指在金属、树脂等的表面上使导体(例如金属)层状地析出的情况和 析出而成的导体层(例如金属层)。镀层除了包括电解镀层等湿式镀层以外还包括 PVD (Physical VaporDeposition 物理气相沉积)、CVD (Chemical Vapor Deposition 化学 气相沉积)等干式镀层。
孔或者柱体(突起)的“宽度”如果没有特别指定，则在圆的情况下指直径，在圆 以外的情况下指2截面积Ar)。在孔或者柱体(突起)呈锥形的情况下，将对应部 位的值、 平均值或者最大值等进行比较，能够判断出两个以上的孔或者突起的“宽度”的一致或者不 一致。关于形成于面上的线状图案，将与线正交的方向中的与形成面平行的方向的尺寸称 为“宽度”，将与形成面正交的方向的尺寸称为“高度”或者“厚度”。另外，将从线的一端至 另一端为止的尺寸称为“长度”。但是，在明确记载指其它尺寸的情况下，并不限于此。(实施方式1)本实施方式的刚挠性电路板100是印刷电路板。如图1所示，刚挠性电路板100具 有刚性部Iio和120以及挠性电路板130。刚性部110与刚性部120经由例如将X方向作 为长度方向、将Y方向作为宽度方向的矩形形状的挠性电路板130相连接。S卩，刚性部110 与刚性部120隔着挠性电路板130相对。具体地说，挠性电路板130的两端部进入到刚性 部110和120。并且，刚性部110和120以及挠性电路板130在该进入部分中相连接。在图 中，交界面Fl是相当于刚性部110与挠性部RlOO之间的交界的面，交界面F2是相当于刚 性部120与挠性部RlOO之间的交界的面。另外，挠性部RlOO是被刚性部110与刚性部120 夹着的具有挠性的部分、即挠性电路板130的在交界面Fl与交界面F2之间暴露的一部分。刚性部110 和 120 具备基板 20、绝缘层 10a、30a、40a、50a、60a、70a、80a、90a、布线 层 11、31、41、51、61、71、81、91、填充导体 12、32、42、52、62、72、保形导体 82,92 以及阻焊层 83、93。基板20被配置在挠性电路板130的侧方(X方向)。基板20与挠性电路板130之 间既可以存在间隙，也可以不存在间隙。但是，不存在间隙更容易进行定位。基板20相当 于芯部，比芯部靠上层的绝缘层等相当于积层部。在刚性部110和120中，将芯部(基板20)的填充导体23、积层部的填充导体12、 32、42、52、62、72以及保形导体82、92配置在同一轴线上(轴线Ll上、轴线L2上)，由此沿 着Z方向延伸设置填充叠层S1、S2。填充叠层Sl和S2分别对刚性部110和120的两面的 导体图案、即第一面上的布线层81与第二面上的布线层91相互进行电连接。填充叠层Sl 和S2的配置、数量是任意的。例如，如图2A所示，可以在挠性电路板130的侧方(X方向) 上逐一配置填充叠层Sl和S2，例如，如图2B所示，也可以在挠性电路板130的四个角部上 逐一配置填充叠层Sl和S2。填充叠层的数量也可以是一个(详细参照后述的图28A 图 29C)。基板20 (刚挠性电路板100的芯基板)具有绝缘层20a (第一绝缘层)、布线层21 和22以及填充导体23。在绝缘层20a中形成有贯通绝缘层20a的孔23a。填充导体23是 将电镀层填充到贯通绝缘层20a(第一绝缘层)的孔23a(第一孔)内而构成的。绝缘层20a例如由环氧树脂构成。环氧树脂例如通过树脂浸渍处理而优选含有加 强材料，该加强材料由玻璃纤维(例如玻璃布或者玻璃无纺布)、芳族聚酰胺纤维(例如芳 族聚酰胺无纺布)等无机材料构成。加强材料是热膨胀率小于主材料(在本实施方式中为 环氧树脂)的材料。填充导体23例如由铜镀层构成。后述填充导体23的形状等。例如，如图3所示，挠性电路板130具有挠性基板131 (挠性电路板130的芯基板)、 布线层132和133、内侧覆盖层134和135、屏蔽层136和137以及外侧覆盖层138和139。 挠性电路板130的端部的厚度T31例如为100 μ m。挠性电路板130的中央部的厚度T32例如为150 μ m左右。 挠性基板131例如由绝缘性的聚酰亚胺或者液晶聚合物构成。挠性基板131的厚 度例如为20 50 μ m，优选为25 μ m左右。布线层132 (第一导体图案)形成于挠性基板131的第一面上，布线层133 (第二 导体图案)形成于挠性基板131的第二面上。布线层132和133例如包括条状的布线，该 条状的布线将刚性部110的布线与刚性部120的布线相连接。布线层132和布线层133例 如由铜构成。内侧覆盖层134和135形成于挠性基板131上。内侧覆盖层134、135分别覆盖布 线层132、133，使这些布线层132、133与外部绝缘。内侧覆盖层134和135例如由聚酰亚胺 构成。内侧覆盖层134、135的厚度例如为5 30 μ m左右。屏蔽层136形成于内侧覆盖层134上，屏蔽层137形成于内侧覆盖层135上。屏 蔽层136和137用于对从外部向布线层132和133的电磁噪声以及从布线层132、133向外 部的电磁噪声进行屏蔽。屏蔽层136和137例如由导电性糊剂构成。屏蔽层136和137的 厚度例如为10 30 μ m左右。另外，也可以仅在一面上设置屏蔽层136或者137。屏蔽层136和137的导电性糊剂例如含有银的微颗粒。导电性糊剂优选含有银、 金、铜、碳中的至少一种。特别是，银的导电率较高，因此有效地降低噪声。但是，并不限于 此，屏蔽层136和137的材料是任意的。挠性基板131具有填充导体131b。详细地说，在挠性基板131上形成有孔131a。 填充导体131b是将镀层填充到孔131a内而构成的。布线层132与布线层133经由填充导 体131b电连接。另外，内侧覆盖层135具有填充导体135b。详细地说，在内侧覆盖层135上形成有 孔135a。填充导体131b是将导电性糊剂填充到孔135a内而构成的。屏蔽层137与布线层 133经由填充导体135b电连接。外侧覆盖层138形成于内侧覆盖层134上，外侧覆盖层139形成于内侧覆盖层135 上。外侧覆盖层138覆盖屏蔽层136，外侧覆盖层139覆盖屏蔽层137。外侧覆盖层138和 139使挠性电路板130整体与外部绝缘并且进行保护。外侧覆盖层138和139例如由聚酰 亚胺构成。外侧覆盖层138和139的厚度例如为5 30 μ m左右。绝缘层IOa(第二绝缘层)层叠在挠性电路板130的端部的第一面侧以及绝缘层 20a(第一绝缘层)的第一面侧。详细地说，在挠性电路板130的Xl侧端部的第一面侧层 叠刚性部110的绝缘层10a，在挠性电路板130的X2侧端部的第一面侧层叠刚性部120的 绝缘层10a。另外，绝缘层30a(第三绝缘层)层叠在挠性电路板130的端部的第二面侧以 及绝缘层20a的第二面侧。详细地说，在挠性电路板130的Xl侧端部的第二面侧层叠刚性 部110的绝缘层30a，在挠性电路板130的X2侧端部的第二面侧层叠刚性部120的绝缘层 30a。将挠性电路板130配置在绝缘层20a(第一绝缘层)的侧方(X方向)。详细地说，将 挠性电路板130配置在刚性部110的绝缘层20a与刚性部120的绝缘层20a之间。在图4中放大表示图1中的区域R (刚性部110与挠性电路板130之间的连接部)。 此夕卜，刚性部120和挠性电路板130之间的连接部的结构与刚性部110和挠性电路板130 之间的连接部的结构相同。下面，将挠性电路板130与刚性部110、120之间的连接部称为 F-R连接部。
如 图4所示，绝缘层20a的厚度与挠性电路板130的厚度大致相同。在由挠性电 路板130和绝缘层10a、20a、30a分割的空间(这些构件之间的空隙)中填充树脂20b。树 脂20b例如通过加压而从周围的绝缘层(绝缘层20a等)流出，与周围的绝缘层一体地固 化。绝缘层IOa与绝缘层30a夹着挠性电路板130的端部，在区域RlO内与外侧覆盖层138 和139重叠地结合。如上所述，在绝缘层IOa中形成有填充导体14 (连接导体)，在绝缘层30a中形成 有填充导体34 (连接导体)。填充导体14、34是将镀层分别填充到孔14a、34a内而构成的。 填充导体14与布线层132和布线层11这两者相连接，填充导体34与布线层133和布线 层31这两者相连接。填充导体14经由布线层11所包含的导体图案与填充导体12(第二 导体)的连接盘进行电连接，其中，该填充导体12(第二导体)是将镀层填充到贯通绝缘层 IOa(第二绝缘层)的孔12a(第二孔)内而构成。另外，填充导体34经由布线层31所包含 的导体图案与填充导体32 (第三导体)的连接盘电连接，该填充导体32 (第三导体)是将 镀层填充到贯通绝缘层30a(第三绝缘层)的孔32a(第三孔)内而构成。在本实施方式的刚挠性电路板100中，刚性部110和120与挠性电路板130不通 过连接器电连接。因此即使因落下等而受到冲击的情况下也不会连接器脱落而产生接触不 良ο挠性电路板130的端部分别进入到(被埋入到)刚性部110、120，由此刚性部110 与刚性部120在该进入部分(被埋入的部分)相互电连接。由此，两者的连接变得牢固。如图1所示，具有填充导体42(第四导体)的绝缘层40a(层间绝缘层)被层叠在 绝缘层IOa的第一面侧，具有填充导体52 (第四导体)的绝缘层50a(层间绝缘层)被层叠 在绝缘层30a的第二面侧。在绝缘层40a的第一面上形成有布线层41，在绝缘层50a的第 二面上形成有布线层51。在绝缘层40a的第一面侧层叠有绝缘层60a，在绝缘层50a的第 二面侧层叠有绝缘层70a。在绝缘层60a的第一面上形成有布线层61，在绝缘层70a的第 二面上形成有布线层71。在绝缘层60a的第一面侧层叠有绝缘层80a，在绝缘层70a的第 二面侧层叠有绝缘层90a。在绝缘层80a的第一面上形成有布线层81，在绝缘层90a的第 二面上形成有布线层91。绝缘层10a、30a、40a、50a、60a、70a、80a、90a相当于层间绝缘层。在这些绝缘层 10a,30a 90a上形成有分别贯通绝缘层的孔12a、32a、42a、52a、62a、72a、82a、92a。绝缘 层10a、30a 90a分别具有填充导体12、32、42、52、62、72以及保形导体82、92。填充导体 12,32 72是将镀层分别填充到孔12a、32a 72a内而构成的。保形导体82、92是分别在 孔82a、92a内面形成镀层而构成的。布线层11、31 91例如由铜箔和铜镀层构成。但是，并不限于此，例如也可以省略 铜箔。镀层例如优选由电解镀层构成、由无电解镀层构成以及由它们的两层结构构成。这 些布线层11、31 91的材料例如也可以是铜以外的导体。绝缘层10a、30a 90a的材料例如能够使用将环氧树脂、聚酯树脂、双马来酰亚胺 三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂或者烯丙基化苯醚树脂(A-PPE树 脂)等树脂浸渍到玻璃纤维或者芳族聚酰胺纤维等基材中而得到的材料。填充导体12、32 72以及保形导体82、92例如由铜镀层构成。填充导体12、32 72的形状以及保形导体82、92所形成的孔82a、92a的形状例如分别为锥形圆柱(圆锥台)。
保形导体82、填充导体62、42、12、23、32、52、72以及保形导体92在轴线Ll上以及 轴线L2上从第一面侧向第二面侧依次进行层叠。相邻的填充导体之间进行密合(接触)， 相互导通。在轴线Ll上形成填充叠层Si，在轴线L2上形成填充叠层S2。填充叠层Sl和 S2分别具有整层的层间连接(填充导体或者保形导体)被配置在同一轴线上的结构、所谓 全叠层(full stack)结构。此外，全叠层结构不是必须的结构(参照后述的图32、图33)。如图4、图5A以及图5B所示，填充导体32 (或者孔32a)、填充导体34 (或者孔34a) 以及填充导体23 (或者孔23a)的形状为从第一面侧向第二面侧扩大的呈锥形的锥形圆柱 (圆锥台)。填充导体12 (或者孔12a)以及填充导体14 (或者孔14a)的形状为从第二面 侧向第一面侧扩大的呈锥形的锥形圆柱(圆锥台)。此外，并不限于此，填充导体23等的形 状是任意的(参照后述的图35A 图38)。如图4所示，填充叠层Sl被配置在同一轴线(轴线Li)上，填充导体14、34被配 置在同一轴线(轴线Lll)上。填充叠层Sl与填充导体14、34尔-1 连接部)的距离Dll优 选为875 μ m以下。 如图5A所示，在本实施方式中，与层间连接有关的孔12a、23a、32a、42a、52a、62a、 72a、82a、92a被配置成同心圆状。由此，实现接触面积增加、布线长度缩短。其结果，得到优 异的电特性。但是，它们的中心不一定一致(参照后述的图31 图33)。如图5B所示，在本实施方式中，F-R连接部中的孔14a、34a被配置成同心圆状。而 且，两者的形状彼此相同。但是，它们的中心的位置、形状不一定一致。本实施方式的刚挠性电路板100具有填充导体23和填充导体12(或者填充导体 32)，其中，该填充导体23是将镀层填充到贯通绝缘层20a的孔23a内而构成的，该填充导 体12 (或者填充导体32)是将镀层填充到贯通绝缘层IOa (或者绝缘层30a)的孔12a (或 者孔32a)内而构成的。并且，填充导体23(第一导体)、填充导体12(第二导体)以及填充 导体32(第三导体)被配置在同一轴线上，相互导通。由此，F-R连接部变得牢固。因此， 即使挠性部RlOO弯曲而在F-R连接部产生较大的应力，也能够经得住。另外，容易确保布 线空间，布线图案的设计自由度提高。另外，能够省略X方向或者Y方向的布线，因此能够 实现层间连接中的布线长度的缩短。而且，与层间连接有关的导体、即保形导体82、填充导体62、42、12、23、32、52、72
以及保形导体92成为全叠层结构。因此效果更大。在本实施方式的刚挠性电路板100中，挠性电路板130的导体图案(布线层132、 133)与刚性部110、120的导体图案(布线层11、32)经由填充导体14、34相互电连接。因 此，与不进行导通连接的情况、利用保形导体进行连接的情况相比，F-R连接部的强度提高。上述刚挠性电路板100例如以图6所示的过程来制造。在步骤Sl 1中，准备基板20 (芯基板)、绝缘层10a、30a (层间绝缘层)以及挠性电 路板130。在图7A 图7D中表示基板20的制造方法。如图7A所示，首先准备双面覆铜层叠板2000 (初始材料)。双面覆铜层叠板2000 具有绝缘层20a、铜箔2001和2002。在绝缘层20a的第一面上形成铜箔2001，在绝缘层20a 的第二面上形成铜箔2002。绝缘层20a的材料例如为带加强材料的环氧树脂。如图7B所示，接着利用激光在绝缘层20a中形成孔23a。孔23a贯通铜箔2002和绝缘层20a，但是不贯通到铜箔2001。之后，根据需要进行表面沾污去除处理、软蚀刻处理。如 图7C所示，接着使用模具1001对绝缘层20a进行冲裁加工。由此，如图7D所 示，将绝缘层20a分离为刚性部110和刚性部120。其结果，完成基板20。在图8以及图9中表示加工绝缘层10a、30a的方法。如图8所示，首先准备加工前的绝缘层10a、30a。绝缘层10a、30a的材料例如为将 环氧树脂、聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树 脂或者烯丙基化苯醚树脂(A-PPE树脂)等树脂浸到玻璃纤维或者芳族聚酰胺纤维等基材 中而得到的材料。在该阶段中，绝缘层10a、30a为半固化浸胶物(半固化状态的粘接片)。 但是，代替半固化浸胶物也能够使用RCF(Resin Coated copper Foil 涂树脂铜箔)等。接着，利用模具1002对绝缘层IOa进行冲裁加工，利用模具1003对绝缘层30a进 行冲裁加工。由此，如图9所示，将绝缘层10a、30a分别分离为刚性部110和刚性部120。在图IOA 图12中表示挠性电路板130的制造方法。此外，在本实施方式中，在 一个制造面板上同时制造多个挠性电路板130，在图12的工序中分离其中一个。但是，并不 限于此，也可以在一个制造面板上形成一个挠性电路板130。如图IOA所示，首先准备双面覆铜层叠板(初始材料)。该双面覆铜层叠板具有 挠性基板131、铜箔3001和3002。在挠性基板131的第一面上形成铜箔3001，在挠性基板 131的第二面上形成铜箔3002。挠性基板131的材料例如为绝缘性的聚酰亚胺或者液晶聚 合物。铜箔3001和3002的厚度例如为18 μ m。如图IOB所示，接着形成布线层132、133以及填充导体131b。具体地说，首先例如利用激光在挠性基板131中形成孔131a。孔131a贯通挠性基 板131而到达铜箔3001。之后，根据需要进行表面沾污去除处理、软蚀刻处理。接着，通过铜的板面镀处理(孔131a的镀层处理和整面镀处理)将镀层(例如无 电解镀层和电解镀层)填充到孔131a。由此，形成填充导体131b。接着，通过光刻技术对挠性基板131的两面的导体层进行图案形成。由此，在挠性 基板131的第一面上形成布线层132，在挠性基板131的第二面上形成布线层133。并且， 之后，根据需要进行水平粗糙化处理。如图IOC所示，接着，例如通过加压，在挠性基板131的第一面侧安装内侧覆盖层 134，在挠性基板131的第二面侧安装内侧覆盖层135。由此，布线层132、133分别被内侧覆 盖层134,135覆盖。如图IOD所示，接着形成屏蔽层136、137。具体地说，例如利用激光在内侧覆盖层 135中形成孔135a。接着，在内侧覆盖层134、135的表面印刷导电性糊剂(例如银糊剂)。 由此，在内侧覆盖层134上形成屏蔽层136，在内侧覆盖层135上形成屏蔽层137。另外，在 内侧覆盖层135中形成填充导体135b。如图IOE所示，接着，例如通过加压，在内侧覆盖层134的第一面侧安装外侧覆盖 层138，在内侧覆盖层135的第二面侧安装外侧覆盖层139。由此，屏蔽层136、137分别被 外侧覆盖层138和139覆盖。其结果，制造出多个挠性电路板130。之后，根据需要，形成夹 具孔，形成电解金层。如图11所示，接着例如通过印刷，在外侧覆盖层138的第一面侧形成撕膜片4001， 在外侧覆盖层139的第二面侧形成撕膜片4002。
如图12所示 ，接着例如使用模具，从制造面板取出一个挠性电路板130。这样，得 到上述图3所示的挠性电路板130。此外，分离挠性电路板130的方法并不限于模具而是任 意的。例如也可以使用激光、钻头等来分离挠性电路板130。接着，在图6的步骤S 12中形成基板20 (芯基板)、绝缘层10a、30a (层间绝缘层) 以及挠性电路板130的层叠体。具体地说，首先对基板20 (图7D)、绝缘层10a、30a (图9)、挠性电路板130 (图12) 以及铜箔4003、4004进行对位，例如，如图13所示那样进行配置。基板20被配置在挠性电 路板130的侧方(X方向)。绝缘层IOa被配置在撕膜片4001的侧方(X方向)，绝缘层30a 被配置在撕膜片4002的侧方(X方向)。挠性电路板130的两端部被绝缘层10a、30a夹着。 将铜箔4003、4004配置在最外侧(第一面侧、第二面侧)。例如，如图14所示，接着，利用加压用的夹具1004a和1004b来夹持上述已对位的 构件，并集中进行加热加压。即，同时进行加压和加热处理。此时，利用销1005对夹具1004a 和1004b进行定位。由此，相对于主面大致垂直地进行加压。如图15所示，通过上述加压，从周围的绝缘层(绝缘层10a、20a、30a)挤出树脂 20b，将树脂20b填充到绝缘层20a与挠性电路板130之间的空隙内。另外，通过上述加热， 使半固化浸胶物(绝缘层10a、30a)固化，附着绝缘层20a与绝缘层10a、30a。另外，绝缘层 IOa和30a也与挠性电路板130进行接合。此外，也可以分多次进行上述加压和加热处理。 另外，可以分开进行加热处理和加压，但是同时进行效率更好。在进行加热加压之后，也可 以另外进行用于一体化的加热处理。如图16所示，接着，利用激光，在绝缘层IOa中形成孔12a、14a,在绝缘层30a中形 成孔32a、34a。孔12a到达填充导体23的第一面侧连接盘(布线层21)，孔32a到达填充 导体23的第二面侧连接盘(布线层22)。另外，孔14a到达布线层132，孔34a到达布线层 133。之后，根据需要，进行表面沾污去除处理、软蚀刻处理。如图17所示，接着，例如通过铜的板面镀处理(例如无电解镀处理或者电解镀处 理、或者这两者)，将镀层4005填充到孔12a、14a，将镀层4006填充到孔32a、34a。由此，形 成填充导体12、14、32、34。填充导体12、23、32被配置在同一轴线(轴线Li)上，相互导通。 另外，填充导体14、34也被配置在同一轴线(轴线Lll)上。填充导体14与布线层132相 接合，填充导体34与布线层133相接合。并且，接着通过光刻技术，对两面的导体层进行图案形成。由此，如图18所示，在 绝缘层IOa上形成布线层11，在绝缘层30a上形成布线层31。由此，形成基板20、绝缘层10a、30a以及挠性电路板130的层叠体100a。绝缘层 20a被夹在绝缘层IOa与绝缘层30a之间。接着，在图6的步骤S13中，相对于层叠体IOOa进行积层。如图19所示，具体地说，首先将铜箔4011、绝缘层40a、层叠体100a、绝缘层50a以 及铜箔4012以该顺序进行层叠的方式对它们进行配置。由此，层叠体IOOa被绝缘层40a 与绝缘层50a夹着。在该阶段中，绝缘层40a和50a为半固化浸胶物(半固化状态的粘接 片)。但是，代替半固化浸胶物还能够使用RCFOtesinCoated copper Foil 涂树脂铜箔)寸。接着，进行加热加压。由此，使半固化浸胶物(绝缘层40a和50a)固化，铜箔4011、绝缘层40a、层叠体100a、绝缘层50a以及铜箔4012被一体化。 如图20所示，接着，例如利用激光，在绝缘层40a中形成孔42a，在绝缘层50a中形 成孔52a。之后，根据需要，进行表面沾污去除处理、软蚀刻处理。如图21所示，接着例如通过铜的板面镀处理(例如无电解镀处理或者电解镀处理 或者其两者)将镀层4013填充到孔42a，将镀层4014填充到孔52a。由此，形成填充导体 42和52。填充导体42和52与填充导体12、填充导体23以及填充导体32被配置在同一轴 线(轴线Ll和轴线L2)上(参照图1)。并且，接着，例如通过光刻技术，对两面的导体层进行图案形成。由此，如图22所 示，在绝缘层40a上形成布线层41，在绝缘层50a上形成布线层51。之后，同样地，形成绝缘层60a、70a、布线层61、71以及填充导体62、72。接着，如 图23所示，在该第一面侧配置绝缘层80a和铜箔4021，在该第二面侧配置绝缘层90a和铜 箔4022。然后，进行加热加压。由此，使半固化浸胶物(绝缘层80a和90a)固化，从而上述 构件被一体化。如图24所示，接着，例如利用激光来形成孔82a、92a以及切割线4031 4034。孔 82a形成于绝缘层80a中，孔92a形成于绝缘层90a中。切割线4031和4032形成于绝缘层 40a、60a、80a，切割线4033和4034形成于绝缘层50a、70a、90a。之后，根据需要，进行表面 沾污去除处理、软蚀刻处理。如图25所示，接着，例如通过铜的板面镀处理(例如无电解镀处理或者电解镀处 理或者这两者)在孔82a的内表面形成镀层，在孔92a的内表面形成镀层。由此，形成保形 导体82和92。接着，例如通过光刻技术，对两面的导体层进行图案形成。由此，在绝缘层 80a上形成布线层81，在绝缘层90a上形成布线层91。如图26所示，接着，例如通过丝网印刷或者层压等，在两面形成阻焊层83和93。 之后，例如通过加热使阻焊层83和93固化。另外，根据需要，进行图案形成、打孔以及外形加工。接着，在图6的步骤S 14中，在挠性电路板130的中央部两侧(第一面侧和第二 面侧)形成空间。由此，形成挠性部RlOO(图1)。如图27所示，具体地说，以从挠性电路板130的两面剥下的方式去除被切割线 4031 4034分割的区域Rl和R2的部分。此时，由于配置有撕膜片4001、4002，因此容易 地进行分离。由此，挠性电路板130的中央部暴露，在挠性电路板130的表面和背面(绝缘 层的层叠方向)上形成用于供挠性电路板130翘曲(弯曲)的空间。其结果，完成刚挠性 电路板100 (图1)。之后，根据需要，例如利用掩模蚀刻来去除残留的导体。另外，通过焊锡膏的印刷、 回流焊等，在阻焊层83和93的开口部形成外部连接端子(焊锡凸块)。由此，通过其外部 连接端子，能够将刚挠性电路板100与其它布线板进行连接或者在刚挠性电路板100上安 装电子构件。另外，根据需要，进行外形加工、翘曲矫正、通电检查、外观检查以及最终检查寸。此外，各种导体图案的形成方法是任意的。例如也可以通过板面镀处理法、图形电 镀(pattern plating)、全添加法、半添加(SAP)法、减去法以及压凹法中的任一个或者任 意组合它们中的两个以上的方法来形成导体图案。
在本实 施方式的制造方法适合于制造上述刚挠性电路板100。如果使用这种制造 方法，则以低成本得到优异的刚挠性电路板100。以上，说明了本发明的实施方式的刚挠性电路板及其制造方法，但是本发明并不 限于上述实施方式。填充叠层的配置是任意的。例如，如图28A所示，也可以隔着挠性电路板130而对 角配置填充叠层S。另外，如图28B所示，也可以将填充叠层S配置在挠性电路板130的两 侧(Y方向)。例如，如图29A 图29C所示，填充叠层S的数量可以是一个。例如能够保留图 2A、图2B、图28A、图28B所示的多个填充叠层中的一个而省略其它填充叠层。图29A表示 保留图2A的配置中的一个填充叠层S的例子。图29B表示保留图28A的配置中的一个填 充叠层S的例子。图29C表示保留图29B的配置中的一个填充叠层S的例子。如图30A所示，填充导体14与填充导体12、填充导体34与填充导体32的各组 (对)也可以被电绝缘。另外，也可以这些组中的仅一个被电绝缘。填充叠层S被配置于同 一轴线(轴线L)上，填充导体14、34被配置于同一轴线(轴线L10)上。也能以从Z轴上 离开的方式(例如在X方向或者Y方向上错开)配置填充导体14与填充导体34。如图30B所示，在填充导体14的连接盘与填充导体12的连接盘之间以及填充导 体34的连接盘与填充导体32的连接盘之间例如配置有中继导体lla、31a，由此也可以对各 组(对)进行电连接。如图31所示，即使填充导体42、12、23、32、52等配置成同心圆状，也能够以全叠层 结构制造刚挠性电路板100。全叠层结构不是必须的结构。例如，如图32或者图33所示，只要至少填充导体 23、填充导体12 (或者填充导体32)被配置在同一轴线上，就得到上述布线长度缩短等效 果。但是，全叠层结构效果更大。孔12a、32a、42a、52a、62a、72a、82a、92a不一定是相同尺寸。如图34所示，也可以 具有不同尺寸。另外，也可以将孔23a与孔12a、32a、42a、52a、62a、72a、82a、92a设定为相 同尺寸。填充导体、保形导体或者其连接盘的横截面(X-Y平面)的形状并不限于圆(正 圆)而是任意的。这些面的形状例如，如图35A所示那样可以是正四边形，并且也可以是正 六边形、正八边形等其它正多边形。此外，多边形的角的形状是任意的，例如可以是直角、锐 角、钝角、带有圆角。但是，考虑防止热应力的集中，优选角带有圆角。另外，上述横截面的形状既可以是椭圆形，也可以是长方形、三角形等。上述圆、椭圆、正边角形具有容易与孔的形状相似这种优点。另外，如图35B或者图35C所示，十字形或者正多角星形等从中心起呈放射状画直 线的形状(呈放射状配置多个叶片的形状)也作为上述横截面的形状而较有效。也可以任意地组合上述形状来用作填充导体、保形导体及其连接盘的形状。例如， 如图36所示，也可以对填充导体及其连接盘组合非相似的图形。填充导体的纵截面的形状也是任意的。例如，如图37所示，也可以将填充导体23 的形状形成为圆柱形状。另外，如图38所示，也可以将填充导体23的形状形成为鼓形形 状。在该形状中，第一面侧和第二面侧中的开口 23c和23d的宽度大于位于它们之间(例如厚度方向大致中间)的中间部23e的宽度。因此认为提高镀层的填充性。另外，其结果， 填充导体23的表面的平坦性提高。另外，填充导体23在中间部23e中具有截面积最小的 部分，因此绝缘层20a与填充导体23的连接面积变大，并且它们的连接强度提高。另外，在 中间部23e中容易产生应力，因此可缓和应力(特别是横向(X方向或者Y方向)的应力) 集中到开口 23c和23d附近。因此，能够抑制填充导体23的剥离。另外，其结果，填充导体 23的连接可靠性提高。如图39所示，刚性部110、120也可以具有从与挠性部RlOO之间的交界面F1、 F2(也参照图1)突出的凸部P11、P12。在图39的例子中，刚性部110具有两个凸部P11， 刚性部120具有两个凸部P12。凸部Pll被配置在挠性电路板130的Yl侧和Y2侧，从刚性 部110与挠性部RlOO之间的交界面Fl向X2侧突出。另一方面，凸部P12被配置在挠性电 路板130的Yl侧和Y2侧，从刚性部120与挠性部RlOO之间的交界面F2向Xl侧突出。凸 部P11、P12的平面形状(X-Y平面的形状)例如为矩形形状。通过设置这种凸部P11、P12， 能够抑制在F-R连接部中产生过大的应力。下面，参照图40来说明这种情况。例如按照图39中的线LO来折叠刚挠性电路板100，被收容到便携式电话机等的壳 体5001中。通过折叠，在挠性电路板130的线LO附近形成弯曲部P13。在这种情况下，刚 挠性电路板100有时由于振动、摇动等而被壳体5001按压。此时，当没有凸部P11、P12时，如图40中的箭头XlO所示，壳体5001能够自由地 移动到与交界面Fl或者F2抵接。在这种状态下，当由于振动等而向X2侧的力量被施加到 壳体5001时，挠性电路板130的弯曲部P13被壳体5001向X2侧压入。并且，当挠性电路 板130的弯曲部P13进一步被压入到交界面Fl或者F2附近时，在F-R连接部中产生较大 应力，由此担心断线等。 另夕卜，当存在凸部Pll、P12时，如图40中的箭头Xll所示，壳体5001的移动被凸 部Pll的顶面Fll或者凸部P12的顶面F12限制。因此，壳体5001不会更多压入挠性电路 板130的弯曲部P13。因而，在F-R连接部中不容易产生应力。其结果，能够抑制F-R连接 部中的断线等。凸部P11、P12的突出量D21例如为Imm左右。挠性电路板130的弯曲部P13的突 出量D22例如为2 3mm左右。S卩，在本例中，D22大于D21 (D21 < D22)。但是，并不限于 此，例如，如图41所示，也可以D22小于D21 (D22 < D21)。由此，壳体5001也不容易与挠性 电路板130的弯曲部P13接触。凸部Pll、P12的数量、形状以及配置等是任意的。例如，如图42A所示，也可以在 刚性部Iio和120中的一个、例如仅在刚性部120上形成一个凸部P12。另外，例如，如图 42B所示，凸部Pll和P12的平面形状也可以是梯形形状。如图42B的例子所示，也可以在 挠性电路板130的Yl侧形成凸部P11，在挠性电路板130的Y2侧形成凸部P12。刚性部110和120也可以具有层数相互不同的多个区域。例如，如图43A、图 43B(图43A的A-A剖视图)所示，刚性部110也可以具有九层的区域RlOl和六层的区域 R102。例如进行遮掩等而无法层叠规定层数以上，由此能够形成层数少于区域RlOl的区域 R102。但是，并不限于此，也可以在层叠后切削不需要的层来调整层数。刚性部110和120中的至少一个也可以具有三个以上的层数相互不同的区域。例 如，如图44A所示，刚性部110也可以具有层数相互不同的三个区域RlOl R103。
刚性部1 10和120这两者也可以具有层数相互不同的多个区域。例如，如图44B 所示，刚性部110也可以具有层数相互不同的三个区域RlOl R103，刚性部120也可以具 有层数相互不同的两个区域R104和R105。 此外，在图43A 图44B中，区域RlOl R105分别具有与其它区域不同的层数。当 从层数较多的区域起排列区域RlOl R105时，例如成为区域R101、区域R102、区域R103、 区域R104、区域R105(区域RlOl >区域R102 >区域R103 >区域R104 >区域R105)。刚挠性电路板100也可以具有电子构件，形成电子器件。例如，如图45所示，也可以在刚性部110中内置电子构件5002，在刚性部120中内 置电子构件5003。在图45的例子中内置有两个电子构件5002、5003，但是电子构件的数量 是任意的。例如，刚性部110和120也可以内置两个以上的电子构件。另外，也可以在刚性 部110、120中的仅一个中内置电子构件。采用内置电子构件的刚挠性电路板100，能够实现 电子器件的高功能化。另外，例如，如图46所示，也可以在刚性部110的表面安装电子构件5002，在刚性 部120的表面安装电子构件5003。在图46的例子中安装有两个电子构件5002、5003，但是 电子构件的数量是任意的。例如也可以在刚性部110和120上安装两个以上的电子构件。 另外，也可以在刚性部110、120中的仅一个上安装有电子构件。挠性电路板130的数量是任意的。如图47或者图48所示，例如为了提高挠性部 RlOO的弯曲性，在绝缘层10a、20a、30a的层叠方向(Z方向)上分离地配置多个挠性电路板 是有效的。在图47的例子中，刚挠性电路板100具有两套与挠性电路板130相连接的芯部 (基板20)。两套芯部经由连接层5004相连接。并且，在层叠方向(Z方向)上分离地配置 多个挠性电路板130。连接层5004的材料例如与上述层间绝缘层(绝缘层40a等)相同。 例如通过使半固化浸胶物固化来形成连接层5004。另外，例如，如图48所示，也可以是具有两个单面挠性电路板、挠性电路板 5005(第一挠性电路板)以及挠性电路板5006 (第二挠性电路板)的刚挠性电路板100。挠 性电路板5005具有挠性基板5005a、布线层5005b、内侧覆盖层5005c、屏蔽层5005d以及外 侧覆盖层5005e。挠性电路板5006具有挠性基板5006a、布线层5006b、内侧覆盖层5006c、 屏蔽层5006d以及外侧覆盖层5006e。各结构构件的材料等例如与图3所示的挠性电路板 130相同。在图48的例子中，挠性电路板5005在第一面侧具有布线层5005b，挠性电路板 5006在第二面侧具有布线层5006b。并且，挠性电路板5005的第二面侧与挠性电路板5006 的第一面侧夹着接合片5007而进行物理连接。在挠性电路板5005与挠性电路板5006之 间形成有被接合片5007密闭的空间R11。空间Rll的形状例如为长方体。但是，并不限于 此，空间Rll的形状、数量、配置等是任意的(参照后述的图53A 图53C)。下面，说明图48所示的刚挠性电路板100的制造方法。首先，表示对挠性电路板 5005与挠性电路板5006进行结合的方法的两个例子。如图49A所示，在第一例子中，准备挠性电路板5005和5006。例如能够通过与图 IOA 图IOE的工序相同的工序来制造这些挠性电路板5005和5006。 如图49B所示，接着利用接合片5007来连接挠性电路板5005与挠性电路板5006。在接合片5007上预先形成与空间Rll的形状相对应的孔。另 一方面，如图50A所示，在第二例子中，准备挠性基板5005a和5006a以及接合 片5007，如图50B所示，利用接合片5007来结合挠性基板5005a与挠性基板5006a。之后， 例如通过与图IOA 图IOE的工序相同的工序来制造挠性电路板5005和5006。如图51A所示，也能够通过上述第一例子和第二例子中的任一方法来制造挠性电 路板5005与挠性电路板5006的结合体。之后，例如进行与图11 图27的工序相同的工 序。由此，在挠性电路板5005、5006的两端部中，填充导体14与布线层5005b相连接，填充 导体34与布线层5006b相连接。另外，形成积层、挠性部RlOO等。其结果，完成图48所示 的刚挠性电路板100。在挠性电路板5005与挠性电路板5006之间配置空间Rl 1，由此提高挠性部RlOO 的弯曲性。并且，图48的例子中的挠性部RlOO由两个单面布线板(挠性电路板5005和 5006)构成。因而，挠性部RlOO也比结合双面布线板的情况变薄。其结果，提高挠性部RlOO 的弯曲性。为了提高弯曲性，优选空间Rll的高度D30为2mm以下。空间Rll的高度D30与 接合片5007的厚度相对应。例如能够将空气等气体封入到空间Rll内。但是，在制造工序等中存在热循环的 情况下，空间Rll的气体反复膨胀和收缩，因此有可能产生刚挠性电路板100的性能恶化。 因此，例如优选减压来抽出空间Rll的空气。另外，如图51B所示，通过将填充材料5008(例 如凝胶等)填充到空间R11，也可以挤出空间Rll的空气。对于挠性电路板5005和5006中的一个的导体图案、例如，如图52所示那样将挠 性电路板5005的布线层5005b形成为整体导体图案(例如整面铜图案)，省略屏蔽层5005d 和外侧覆盖层5005e。由此挠性部进一步变薄，进一步提高挠性部RlOO的弯曲性。在图50A、图50B所示的制造方法中，仅在单面形成布线图案的情况下，在两面上 形成导体层之后，利用抗蚀剂对布线层5005b侧的导体层整体进行遮掩，例如通过光刻技 术对布线层5006b侧的导体层进行图案形成。由此，将布线层5006b形成为布线图案，能够 将布线层5005b形成为整体导体图案。例如，如图53A所示，优选将空间Rll配置在挠性部RlOO的整个区域。但是，并不 限于此，也可以根据应力分析等，集中到需要的部位来设置空间R11。空间Rll的数量并不 限于一个，也可以是多个。即，例如，如图53B所示，可以形成两个空间R11，例如，如图53C 所示，也可以形成多个空间R11。空间Rll的形状并不限于长方体，例如，如图53C所示，也 可以是圆柱等形状。空间Rll的形状、数量、配置等基本上是任意的。如图54所示，也可以在挠性电路板130的仅一端(仅单端)与刚性部110相连接 而另一端不进行连接的结构、所谓悬臂结构中应用本发明。在悬臂结构中，挠性电路板130 从刚性部110呈尾翼状突出。如图55所示，与挠性电路板130的导体图案(布线层132、133)相连接的连接导 体并不限于填充导体14、34，也可以是保形导体14b、34b。在这种情况下，例如将树脂14c 填充到孔14a内，将树脂34c填充到孔34a内。如图56所示，用于将挠性电路板130的导体图案(布线层132、133)与刚性部110 或者120的导体图案电连接的连接导体也可以是由导电性糊剂构成的连接导体14d、34d。连接导体14d、34d既可以是填充导体，也可以是保形导体。 如图57A、图57B所示，挠性电路板130的导体图案(布线层132、133)与刚性部 110、120的导体图案(布线层11、32)也可以利用贯通绝缘层30a、挠性电路板130以及绝 缘层IOa的通孔130a内的导体130b、130d相互电连接。图57A所示的导体130b是保形导 体。S卩，导体130b形成于通孔130a的内表面，将树脂130c填充到其内侧。另一方面，图 57B所示的导体130d是填充导体。即，将导体130d填充到通孔130a。在这些例子中，布线 层11、32、132、133利用导体130b、130d电连接。只要是这种连接方式，则简单地制造刚挠 性电路板100。此外，通孔130a也可以贯通刚性部110或者120。如图58A、图58B所示，也可以布线层132、133中的仅一个与刚性部110、120的导 体图案(布线层11、32)电连接。在图58A的例子中，布线层132与布线层11经由填充导 体14相连接。在图58B的例子中，布线层133与布线层31经由填充导体34相连接。如图59所示，也可以在挠性基板131中形成通孔131c。通孔131c贯通挠性基板 131。在图60A中放大表示图59中的区域R3。在图60A的例子中，将导体131d填充到通孔131c。在挠性基板131的第一面和 第二面上分别从下层向上层地依次层叠铜箔3001或者3002、无电解镀层3003以及电解镀 层3004。由此，布线层132包括铜箔3001、无电解镀层3003以及电解镀层3004。另外，布 线层133包括铜箔3002、无电解镀层3003以及电解镀层3004。并且，导体131d由无电解 镀层3003以及电解镀层3004构成。挠性基板131例如由聚酰亚胺构成。无电解镀层3003 和电解镀层3004例如由铜构成。布线层132、通孔131c内的导体131d以及布线层133从挠性基板131的第一面侧 至第二面侧连续。布线层132与布线层133通过导体131d而中继。由此，在挠性基板131 内形成将布线层132与布线层133连接的柱(导体131d)。布线层132、133通过该柱的销 固定效果而被固定，由此形成于具有挠性的挠性基板131的表面和背面的布线层132、133 的稳定性提高。另外，其结果，F-R连接部的位置稳定性以及连接可靠性提高。如图60B所示，代替填充导体(导体131d)而也可以使用保形导体(导体131e) 来实现与上述相同的结构。在图60B的例子中，在通孔131c的内表面形成导体131e。导 体131e由无电解镀层3003和电解镀层3004构成。在这种情况下，例如将树脂131f填充 到导体131e的内侧。例如通过内侧覆盖层134或者135的材料流入到通孔131c来填充树 脂 131f。如图60C所示，只要得到电解镀层3004与挠性基板131的密合性，则也可以省略 无电解镀层3003。另外，同样地，如果不需要，则也可以省略铜箔3001、3002。例如，如图61A所示，优选将导体131d或者131e配置在刚性部110与刚性部120 中间。但是，如图61B所示，也可以靠近刚性部110、120中的任一个来配置。如图61A、图 61B所示，优选将导体131d或者131e配置在挠性部RlOO中。但是，并不限于此，也可以将 导体131d或者131e配置在交界面Fl的刚性部110侧或者交界面F2的刚性部120侧。导体131d或者131e的数量是任意的。例如，如图62所示，也可以是具有多个(例 如两个)导体131d的挠性电路板130。另外，同样地，也可以是具有多个(例如两个)导体 13Ie的挠性电路板130。下面，说明图59以及图60A所示的挠性电路板130的制造方法。
首先，与上述图IOA的工序同样地准备双面覆铜层叠板(初始材料)。然后，如图 63A所示，例如利用激光，在双面覆铜层叠板中形成通孔131c。如图63B所示，接着例如通过铜的板面镀处理来形成镀层3005。详细地说，依次进 行无电解镀处理和电解镀处理来形成包括无电解镀层3003和电解镀层3004 (参照图60A) 的镀层3005。此时，为了提高镀层的密合性，根据需要也可以进行表面处理等。此外，在制造图60B所示的挠性电路板130的情况下，通过无电解镀处理和电解镀 处理，仅在通孔131c侧面形成镀层3005。另外，在制造图60C所示的挠性电路板130的情 况下，通过电解镀处理来形成由电解镀层3004构成的镀层3005。如图63C所示，接着，例如通过光刻技术对挠性基板131的两面的导体层进行图案 形成。由此，形成布线层132和133。之后，例如通过与上述图IOC 图IOE的工序相同的工序来形成内侧覆盖层134、 135、屏蔽层136、137以及外侧覆盖层138、139。由此，完成挠性电路板130。挠性电路板130的方式基本上是任意的。例如，如图64A 图64C所示，也可以局 部扩大挠性电路板130的宽度。在图64A的例子中，在刚性部110或者120与挠性部RlOO之间的交界(交界面Fl 或者F2)中将挠性电路板130的区域分成两个区域时，刚性部110或者120侧的区域(挠 性电路板130进入到刚性部110或者120的部分)的宽度D41大于挠性部RlOO侧的区域 的宽度D42(D41 > D42)。由此，挠性电路板130与刚性部110或者120的结合面积变大。 其结果，F-R连接部的连接可靠性提高。此外，在宽度D41或者D42不恒定的情况下(例如 参照图64B、图64C)，通过比较两者的平均值，能够判断哪个更大。另外，如图64B所示，挠性电路板130的宽度也可以在刚性部110或者120与挠性 电路板130重叠结合的区域RlO (也参照图4)内扩大。在本例中，区域RlO的宽度D43大 于挠性部RlOO的宽度D42(D43 > D42)。在这种结构中，也与图64A的例子同样地提高F-R 连接部的连接可靠性。另外，如图64C所示，挠性电路板130的宽度也可以在刚性部110或者120与挠性 部RlOO之间的交界(交界面Fl或者F2)附近扩大。在本例中，在交界附近，挠性电路板 130的宽度从D44向D45扩大(D45 > D44)。采用这种结构，也与图64A的例子同样地提高 F-R连接部的连接可靠性。挠性电路板130的导体图案(布线层132、133)的方式基本上是任意的。因而，如 图65A所示，F-R连接部中的布线层132、133的方式也可以是直列(直线状平行排列)的。 但是，例如，如图65B所示，为了提高F-R连接部的连接可靠性，优选布线层132、133在F-R 连接部中呈扇状散开、即端子间呈扇状扩大。由此，确保相邻的布线之间的距离，抑制布线 之间的干扰。因而，能够扩大填充导体14、34的宽度。当填充导体14、34的宽度扩大时，挠 性电路板130与刚性部110或者120的结合面积增加。其结果，F-R连接部的连接可靠性 提尚。关于其它点，也在不脱离本发明的主旨的范围内能够对刚性部110、120和挠性电 路板130等的结构及其构成要素的种类、性能、尺寸、材质、形状、层数或者配置等任意地进 行变更。刚性部110、120以及挠性电路板130的层数是任意的。例如为了实现高功能化，也可以形成为更多层的布线板。或者也可以形成为更少层(例如由一层芯部与积层部构成 的两层)的布线板。另外，芯部的各面(第一面、第二面)中的层数也可以不同。并且，也 可以仅在芯部的单面上形成(层叠)层(布线层、绝缘层)。各布线层的材料并不限于上述材料，能够根据用途等进行变更。例如布线层的材 料也可以使用铜以外的金属。另外，各绝缘层的材料也是任意的。但是，构成绝缘层的树脂 优选热固性树脂或者热塑性树脂。作为热固性树脂除了使用上述环氧树脂以外例如还能够 使用酰亚胺树脂(聚酰亚胺)、BT树脂、烯丙基化苯醚树脂(A-PPE树脂)以及芳族聚酰胺 树脂等。另外，作为热塑性树脂例如能够使用液晶聚合物(LCP)、PEEK树脂以及PTFE树脂 (氟树脂)等。例如基于绝缘性、介质特性、耐热性或者机械特性等观点，最好根据需要来选 择这些材料。另外，作为添加剂，能够在上述树脂中含有固化剂、稳定剂、填料等。另外，各 布线层和各绝缘层也可以由多个层构成，该多个层由异种材料构成。在积层部中在孔内形成的导体既可以是填充导体，也可以是保形导体。但是，为了 确保布线空间，优选填充导体。上述实施方式的工序并不限于图6的流程图所示的顺序、内容，在不脱离本发明 的主旨的范围内能够任意地变更顺序、内容。另外，根据用途等，也可以省略不需要的工序。能够组合上述实施方式、其变形例等。以上，说明了本发明的实施方式，但是应该理解为由于设计上的方便或者其它原 因所需的各种修改、组合被包括在“权利要求”所记载的发明、与“发明的实施方式”所记载 的具体例相对应的发明的范围内。产业上的可利用性本发明的刚挠性电路板适合于电子器件的电路基板。另外，本发明的刚挠性电路 板的制造方法适合于电子器件的电路基板的制造。
权利要求
1.一种刚挠性电路板，将表面和背面中的一个面设为第一面、将另一面设为第二面，该 刚挠性电路板的特征在于，包括挠性电路板；第一绝缘层，其被配置于上述挠性电路板的侧方；第二绝缘层，其被层叠在上述挠性电路板的端部的上述第一面侧以及上述第一绝缘层 的上述第一面侧；第一导体，其是将镀层填充到贯通上述第一绝缘层的第一孔内而构成的；以及 第二导体，其是将镀层填充到贯通上述第二绝缘层的第二孔内而构成的， 上述第一导体与上述第二导体被配置在同一轴线上，相互导通。
2.根据权利要求1所述的刚挠性电路板，其特征在于， 在上述第二绝缘层上形成有导体图案，上述挠性电路板在上述第一面侧具有导体图案，在上述第二绝缘层中形成有使上述第二绝缘层上的上述导体图案与上述挠性电路板 的上述导体图案相连接的连接导体。
3.根据权利要求2所述的刚挠性电路板，其特征在于， 上述连接导体与上述第二导体进行电连接。
4.根据权利要求2所述的刚挠性电路板，其特征在于， 上述连接导体由镀层构成。
5.根据权利要求2所述的刚挠性电路板，其特征在于， 上述连接导体由导电性糊剂构成。
6.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于， 包括第三绝缘层，其被层叠在上述挠性电路板的端部的上述第二面侧及上述第一绝缘层的 上述第二面侧；以及第三导体，其是将镀层填充到贯通上述第三绝缘层的第三孔内而构成的， 上述第一导体、上述第二导体以及上述第三导体被配置于同一轴线上，相互导通。
7.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于， 在上述第二绝缘层的上述第一面侧层叠具有第四导体的层间绝缘层，上述第四导体与上述第一导体和上述第二导体被配置于同一轴线上，并且与上述第一 导体和上述第二导体导通。
8.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于， 所有层的层间连接被配置在同一轴线上。
9.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于， 以贯通上述第二绝缘层和上述挠性电路板的方式形成通孔，形成于上述第二绝缘层上的导体图案与形成于上述挠性电路板的导体图案被上述通 孔内的导体连接。
10.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于，由上述第一绝缘层和上述第二绝缘层构成的刚性部具有凸部，该凸部从由上述挠性电 路板构成的挠性部与上述刚性部之间的交界面突出。
11.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于， 具有多个挠性电路板，在上述第一绝缘层和上述第二绝缘层的层叠方向上相互分开地配置有上述多个挠性 电路板。
12.根据权利要求11所述的刚挠性电路板，其特征在于，上述多个挠性电路板是仅单面具有导体图案的第一挠性电路板和第二挠性电路板， 上述第一挠性电路板和上述第二挠性电路板以上述第一挠性电路板在上述第一面侧 具有导体图案、上述第二挠性电路板在上述第二面侧具有导体图案的方式相连接。
13.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于，由上述第一绝缘层和上述第二绝缘层构成的刚性部具有层数相互不同的多个区域。
14.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于，上述挠性电路板仅一端与由上述第一绝缘层和上述第二绝缘层构成的刚性部相连接。
15.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于， 上述挠性电路板包括挠性基板；第一导体图案，其形成于上述挠性基板的上述第一面侧；以及 第二导体图案，其形成于上述挠性基板的上述第二面侧， 其中，在上述挠性基板中形成有通孔，上述第一导体图案、上述通孔内的导体以及上述第二导体图案从上述挠性基板的上述 第一面侧到上述第二面侧地连续形成。
16.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于，上述挠性电路板的宽度在由上述第一绝缘层和上述第二绝缘层构成的刚性部与由上 述挠性电路板构成的挠性部之间的交界附近扩大。
17.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于，上述挠性电路板的宽度在由上述第一绝缘层和上述第二绝缘层构成的刚性部与上述 挠性电路板重叠结合的区域中扩大。
18.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于，在由上述第一绝缘层和上述第二绝缘层构成的刚性部与由上述挠性电路板构成的挠 性部之间的交界处将上述挠性电路板的区域分为两个区域时，上述刚性部侧的区域的宽度 大于上述挠性部侧的区域的宽度。
19.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于，上述挠性电路板的导体图案在由上述第一绝缘层和上述第二绝缘层构成的刚性部与 上述挠性电路板之间的连接部中呈扇状散开。
20.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于， 上述刚挠性电路板内置有电子构件，形成电子器件。
21.根据权利要求1 5中的任一项所述的刚挠性电路板，其特征在于， 上述刚挠性电路板的表面安装有电子构件，形成电子器件。
22.一种刚挠性电路板的制造方法，包括以下工序 准备挠性电路板；准备第一绝缘层，该第一绝缘层具有将镀层填充到贯通孔内而得到的第一导体； 准备第二绝缘层，该第二绝缘层具有将镀层填充到贯通孔内而得到的第二导体； 准备第三绝缘层，该第三绝缘层具有将镀层填充到贯通孔内而得到的第三导体； 以上述第一导体、上述第二导体以及上述第三导体被配置于同一轴线上的方式利用上 述第二绝缘层和上述第三绝缘层夹着上述挠性电路板的端部以及上述第一绝缘层而形成 层叠体；以及对上述层叠体进行加压和加热来使上述第一导体、上述第二导体以及上述第三导体相 互导通。
全文摘要
本发明提供一种刚挠性电路板及其制造方法，刚挠性电路板(100)包括挠性电路板(130)；第一绝缘层(20a)，其被配置于挠性电路板(130)的侧方；第二绝缘层(10a)，其被层叠在挠性电路板(130)的端部的第一面侧以及第一绝缘层(20a)的第一面侧；第一导体(23)，其是将镀层填充到贯通第一绝缘层(20a)的第一孔内而构成的；以及第二导体(12)，其是将镀层填充到贯通第二绝缘层(10a)的第二孔内而构成的。并且，第一导体(23)与第二导体(12)被配置在同一轴线上，相互导通。
文档编号H05K1/14GK102137543SQ201110020728
公开日2011年7月27日 申请日期2011年1月11日 优先权日2010年1月22日
发明者长沼伸幸, 青山雅一, 高桥通昌 申请人:揖斐电株式会社