专利名称：线路结构的制作方法
技术领域：
本发明涉及一种线路结构的制作方法，且特别是涉及ー种具有细线路的线路结构的制作方法。
背景技术：
一般来说，线路板的线路结构通常都是通过光刻与蚀刻制作エ艺或激光烧蚀方式所分别形成。以现有利用激光烧蚀方式所形成的埋入式线路结构的制作エ艺为例，其包括以下步骤。首先，提供一介电层。接着，对介电层的表面照射ー激光光束，以形成一凹刻图案以及ー连接至线路层的盲孔。接着，进行一前处理以将激光后所残留的胶渣或遗留物移除(尤其盲孔底部所暴露出来的线路层表面)。接着，全面性形成一钯层于介电层表面上以及所形成的凹刻图案与盲孔内。之后，进行ー无电电镀法(Electroless Plating),以形成一化学铜层全面性覆盖于介电层表面的钯层上，以及位于凹刻图案及盲孔内的钯层上。接着，再进行一有电电镀法(Electrical Plating)使铜层填满凹刻图案及盲孔。最后，再移除介电层表面上的导电铜层后，至此，埋入式线路结构已大致完成。然而，通过全板电镀来形成导电铜层时，由于盲孔的深度与凹刻图案的深度不同，因此为确实填满盲孔与凹刻图案，就必须延长电镀时间。如此ー来，介电层表面上也相对形成较厚的导电铜层，而后续又必须移除介电层表面上的铜层以形成埋入式线路结构。因此，需要较长的电镀时间以形成较厚的导电铜层的物料成本与时间成本、移除介电层表面上的导电铜层的物料成本与时间成本，以及为处理前述过多且不必要的制作条件所衍生的副产物与废弃物的制作成本与时间成本都是ー种浪费。再者，延长电镀时间所増加的导电铜层，也可能有厚度分布不均匀的现象，将不利于后续再于其上进行增层线路层制作吋，更遑论制作有叠孔设计或更高布线密度线路板的低制作エ艺良率问题产生以及低可靠度的线路结构。此外，若采用光刻与蚀刻制作エ艺来形成线路结构，则会面临大量使用化学药液而造成环境污染及增加成产成本等问题。
发明内容
本发明的目的在于提供一种线路结构的制作方法，可提升制作エ艺良率并降低制作成本。本发明提出一种线路结构的制作方法，其包括以下步骤。压合一介电层于ー线路基板上，其中线路基板具有一第一表面与一第一图案化线路层，介电层具有一第二表面，且介电层覆盖线路基板的第一表面与第一图案化线路层。形成至少ー从介电层的第二表面延伸至第一图案化线路层的盲孔以及一凹刻图案。形成一图案化光致抗蚀剂层于介电层的第ニ表面上，其中图案化光致抗蚀剂层具有至少ー暴露出盲孔与凹刻图案的开ロ，且图案化光致抗蚀剂层的至少ー开ロ的边缘远离盲孔或凹刻图案的周围一定距离以上。图案化光致抗蚀剂层所在的区域定义为一第一区域，而第一区域以外的区域定义为一第二区域。形成ー活化层于第一区域与第二区域，活化层覆 盖于图案化光致抗蚀剂层与位于第二区域内的介电层的第二表面、凹刻图案与盲孔上。移除图案化光致抗蚀剂层及位于第一区域内的活化层，以留下位于第二区域内的活化层。形成ー导电材料于位于第二区域内的活化层上，其中导电材料填满凹刻图案与盲孔，且覆盖位于第二区域内的活化层。移除部分导电材料与位于第二区域内的部分活化层，以使导电材料与介电层的第二表面切齐。基于上述，由于本发明是于形成凹刻图案与盲孔后，先通过图案化光致抗蚀剂层覆盖介电层的部分第二表面，而后在依序形成活化层及导电材料于凹刻图案与盲孔内，其中导电材料与介电层的第二表面齐平。因此，相比较于现有线路结构的制作，本发明的线路结构的制作可有效避免现有全板电镀导电铜层所产生的制作成本与时间成本的浪费及导电铜层有厚度分布不均及表面不平整的问题产生，且也可避免大量使用蚀刻液而造成环境污染的情形。如此ー来，本发明的线路结构的制作方法可具有较佳的可靠度及制作エ艺良率且可降低生产成本。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
图1A至图1G为本发明的一实施例的一种线路结构的制作方法的俯视示意图；图2A至图2G分别绘示沿图1A至图1G的线1_1的剖面示意图。主要元件符号说明100 :线路结构110:线路基板112:核心介电层113 :第一表面114:第一图案化线路层115 :第三表面116:第二图案化线路层120:介电层122:凹刻图案122a:线路凹刻图案122b:接垫凹刻图案123 :第二表面124 :盲孔130 :图案化光致抗蚀剂层132:开ロ140 :活化层150 :种子层160:导电材料D : 一定距离L :激光光束Al :第一区域
A2 :第二区域
具体实施例方式图1A至图1G为本发明之一实施例的一种线路结构的制作方法的俯视示意图。图2A至图2G分别绘示沿图1A至图1G的线1-1的剖面示意图。请同时參考图1A与图2A，依据本实施例的线路结构的制作方法，首先，提供ー线路基板110，其中线路基板110具有彼此相对的一第一表面113与一第三表面115、一第一图案化线路层114以及ー第二图案化线路层116。在本实施例中，第一图案化线路层114配置于第一表面113上，而第二图案化线路层116配置于第二表面115上。需说明的是，于其他未绘示的实施例中，第一图案化线路层114与第二图案化线路层116也可内埋于线路基板110中，也就是说，第一图案化线路层114与第二图案化线路层116也可为ー种内埋式线路层。此外，本实施例的线路基板110的结构也可以仅具有単一线路层，或是具有多层线路层。也就是说，线路基板110可以是单层线路基板(singlelayer circuit board)、双层线路基板(double layer circuit board)或多层线路基板(mult1-layer circuit board)。在此，图2A仅以线路基板110为一双层线路基板来进行说明。接着，请再參考图1A与图2A，压合一介电层120于线路基板110上，其中介电层120具有一第二表面123，且介电层120覆盖线路基板110的第一表面113与第一图案化线路层114。接着，请參考图1B与图2B，形成至少ー从介电层120的第二表面123延伸至线路基板110的第一图案化线路层114的盲孔124以及ー凹刻图案122。在本实施例中，形成盲孔124与凹刻图案122的方法例如是对介电层120的第二表面123照射ー激光光束L，其中射光束L例如为红外线激光光源、紫外线激光光源或准分子激光光源。于此必须说明的是，在本实施例中，凹刻图案122是由至少ー线路凹刻图案122a以及至少ー接垫凹刻图案122b所组成，其中线路凹刻图案122a的宽度小于接垫凹刻图案122b的宽度。接着，请參考图1C与图2C，形成一图案化光致抗蚀剂层130于介电层120的第二表面123上，其中图案化光致抗蚀剂层130覆盖介电层120的第二表面123的一部分，但图案化光致抗蚀剂层130并未覆盖盲孔124、凹刻图案122以及被盲孔124所暴露出的部分第一图案化线路层114。具体来说，图案化光致抗蚀剂层130所在的区域定义为一第一区域Al，而第一区域Al以外的区域定义为一第二区域A2。图案化光致抗蚀剂层130具有至少ー暴露出盲孔124与凹刻图案122的开ロ 132，且图案化光致抗蚀剂层130的开ロ 132的边缘远离盲孔124或凹刻图案122的周围一定距离D以上，其中一定距离D例如是I微米。接着，请參考图1D与图2D，形成一活化层140于第一区域Al与第二区域A2，其中活化层140覆盖图案化光致抗蚀剂层130、位于第二区域A2内的介电层120的第二表面123、凹刻图案122、盲孔124以及被盲孔124所暴露出的部分第一图案化线路层114。此外，活化层140的材质例如是钯。接着，请參考图1E与图2E，移除图案化光致抗蚀剂层130及位于第一区域Al内的活化层140，以暴露出位于图案化光致抗蚀剂层130下方的介电层120的第二表面123的部分，并留下位于第二区域A2内的活化层130。
之后，请參考图1F与图2F，形成一种子层150于活化层140上，即种子层150形成于第二区域A2内，其中种子层150覆盖活化层140，且种子层150的材质例如是铜。接着，形成ー导电材料160于位于第二区域A2内的活化层130上。具体来说，以种子层150为电极，电镀(plating)导电材料160于种子层150上,其中导电材料160是位于第二区域A2内的介电层120的第二表面123上以及凹刻图案122与盲孔124内的活化层140上方的种子层150上,且导电材料160覆盖位于第二区域A2内的介电层120的第二表面123上方的部分种子层150，且填满凹刻图案122以及盲孔124。于此，填充于线路凹刻图案122a内的导电材料160，而后可形成线路(trace)，而填充于接垫凹刻图案122b内的导电材料160，而后可形成接垫(pad)。此外，导电材料160的材质例如是铜。最后，请參考图1G与图2G,对导电材料160进行一研磨步骤，以移除部分导电材料160与位于第二区域A2内的部分活化层140及种子层150，至暴露出介电层120的第二表面123，其中导电材料160与介电层120的第二表面123实质上切齐。此外，本实施例的研磨步骤例如是化学机械研磨(chemical mechanical polish,CMP)。至此，已完成线路结构100的制作。由于本实施例是于形成凹刻图案122与盲孔124后，先通过图案化光致抗蚀剂层130覆盖介电层120的部分第二表面123，而后在依序形成活化层140及采用电镀法于活化层上形成导电材料160。因此，相较于现有通过全板电镀来形成导电铜层而言，本实施例的线路结构100的制作仅于特定的地方(及未覆盖图案化光致抗蚀剂层130的地方)局部形成导电材料160，可有效避免现有于制作エ艺上所产生的制作成本与时间成本的浪费。此夕卜，本实施例的线路结构100的制作也可避免现有因延长电镀时间而产生导电铜层厚度分布不均匀的现象。再者，由于本实施例的导电材料160与介电层120的第二表面123实质上齐平，因此后续于此线路结构100上再进行增层线路的制作时，适于制作叠孔的设计且具有较佳的制作エ艺良率。此外，由于本实施例仅于活化层140的地方形成导电材料160，不是进行全面性的电镀制作エ艺，且无须大量使用蚀刻液来移除多余的导电材料，因此可減少生产成本。另外，由于本实施例是采用照射激光光束L的方式来形成凹刻图案124，而后再形成导电材料160于凹刻图案124内，因此本实施例的线路结构100可具有较佳可靠度的细线路。综上所述，由于本发明是于形成凹刻图案与盲孔后，先通过图案化光致抗蚀剂层覆盖介电层的部分第二表面，而后在依序形成活化层、种子层及导电材料于凹刻图案与盲孔内，其中导电材料与介电层的第二表面齐平。因此，相比较于现有线路结构的制作，本发明的线路结构的制作方法可具有较佳的可靠度及制作エ艺良率且可降低生产成本。虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以所附的权利要求所界定的为准。
权利要求
1.一种线路结构的制作方法，包括 压合一介电层于一线路基板上，其中该线路基板具有第一表面与第一图案化线路层，该介电层具有第二表面，且该介电层覆盖该线路基板的该第一表面与该第一图案化线路层； 形成至少一从该介电层的该第二表面延伸至该第一图案化线路层的盲孔以及一凹刻图案； 形成一图案化光致抗蚀剂层于该介电层的该第二表面上，其中该图案化光致抗蚀剂层具有至少一暴露出该盲孔与该凹刻图案的开口，且该图案化光致抗蚀剂层的该至少一开口的边缘远离该盲孔或该凹刻图案的周围一定距离以上，该图案化光致抗蚀剂层所在的区域定义为一第一区域，而该第一区域以外的区域定义为一第二区域； 形成一活化层于该第一区域与该第二区域，该活化层覆盖于该图案化光致抗蚀剂层与位于该第二区域内的该介电层的该第二表面、该凹刻图案与该盲孔上； 移除该图案化光致抗蚀剂层及位于该第一区域内的该活化层，以留下位于该第二区域内的该活化层； 形成一导电材料于位于该第二区域内的该活化层上，其中该导电材料填满该凹刻图案与该盲孔，且覆盖位于该第二区域内的该活化层；以及 移除部分该导电材料与位于该第二区域内的部分该活化层，以使该导电材料与该介电层的该第二表面切齐。
2.如权利要求1所述的线路结构的制作方法，其中形成该盲孔与该凹刻图案的方法，包括 对该介电层的该第二表面照射一激光光束。
3.如权利要求1所述的线路结构的制作方法，其中该一定距离为I微米。
4.如权利要求1所述的线路结构的制作方法，还包括 形成该导电材料于该凹刻图案与该盲孔内之前，形成一种子层于该活化层上。
5.如权利要求1所述的线路结构的制作方法，其中该导电材料的方法包括电镀法。
6.如权利要求1所述的线路结构的制作方法，其中移除部分该导电材料与位于该第二区域内的部分该活化层的方法，包括对该导电材料进行一研磨步骤，至暴露出该介电层的该第二表面。
7.如权利要求6所述的线路结构的制作方法，其中该研磨步骤包括化学机械研磨(chemical mechanical polish, CMP)。
8.如权利要求1所述的线路结构的制作方法，其中该第一图案化线路层配置于该线路基板的该第一表面上或内埋于该线路基板中。
9.如权利要求1所述的线路结构的制作方法，其中该线路基板还具有一相对于该第一表面的一第三表面以及一位于该第三表面上的第二图案化线路层。
全文摘要
本发明公开一种线路结构的制作方法。其包括压合一具有第二表面的介电层于一线路基板的第一表面与第一图案化线路层上。形成至少一第二表面延伸至第一图案化线路层的盲孔及一凹刻图案。形成一具有至少一暴露出盲孔与凹刻图案的开口的图案化光致抗蚀剂层于第二表面上。图案化光致抗蚀剂层所在的区域定义为第一区域，而第一区域以外的区域定义为第二区域。形成一活化层于第一与第二区域。移除图案化光致抗蚀剂层及位于第一区域内的活化层，以留下位于第二区域内的活化层。形成一导电材料于位于第二区域内的活化层上。移除部分导电材料与位于第二区域内的部分活化层。
文档编号H05K3/18GK103052268SQ20111030561
公开日2013年4月17日 申请日期2011年10月11日 优先权日2011年10月11日
发明者张启民, 余丞博 申请人:欣兴电子股份有限公司