一种应用于靶场测试的加速度记录装置的制造方法
【技术领域】
[0001]本发明属于加速度记录和测量领域，特别是一种应用于靶场测试的加速度记录装置。
【背景技术】
[0002]加速度传感器也称为加速度计是用来测量加速度的惯性传感器件，可用于倾斜角，惯性力，冲击及震动等惯性参数的测量。加速度传感器在汽车，航空航天，军事，工业，医疗等领域有着极为广泛的应用，其中高精度加速度传感器以其体积小，功耗低，与其配合使用的检测电路受温度影响较小等特点而备受关注，高精度加速度传感器是基于微电子机械系统加工而成的微加速度计，高精度加速度计是在微电子技术的基础上发展起来的，它是利用微电子加工技术，制作微型机械结构结合集成电路实现各种功能的技术。在军事和航空航天领域高精度加速度计也是惯性导航系统中重要的惯性器件之一，其精度水平直接决定了惯性导航的精度，它还可与高精度陀螺一起应用于车辆和飞行器导航等领域。高精度加速度计同样在机器人自动控制，地震勘探等领域也有很重要的应用价值。
[0003]在加速度传感器的基础上，发展起来的加速度记录装置常见的主要应用于运输过程冲撞冲击振动监测记录、装配线监测、制动系统、易碎性测试、实验室落体实验测试、飞行颠簸测试、机器监测、火车车钩连接冲击测试等方面，但是目前的加速度记录装置存在着功耗大、成本高的缺陷，只能应用于特定的领域，严重限制了加速度记录装置向更宽更广的领域的发展。
【发明内容】
[0004]本发明所解决的技术问题在于提供一种高精度加速度记录装置，可以很好的测量并记录靶场测试中的弹体的加速度信息。
[0005]实现本发明目的的技术解决方案为:一种应用于靶场测试的加速度记录装置，包括加速度传感模块、A/D转换模块、FPGA信号处理模块、USB数据传输模块、Flash数据存储模块和供电模块；
[0006]所述加速度传感模块输出端与A/D转换模块的输入端相连，A/D转换模块的输出端与FPGA信号处理模块的信号输入端相连，FPGA信号处理模块的一个输出端与A/D转换模块的控制信号输入端相连，FPGA信号处理模块的另一个输出端与USB数据传输模块的输入端相连，FPGA信号处理模块的第三输出端与Flash数据存储模块的输入端相连，Flash数据存储模块的输出端与FPGA信号处理模块的信号输入端相连，USB数据传输模块的输出端与外部计算机相连;供电模块为上述各模块供电；
[0007]加速度传感模块完成加速度信号到电信号的转换;A/D转换模块完成加速度对应的电信号到数字信号的转换;FPGA信号处理模块用于控制A/D转换模块的工作模式，并完成数字信号的处理，同时对数据存储方式进行选择，确定数据存入Flash数据存储模块还是通过USB数据传输模块将数据发送到计算机;Flash数据存储模块则完成数据的存储功能;USB数据传输模块完成加速度记录装置与计算机之间的数据传输。
[0008]整个装置开始工作时，加速度传感模块获得加速度信号，输出到A/D转换模块，A/D转换模块将加速度对应的电压信号转化为数字信号，输出到FPGA信号处理模块完成数据处理，FPGA信号处理模块可将处理后的信号输出到Flash数据存储模块进行保存，也可将数据通过USB数据传输模块传输到计算机进行实时处理。在靶场测试中，加速度记录装置要固定在弹体上，在弹体运动过程中，加速度记录装置将弹体的加速度数据实时地记录到Flash数据存储模块，后通过USB数据传输模块输出到计算机处理，获取弹体运动轨迹。
[0009]本发明与现有技术相比，其显著优点为:I)本发明使用的加速度传感器为高精度、低功耗的三轴加速度计，可获得高精度的加速度数据，不论是靶场测试还是其他的应用领域，都可以满足当前的实际应用需求;2)本发明采用的核心数据处理芯片为XC3S500E系列，在满足数据处理速率和控制功能等要求的同时，节约设计成本，可使本发明在以后获得更加广阔的应用前景;3)本发明采用独立设计的经过结构优化的供电模块，同时选用低功耗芯片，大大降低本发明的功耗，可实现电池供电，充分实现了低功耗、易携带、微型化的设计理念;4)本发明的装置可以很好的测量并记录靶场测试中的弹体的加速度信息；5)本发明的装置结构简单，便于实施。
[0010]下面结合附图对本发明做进一步详细的描述。
【附图说明】
[0011]图1为本发明加速度记录装置的系统总体结构框图。
[0012]图2为本发明A/D转换模块的电路图。
[0013]图3为本发明FIash数据存储模块的电路图。
[0014]图4为本发明供电模块的电路图。
[0015]图5为本发明USB数据传输模块的电路图。
【具体实施方式】
[0016]本发明的加速度记录装置可以通过高精度的加速度传感器获得加速度对应的电压信号，通过对该电压信号进行处理和记录，保存加速度信息，为后续的加速度数据的处理和速度信息的获取打下基础。
[0017]结合图1，本发明的一种应用于靶场测试的加速度记录装置，包括加速度传感模块、A/D转换模块、FPGA信号处理模块、USB数据传输模块、Flash数据存储模块和供电模块；
[0018]所述加速度传感模块输出端与A/D转换模块的输入端相连，A/D转换模块的输出端与FPGA信号处理模块的信号输入端相连，FPGA信号处理模块的一个输出端与A/D转换模块的控制信号输入端相连，FPGA信号处理模块的另一个输出端与USB数据传输模块的输入端相连，FPGA信号处理模块的第三输出端与Flash数据存储模块的输入端相连，Flash数据存储模块的输出端与FPGA信号处理模块的信号输入端相连，USB数据传输模块的输出端与外部计算机相连;供电模块为上述各模块供电；
[0019]加速度传感模块完成加速度信号到电信号的转换;A/D转换模块完成加速度对应的电信号到数字信号的转换;FPGA信号处理模块用于控制A/D转换模块的工作模式，并完成数字信号的处理，同时对数据存储方式进行选择，确定数据存入Flash数据存储模块还是通过USB数据传输模块将数据发送到计算机;Flash数据存储模块则完成数据的存储功能;USB数据传输模块完成加速度记录装置与计算机之间的数据传输。
[0020]所述A/D转换模块包括芯片MAX1309(U9)，芯片MAX1309(U9)的4脚、5脚、7脚、8脚作为A/D转换模块的信号输入端，连接加速度传感模块的输出端;芯片MAX1309(U9)的40脚、41脚、42脚、43脚、44脚、45脚、46脚作为A/D转换模块的控制信号输入端，连接到FPGA信号处理模块的控制信号输出端；芯片MAXl 309 (U9)的26脚、27脚、28脚、29脚、30脚、31脚、32脚、33脚、34脚、35脚、36脚、37脚作为A/D转换模块的信号输出端，连接到FPGA信号处理模块的信号输入端。
[0021]所述的Flash数据存储模块包括芯片MT29F2G08(U3)，芯片MT29F2G08(U3)的8脚、16脚、17脚、18脚连接至IjFPGA信号处理模块的控制信号输出端，芯片MT29F2G08(U3)的29脚、30脚、31脚、32脚、41脚、42脚、43脚、44脚一方面作为Flash数据存储模块的信号输入端口，连接到FPGA信号处理模块的数据输出端；另一方面作为Flash数据存储模块的信号输出端口，连接到FPGA信号处理模块的数据输入端。
[0022]所述FPGA信号处理模块采用的核心处理芯片为XC3S500E系列芯片。
[0023]所述供电模块中，第一电容Cl和第四电容C4并联，一端连接第一两芯插头Pl的I脚和芯片7809的Vin脚，另一端连接到地；第二电容C2和第五电容C5并联，一端连接到芯片7809的Vout脚和芯片7805的Vin脚，另一端连接到地;第三电容C3和第六电容C6并联，一端连接到芯片7805的Vout脚，另一端连接到地;第^^一电容Cl I和第十三电容C13并联，一端连接到芯片41^1117-3.3的3脚爪，另一端连接到地;第十二电容(:12和第十四电容(:14并联，一端连接到芯片41^1117-3.3的2脚01]1'、4脚01]1'，另一端连接到地;第七电容07和第九电容〇9并联，一端连接到芯片AMSl 117-2.5的3脚IN，另一端连接到地;第八电容C8和第十电容ClO并联，一端连接到芯片41^1117-2.5的2脚01]1'、4脚01]1'，另一端连接到地;第十五电容(:15和第十七电容C17并联，一端连接到芯片NCP5661U1的I脚ENABLE、2脚VIN，另一端连接到地;第十六电容C16和第十八电容C18并联，一端连接到芯片NCP5661 (Ul)的4脚VOUT，另一端连接到地，芯片NCP5661(U1)的5脚ERROR连接第一电阻R1，第一电阻Rl的另一端连接到+5V;第十九电容C19 一端连接到芯片79L05(U2)的2脚VIN，另一端连接到地;第二十电容C20和第二十一电容C21并联，一端连接到芯片79L05(U2)的3脚V0UT，另一端连接到地;芯片ICL7660(U3)的2脚CAP+和4脚CAP-间连接第二十四电容C24，第二十二电容C22和第二十三电容C23并联，一端连接到芯片ICL7660(U3)的8脚(V+)，另一端连接到地;第二十五电容C25和第二十六电容C26并联，一端连接到芯片ICL7660(U3)的5脚VOUT，另一端连接到地;第三十电容C30和第Si电容C31并联，一端连接到+1.2V，另一端连接到地；
[0024]输入电压信号连接到第一两芯插头Pl的I脚，第一两芯插头Pl的2脚接地;第一两芯插头Pl的I脚连接到芯片7809的Vin脚，芯片7809的Vout脚连接到芯片7805的Vin脚和芯片ICL7660(U3)的8脚(V+)，芯片7805的Vout脚分别连接到芯片AMS1117-3.3、芯片AMS1117-2.5、芯片NCP5661 (Ul)、第二六芯插头P2的3脚IN、I脚ENAB