专利名称：打印头驱动装置的制作方法
技术领域：
本发明涉及接收最大n比特灰度的串行打印数据并通过该接收的打印数据选择打印头的通电波形来进行打印的打印头驱动装置。
背景技术：
例如，日本专利公开公报特开平8-216457号中的方案是如图23所示的那样，由灰度串行数据变换部3把与来自CPU1的打印头2的各个喷嘴相对应的打印数据变换为包含灰度信息的串行打印数据，提供给灰度并行数据变换部4。灰度并行数据变换部4把串行打印数据变换为与喷嘴的灰度数相对应的灰度并行数据，经过负荷控制部5提供给驱动器6，通过该驱动器6来驱动打印头2。
日本专利公开公报特开平9-11457号中的方案是如图24所示的那样，设置发生与点的大小相对应的多个驱动电压波形的共同波形发生装置7和发生打印数据、移位时钟等的系统控制装置8，从该系统控制装置8向移位电路9供给并存储作为打印数据的2比特灰度数据，由闩锁电路10以预定定时闩锁存储在该移位电路9中的灰度数据，由解码器11变换该闩锁输出，然后，经过信号处理装置12来驱动多路复用器13，选择来自共同波形发生装置7的驱动电压波形的一个，来驱动压电体。
日本专利公开公报特开平6-15846号中的方案是如图25所示的那样，把2比特的并行数据SI1、SI2分别提供给移位寄存器14、15，由闩锁电路16闩锁来自该移位寄存器的每个比特的数据，把该闩锁输出提供给并行/串行变换电路17。另一方面，把打印指令脉冲处理部18的间隔计时器19的输出提供给并行/串行变换电路17，同时，经过“与”门20提供给触发器21，把该触发器21的输出和监视电源电压的输出保护电路22的输出提供给“与”门23，把该“与”门23的输出和并行/串行变换电路17的输出提供给“与”门24，由该“与”门24的输出驱动晶体管Tr，来进行给发热电阻体R的通电。
日本专利公开公报特开平8-216457号中的方案，例如，在处理2值数据时，需要附加空数据而成为与灰度数相同的比特来进行传输，而在数据传输中存在花费时间的问题。日本专利公开公报特开平9-11457号中的方案，例如，在处理2值数据时，同样需要附加空数据而与移位电路的移位数相匹配来进行传输，而在数据传输中存在花费时间的问题。日本专利公开公报特开平6-15846号中的方案，在并行中包括2段移位寄存器，由于作为2比特的并行数据来进行数据传输，而存在信号线增加的问题。
本发明的目的是提供打印头驱动装置，由于能够以串行来进行数据传输，而能够使用于数据传输的信号线为一条，并且，在处理2值数据的情况下，不需要附加空数据来进行传输，越是低比特的打印数据，越是能够缩短数据传输时间，能够实现迅速的打印。
发明内容
技术方案1的发明是一种打印头驱动装置，接收每一象素最大n比特灰度的1比特串行打印数据，根据该接收的打印数据来决定驱动打印头的驱动波形，其特征在于，设置把接收的1比特串行打印数据进行移位的串行输入移位寄存器装置和根据应接收的灰度比特数m(其中，1≤m≤n)来变更移位寄存器装置的移位路径的变更装置。
根据技术方案1的发明，由于能够以串行进行数据传输，就能使用于数据传输的信号线为一条，并且，即使在处理2值数据的情况下，不需要附加空数据来进行传输，越是低比特的打印数据越能缩短数据传输时间，而能够实现迅速的打印。
本发明的这些和其他的目的、优点及特征将通过结合附图对本发明的实施例的描述而得到进一步说明。在这些附图中
图1是表示本发明的第一实施例的电路方框图；图2是表示该实施例中的处理1象素4比特的打印数据时的动作定时的定时波形图；图3是表示该实施例中的处理1象素2比特的打印数据时的动作定时的定时波形图；图4是表示该实施例中的处理1象素1比特的打印数据时的动作定时的定时波形图；图5是表示本发明的第二实施例的电路方框图；图6是表示该实施例中的屏蔽电路的构成的方框图；图7是表示该实施例中的处理1象素4比特的打印数据时的动作定时的定时波形图；图8是表示该实施例中的处理1象素3比特的打印数据时的动作定时的定时波形图；图9是表示该实施例中的处理1象素2比特的打印数据时的动作定时的定时波形图；图10是表示该实施例中的处理1象素1比特的打印数据时的动作定时的定时波形图；图11是表示本发明的第三实施例的电路方框图；图12是表示该实施例中的处理1象素1比特的打印数据时的动作定时的定时波形图；图13是表示本发明的第四实施例的电路方框图；图14是表示该实施例中的带选择器的移位寄存器的构成的方框图；图15是表示该实施例中的处理1象素4比特的打印数据时的动作定时的定时波形图；图16是表示该实施例中的处理1象素1比特的打印数据时的动作定时的定时波形图；图17是表示本发明的第五实施例的电路方框图；图18是表示该实施例中的屏蔽设定电路的构成的图；图19是表示该实施例中的处理1象素4比特的打印数据时的动作定时的定时波形图；图20是表示该实施例中的处理1象素1比特的打印数据时的动作定时的定时波形图；图21是表示本发明的第六实施例的电路方框图；图22是表示该实施例中的处理1象素1比特的打印数据时的动作定时的定时波形图；图23是表示现有例子的电路方框图；图24是表示另一个现有例子的电路方框图；图25是表示另一个现有例子的电路方框图。
实施发明的具体方式下面参照图1至4来说明本发明的第一实施例。
如图1所示的那样，包括串行并行变换电路31，能够实现在每m比特中把m比特(其中，1≤m≤n)灰度的串行打印数据SI变换为并行数据的最大n＝4比特的并行变换；并行移位寄存器装置33，设置有k段4比特并行移位寄存器32，该4比特并行移位寄存器32在每m比特中传输来自该串行并行变换电路31的m比特的并行打印数据；串行数据输出电路34，把从该并行移位寄存器装置33的最终段的4比特并行移位寄存器32所传输的m比特的并行打印数据变换为串行数据，并作为串行打印数据SO而输出。
即，把上述串行并行变换电路31的数据输出端子O1～O4连接到首段的4比特并行移位寄存器32的数据输入端子D1～D4上，把首段～第k-1段的4比特并行移位寄存器32的数据输出端子O1～O4分别连接到第2段～第k段的4比特并行移位寄存器32的数据输入端子D1～D4上，把作为最终段的第k段的4比特并行移位寄存器32的数据输出端子O1～O4连接到上述串行数据输出电路34的数据输入端子D1～D4上。接着，给上述串行并行变换电路31、各个4比特并行移位寄存器32和串行数据输出电路34分别提供复位信号RST、移位时钟SFCK。
把上述各个4比特并行移位寄存器32的数据输出端子O1～O4分别连接到屏蔽电路35的输入端子上。上述屏蔽电路35取入从各4比特并行移位寄存器32所传输的k段的并行数据，通过有效比特选择信号SLT1、SLT2来在各段中屏蔽掉必要的m比特以外的部分，由此，把来自屏蔽电路35的k段并行数据提供给闩锁电路36。有效比特选择信号SLT1、SLT2也提供给上述串行数据输出电路34。
上述串行数据输出电路34在多级连接该打印头驱动装置的情况下给下一段的打印头驱动装置提供串行打印数据。通常，在以1行单位进行打印的行式打印机中，级联多个打印头驱动装置。
上述闩锁电路36以闩锁信号LTN输入的定时分别闩锁来自上述屏蔽电路35的k段的并行数据。把上述闩锁电路36闩锁的k段的并行数据提供给通电波形选择电路37。上述通电波形选择电路37根据来自闩锁电路36的k段并行数据分别对各段从来自通电信号发生电路(未图示)的通电信号TP1～TP15和GND(接地电平)选择一个，而提供给各段的打印头驱动器38。上述各打印头驱动器38分别输出打印头驱动信号OUT1～OUTk。
其中，标号25是驱动装置，26是控制部。控制部26由输出通电信号TP1～TP15的通电信号发生电路27和分别输出闩锁信号LTN、复位信号RST、串行打印数据SI和启动信号ENB的控制信号发生电路28所构成。
在这样的构成中，例如，在1象素4比特的情况下，输入4比特的串行打印数据SI，各部分的动作定时表示在图2中。即，当复位信号RST从低电平上升到高电平时，串行并行变换电路31、各4比特并行移位寄存器32和串行数据输出电路34分别被初始化，在此状态下，串行打印数据SI和移位时钟SFCK输入串行并行变换电路31，串行并行变换电路31每当4比特的串行打印数据输入时变换为4比特的并行打印数据。给各4比特并行移位寄存器32和串行数据输出电路34分别输入移位时钟SFCK，同时，与串行打印数据的第4比特同步而输入启动信号ENB。
这样，各4比特并行移位寄存器32以启动信号ENB输入的定时把4比特并行打印数据传输给后段的4比特并行移位寄存器32来进行数据的移位。当与k段的4比特并行移位寄存器32相对应的4比特并行打印数据的移位结束时，来自最后段的4比特并行移位寄存器32的并行数据由串行数据输出电路34变换为串行打印数据，而提供给下一段的打印头驱动装置。
接着，当与级联连接的全部打印头驱动装置的各4比特并行移位寄存器32相对应的数据的移位结束并且一行的打印数据的移位结束时，输入闩锁信号LTN，一行的打印数据在每个象素中由屏蔽电路35进行预定的屏蔽，并由闩锁电路36进行闩锁。现在由于处理了1象素4比特的最大灰度的打印数据，故不进行由屏蔽电路35所进行的屏蔽。
由闩锁电路36所闩锁的一行的打印数据作为各象素4比特的数据提供给通电波形选择电路37。由通电波形选择电路37对每个象素根据4比特数据从通电信号TP1～TP15和GND中选择一个，并提供给与该选择的通电信号相对应的打印头驱动器38。此时的4比特数据与通电信号的对应关系为表1所示的那样。在一行的每个象素中所选择的打印头驱动信号被输出。
表1
例如，如图2所示的那样，如果与第n个象素相对应的闩锁输出为「FH」，与第n-1个象素相对应的闩锁输出为「EH」，通电波形选择电路37对第n个象素选择通电信号TP15，对第n-1个象素选择通电信号TP14。这样，发生驱动第n个打印头器件的n PIN输出波形和驱动第n-1个打印头器件的n-1PIN输出波形。
在1象素2比特的情况下，2比特的串行打印数据SI被输入，各部分的动作定时为图3所示的那样。即，当复位信号RST从低电平上升到高电平时，串行并行变换电路31、各4比特并行移位寄存器32和串行数据输出电路34分别被初始化，在此状态下，串行打印数据SI和移位时钟SFCK输入串行并行变换电路31，串行并行变换电路31每当2比特的串行打印数据输入时，变换为2比特的并行打印数据。此时，串行并行变换电路31的高位2比特(03，04)成为前一个2比特打印数据。此外，向各4比特并行移位寄存器32和串行数据输出电路34分别输入移位时钟SFCK，同时，与串行打印数据的第2比特同步而输入启动信号ENB。
这样，各4比特并行移位寄存器32以启动信号ENB输入的定时把2比特并行打印数据传输给后段的4比特并行移位寄存器32来进行数据的移位。当与k段的4比特并行移位寄存器32相对应的2比特并行打印数据的移位结束时，来自最后段的4比特并行移位寄存器32的并行数据由串行数据输出电路34变换为串行打印数据，而提供给下一段的打印头驱动装置。
接着，当一行的打印数据的移位结束时，输入闩锁信号LTN，一行的打印数据在每个象素中由屏蔽电路35进行预定的屏蔽，并由闩锁电路36进行闩锁。即，屏蔽电路35强制地屏蔽掉了4比特行中的前2比特，使数据成为「00」，仅把后2比特作为有效比特输出给闩锁电路36。
由闩锁电路36所闩锁的一行的打印数据作为各象素2比特的数据提供给通电波形选择电路37。由通电波形选择电路37对每个象素根据2比特数据从通电信号TP1～TP3和GND中选择一个，并提供给与该选择的通电信号相对应的打印头驱动器38。
即，由于在1象素2比特时能够选择的通电信号(包含GND)为4种，此时不选择通电信号TP4～TP15，仅通电信号TP1～TP3和GND这4种依据数据被选择。
在一行的每个象素中所选择的打印头驱动信号被输出。
例如，如图3所示的那样，如果与第n个象素相对应的闩锁输出为「3H」，与第n-1个象素相对应的闩锁输出为「2H」，通电波形选择电路37对第n个象素选择通电信号TP3，对第n-1个象素选择通电信号TP2。这样，发生驱动第n个打印头器件的n PIN输出波形和驱动第n-1个打印头器件的n-1 PIN输出波形。
在1象素1比特的情况下，1比特的串行打印数据SI被输入，各部分的动作定时为图4所示的那样。即，当复位信号RST从低电平上升到高电平时，串行并行变换电路31、各4比特并行移位寄存器32和串行数据输出电路34分别被初始化，在此状态下，串行打印数据SI和移位时钟SFCK输入串行并行变换电路31，串行并行变换电路31使1比特的串行打印数据原样通过。向各4比特并行移位寄存器32和串行数据输出电路34分别输入移位时钟SFCK，同时，输入一直为高电平状态的启动信号ENB。
这样，各4比特并行移位寄存器32以移位时钟SFCK的定时把1比特的打印数据依次传输给后段的4比特并行移位寄存器32来进行数据的移位。当与k段的4比特并行移位寄存器32相对应的打印数据的移位结束时，来自最后段的4比特并行移位寄存器32的打印数据原样通过，而提供给下一段的打印头驱动装置。
接着，当一行的打印数据的移位结束时，输入闩锁信号LTN，一行的打印数据在每个象素中由屏蔽电路35进行预定的屏蔽，并由闩锁电路36进行闩锁。即，屏蔽电路35强制地屏蔽掉了4比特行中的前3比特，使数据成为「000」，仅把后1比特作为有效比特输出给闩锁电路36。
由闩锁电路36所闩锁的一行的打印数据作为各象素1比特的数据提供给通电波形选择电路37。由通电波形选择电路37对每个象素根据1比特数据从通电信号TP1和GND中选择一个，并提供给与该选择的通电信号相对应的打印头驱动器38。
即，由于在1象素1比特时能够选择的通电信号(包含GND)为2种，此时不选择通电信号TP2～TP15，仅通电信号TP1和GND这2种被选择。
在一行的每个象素中所选择的打印头驱动信号被输出，能够进行2值打印。
例如，如图4所示的那样，如果与第n个象素相对应的闩锁输出为「1H」，与第n-1个象素相对应的闩锁输出为「0H」，通电波形选择电路37对第n个象素选择通电信号TP1，对第n-1个象素选择GND。这样，发生驱动第n个打印头器件的n PIN输出波形和驱动第n-1个打印头器件的n-1 PIN输出波形。此时的n PIN为由TP1的信号所产生的输出波形，n-1 PIN输出波形为零输出的波形。
这样，由于以串行进行与打印头驱动装置相对应的数据传输，故用于数据传输的信号线可以为1条。在能够接收最大4比特灰度的串行打印数据时，即使变更为处理2比特灰度的串行打印数据和2值的1比特串行打印数据，在此情况下，也完全不需要附加空数据来进行传输。这样，越是低比特的打印数据越是能够缩短数据的传输时间，能够实现迅速的打印。
下面参照图5至图10来对本发明的第二实施例进行说明。在图5中，图1中表示的控制部26的图示省略了。
与上述第一实施例相同的部分使用相同的标号，而仅对不同的部分进行说明。该实施例，如图5所示的那样，向选择器电路39提供m比特(其中，1≤m≤n)灰度的串行打印数据SI。
上述选择器电路39，当复位信号RST为低电平时把变换为串行打印数据SI而输入的屏蔽数据从输出端子B提供给屏蔽电路40和串行数据输出电路34，上述屏蔽电路40设定该屏蔽数据，把除了成为必要的m比特之外的部分屏蔽掉。提供给上述串行数据输出电路34的屏蔽数据被输出给级联连接的后段的打印头驱动装置，在后段的打印头驱动装置中，由屏蔽电路所设定。
上述选择器电路39在复位信号RST为高电平时从输出端子A向串行并行变换电路31提供所输入的串行打印数据SI，上述串行并行变换电路31在把该串行打印数据变换为并行打印数据之后，提供给上述屏蔽电路40的输入端子IN1～IN4。上述屏蔽电路40对于从输入端子IN1～IN4所输入的并行打印数据屏蔽掉除必要的m比特之外的部分，而从输出端子OUT1～OUT4提供给首段的4比特并行移位寄存器32。
上述屏蔽电路40，如图6所示的那样，由串行并行变换电路41、闩锁电路42、启动信号生成电路43和“与”门电路44组成，在来自上述选择器电路39的屏蔽数据输入串行并行变换电路41而变换为并行数据之后，由闩锁电路42闩锁该并行数据，把该闩锁了的输出提供给启动信号生成电路43和“与”门电路44。
上述启动信号生成电路43根据取入的数据来决定启动信号ENB的发生定时，把发生的启动信号ENB提供给4比特并行移位寄存器32和串行数据输出电路34。上述“与”门电路44根据由上述闩锁电路42闩锁的屏蔽数据来屏蔽从输入端子IN1～IN4取入的并行打印数据，仅把有效的比特输出给输出端子OUT1～OUT4。
在这样的构成中，例如，在1象素4比特的情况下，如图7所示的那样，使复位信号RST成为低电平状态，在此状态下，与移位时钟SFCK同步，经过选择器电路39把4比特的屏蔽数据提供给屏蔽电路40。这样由屏蔽电路40的闩锁电路42设定屏蔽数据。
接着，在使复位信号RST从低电平上升到高电平而使各4比特并行移位寄存器32和串行数据输出电路34初始化之后，与移位时钟SFCK同步而输入4比特的串行打印数据SI。该串行打印数据经过选择器电路39输入串行并行变换电路31，串行并行变换电路31每当4比特的串行打印数据输入时变换为4比特的并行打印数据。该4比特并行打印数据经过屏蔽电路40提供给首段的4比特并行移位寄存器32。这里，由于处理了1象素4比特的最大灰度的打印数据，屏蔽电路40不进行并行打印数据的屏蔽。
这样，各4比特并行移位寄存器32以启动信号ENB输入的定时来把4比特并行打印数据传输给后段的4比特并行移位寄存器32来进行数据的移位。当与k段的4比特并行移位寄存器32相对应的4比特并行打印数据的移位结束时，来自最终段的4比特并行移位寄存器32的并行数据通过串行数据输出电路34而变换为串行打印数据，而提供给下一段的打印头驱动装置。
接着，当与级联连接的全部打印头驱动装置的各4比特并行移位寄存器32相对应的数据的移位结束并且一行的打印数据的移位结束时，输入闩锁信号LTN，一行的打印数据由闩锁电路36进行闩锁。由闩锁电路36所闩锁的一行的打印数据作为各象素4比特的数据提供给通电波形选择电路37。由通电波形选择电路37对每个象素根据4比特数据从通电信号TP1～TP15和GND中选择一个，并提供给与该选择的通电信号相对应的打印头驱动器38。在一行的每个象素中所选择的打印头驱动信号被输出。
例如，如图7所示的那样，如果与第n个象素相对应的闩锁输出为「FH」，与第n-1个象素相对应的闩锁输出为「EH」，通电波形选择电路37对第n个象素选择通电信号TP15，对第n-1个象素选择通电信号TP14。这样，发生驱动第n个打印头器件的n PIN输出波形和驱动第n-1个打印头器件的n-1 PIN输出波形。
在1象素3比特的情况下，如图8所示的那样，当复位信号RST为低电平状态时，把4比特的屏蔽数据经过选择器电路39设定给屏蔽电路40。
接着，在使复位信号RST从低电平上升到高电平而使各4比特并行移位寄存器32和串行数据输出电路34初始化之后，与移位时钟SFCK同步而输入3比特的串行打印数据SI。该串行打印数据经过选择器电路39输入串行并行变换电路31，串行并行变换电路31每当3比特的串行打印数据输入时变换为3比特的并行打印数据。此时，串行并行变换电路31的高位1比特(04)成为前一个3比特打印数据的低位1比特。
该3比特并行打印数据经过屏蔽电路40提供给首段的4比特并行移位寄存器32。屏蔽电路40强制地屏蔽掉了4比特行中的前1比特，使数据成为「0」，仅把后3比特作为有效比特输出给首段的4比特并行移位寄存器32。
这样，各4比特并行移位寄存器32以启动信号ENB输入的定时来把3比特并行打印数据传输给后段的4比特并行移位寄存器32来进行数据的移位。接着，当与k段的4比特并行移位寄存器32相对应的3比特并行打印数据的移位结束时，来自最终段的4比特并行移位寄存器32的并行数据通过串行数据输出电路34而变换为串行打印数据，而提供给下一段的打印头驱动装置。
这样，当一行的打印数据的移位结束时，输入闩锁信号LTN，一行的打印数据由闩锁电路36进行闩锁。由闩锁电路36所闩锁的一行的打印数据作为各象素3比特的数据提供给通电波形选择电路37。由通电波形选择电路37对每个象素根据3比特数据从通电信号TP1～TP7和GND中选择一个，并提供给与该选择的通电信号相对应的打印头驱动器38。即，当1象素3比特时，能够选择的通电信号(包含GND)为8种。
在一行的每个象素中所选择的打印头驱动信号被输出。
例如，如图8所示的那样，如果与第n个象素相对应的闩锁输出为「7H」，与第n-1个象素相对应的闩锁输出为「6H」，通电波形选择电路37对第n个象素选择通电信号TP7，对第n-1个象素选择通电信号TP6。这样，发生驱动第n个打印头器件的n PIN输出波形和驱动第n-1个打印头器件的n-1 PIN输出波形。
在1象素2比特的情况下，如图9所示的那样，当复位信号RST为低电平状态时，把4比特的屏蔽数据经过选择器电路39设定给屏蔽电路40。这与1象素4比特时相同。
接着，在使复位信号RST从低电平上升到高电平而使各4比特并行移位寄存器32和串行数据输出电路34初始化之后，与移位时钟SFCK同步而输入2比特的串行打印数据SI。该串行打印数据经过选择器电路39输入串行并行变换电路31，串行并行变换电路31每当2比特的串行打印数据输入时变换为2比特的并行打印数据。此时，串行并行变换电路31的高位2比特(03，04)成为前一个2比特打印数据。该2比特并行打印数据经过屏蔽电路40提供给首段的4比特并行移位寄存器32。屏蔽电路40强制地屏蔽掉了4比特行中的前2比特，使数据成为「00」，仅把后2比特作为有效比特而输出。
这样，对各4比特并行移位寄存器32，2比特并行打印数据依次移位而被存储。这样，当一行的打印数据的移位结束时，输入闩锁信号LTN，一行的打印数据由闩锁电路36进行闩锁。由闩锁电路36所闩锁的一行的打印数据作为各象素2比特的数据提供给通电波形选择电路37。由通电波形选择电路37对每个象素根据2比特数据从通电信号TP1～TP3和GND中选择一个，并提供给与该选择的通电信号相对应的打印头驱动器38。即，当1象素3比特时，能够选择的通电信号(包含GND)为4种。在一行的每个象素中所选择的打印头驱动信号被输出。
例如，如图9所示的那样，如果与第n个象素相对应的闩锁输出为「3H」，与第n-1个象素相对应的闩锁输出为「2H」，通电波形选择电路37对第n个象素选择通电信号TP3，对第n-1个象素选择通电信号TP2。这样，发生驱动第n个打印头器件的n PIN输出波形和驱动第n-1个打印头器件的n-1 PIN输出波形。
在1象素1比特的情况下，如图10所示的那样，当复位信号RST为低电平状态时，把4比特的屏蔽数据经过选择器电路39设定给屏蔽电路40。
接着，在使复位信号RST从低电平上升到高电平而使各4比特并行移位寄存器32和串行数据输出电路34初始化之后，与移位时钟SFCK同步而输入1比特的串行打印数据SI。该串行打印数据经过选择器电路39输入串行并行变换电路31，串行并行变换电路31原样输出1比特的串行打印数据。此时，串行并行变换电路31的高位3比特(02，03，04)成为前3个打印数据。该1比特的打印数据经过屏蔽电路40提供给首段的4比特并行移位寄存器32。屏蔽电路40强制地屏蔽掉了4比特行中的前3比特，使数据成为「000」，仅把后1比特作为有效比特而输出。
这样，对各4比特并行移位寄存器32，1比特并行打印数据依次移位而进行被存储。这样，当一行的打印数据的移位结束时，输入闩锁信号LTN，一行的打印数据由闩锁电路36进行闩锁。由闩锁电路36所闩锁的一行的打印数据作为各象素1比特的数据提供给通电波形选择电路37。由通电波形选择电路37对每个象素根据1比特数据从通电信号TP1和GND中选择一个，并提供给与该选择的通电信号相对应的打印头驱动器38。在一行的每个象素中所选择的打印头驱动信号被输出。
例如，如图10所示的那样，如果与第n个象素相对应的闩锁输出为「1H」，与第n-1个象素相对应的闩锁输出为「0H」，通电波形选择电路37对第n个象素选择通电信号TP1，对第n-1个象素选择通电信号GND。这样，发生驱动第n个打印头器件的n PIN输出波形和驱动第n-1个打印头器件的n-1 PIN输出波形。此时的n PIN输出波形成为与信号TP1相同的波形，n-1 PIN输出波形为零输出的波形。
这样，在本实施例中也是，由于以串行来进行对打印头驱动装置的数据的传输，故用于数据传输的信号线可以为1条。在能够接收最大4比特灰度的串行打印数据时，即使变更为处理2比特灰度的串行打印数据和2值的1比特串行打印数据，在此情况下，也完全不需要附加空数据来进行传输。这样，越是低比特的打印数据越是能够缩短数据的传输时间，能够实现迅速的打印。
下面参照图11至图12来对本发明的第三实施例进行说明。在图11中，图1中表示的控制部26的图示省略了。
与上述第一实施例相同的部分使用相同的标号，而仅对不同的部分进行说明。如图11所示的那样，除了屏蔽电路，基本的电路构成与第一实施例相同。不同之处为省略了屏蔽电路这点和改变了通电信号TP1～TP15和GND的设定方法这点。
即，当1象素4比特时，对通电信号TP1～TP15分别设定不同的通电波形，通电波形选择电路37根据来自闩锁电路36的1象素4比特数据从通电信号TP1～TP15和GND中选择一个。
这样，此时的动作与第一实施例中的1象素4比特时相同。
在1象素2比特时，当输入到通电波形选择电路37中的4比特的数据为0H、4H、8H、CH时，通电波形选择电路37分别把通电信号TP4、TP8、TP12设定为与GND相同的状态，以选择GND的通电波形。当4比特的数据为1H、5H、9H、DH时，该通电波形选择电路37分别把通电信号TP5、TP9、TP13设定为与TP1相同的状态，以选择TP1的通电波形。当4比特的数据为2H、6H、AH、EH时，该通电波形选择电路37分别把通电信号TP6、TP10、TP14设定为与TP2相同的状态，以选择TP2的通电波形。当4比特的数据为3H、7H、BH、FH时，该通电波形选择电路37分别把通电信号TP7、TP11、TP15设定为与TP3相同的状态，以选择TP3的通电波形。
此时的动作，即使不强行地屏蔽掉4比特中的前2比特，无论该2比特是怎样的值，仅由后2比特的数据能够进行通电波形的选择。即，在4比特数据中，仅后2比特是有效的，前2比特实际上是无效的。
这样，在此情况下，通过输入2比特串行打印数据，就能进行1象素2比特的灰度打印。
在1象素1比特时，当输入到通电波形选择电路37中的4比特的数据为0H、2H、4H、6H、8H、AH、CH、EH时，该通电波形选择电路37分别把通电信号TP2、TP4、TP6、TP8、TP10、TP12、TP14设定为与GND相同的状态，以选择GND的通电波形。当4比特的数据为1H、3H、5H、7H、9H、BH、DH、FH时，该通电波形选择电路37分别把通电信号TP3、TP5、TP7、TP9、TP11、TP13、TP15设定为与TP1相同的状态，以选择TP1的通电波形。
此时的动作，即使不强行地屏蔽掉4比特中的前3比特，无论该3比特是怎样的值，仅由后1比特的数据能够进行通电波形的选择。即，在4比特数据中，仅后1比特是有效的，前3比特实际上是无效的。
这样，在此情况下，通过输入1比特串行打印数据，就能进行2值打印。
若表示该1象素1比特时的动作定时，为图12所示的那样。例如，如果与第n个象素相对应的闩锁输出为「×××1」，与第n-1个象素相对应的闩锁输出为「×××0」，通电波形选择电路37对第n个象素选择通电信号TP1、TP3、TP5、TP7、TP9、TP11、TP13、TP15中的一个来选择与通电信号TP1相对应的通电波形，对第n-1个象素选择通电信号GND、TP2、TP4、TP6、TP8、TP10、TP12、TP14中的一个来选择与通电信号GND相对应的通电波形。这样，发生驱动第n个打印头器件的n PIN输出波形和驱动第n-1个打印头器件的n-1 PIN输出波形。此时的n PIN输出波形为由TP1的信号所产生的输出波形，n-1 PIN输出波形为零输出的波形。
这样，在该实施例中，由于以串行来进行对打印头驱动装置的数据的传输，故用于数据传输的信号线可以为1条。在能够接收最大4比特灰度的串行打印数据时，即使变更为处理2比特灰度的串行打印数据和2值的1比特串行打印数据，在此情况下，也完全不需要附加空数据来进行传输。这样，越是低比特的打印数据越是能够缩短数据的传输时间，能够实现迅速的打印。
下面参照图13至图16来对本发明的第四实施例进行说明。在图13中，图1中表示的控制部26的图示省略了。
与上述第一实施例相同的部分使用相同的标号，而仅对不同的部分进行说明。该实施例，如图13所示的那样，使用带选择器的移位寄存器51来取代串行并行变换电路31、各4比特并行移位寄存器32和串行数据输出电路34。
上述带选择器的移位寄存器51，如图14所示的那样，由串联连接4段的D型触发器52～55的移位寄存器组和选择器电路56所构成，把m比特灰度的串行打印数据SI相对于4段的D型触发器52～55与移位时钟SFCK同步地依次移位。
在控制信号MSLT是低电平的状态时，上述选择器电路56选择最终段的触发器55的输出而从输出端子Y向移位寄存器51的输出端子SO输出，在控制信号MSLT是高电平的状态时，上述选择器电路56选择首段的触发器的输出而从输出端子Y向移位寄存器51的输出端子SO输出。使各触发器52～55的输出通过输出端子O1～O4输出给屏蔽电路35。
在这样的构成中，例如，在1象素4比特的情况下，输入4比特的串行打印数据SI，此时，控制信号MSLT为低电平，选择器电路56选择最终段的触发器55的输出，从输出端子Y输出。
此时各部分的动作定时为图15所示的那样。即，当复位信号RST从低电平上升到高电平时，各带选择器的移位寄存器51分别被初始化，在此状态下，当串行打印数据SI和移位时钟SFCK输入时，各带选择器的移位寄存器51使串行打印数据依次移位并以4比特单位进行存储。
当与k段的带选择器的移位寄存器51相对应的串行打印数据的移位结束时，从最终段的带选择器的移位寄存器51向下一段的打印头驱动装置供给数据，在下一段中进行移位。
这样，当与级联连接的全部打印头驱动装置的各带选择器的移位寄存器51相对应的数据的移位结束并且一行的打印数据的移位结束时，闩锁信号LTN输入，一行的打印数据从各带选择器的移位寄存器51的输出端子O1～O4经过屏蔽电路35由闩锁电路36进行闩锁。由于现在处理了1象素4比特的最大灰度的打印数据，故不进行由屏蔽电路35所进行的屏蔽。
由闩锁电路36所闩锁的一行的打印数据作为各象素4比特的数据提供给通电波形选择电路37。在通电波形选择电路37中对每个象素根据4比特数据从通电信号TP1～TP15和GND中选择一个，并提供给与该选择的通电信号相对应的打印头驱动器38。这样，在一行的每个象素中所选择的打印头驱动信号被输出。
例如，如图15所示的那样，如果与第n个象素相对应的闩锁输出为「FH」，与第n-1个象素相对应的闩锁输出为「EH」，通电波形选择电路37对第n个象素选择通电信号TP15，对第n-1个象素选择通电信号TP14。这样，发生驱动第n个打印头器件的n PIN输出波形和驱动第n-1个打印头器件的n-1 PIN输出波形。
在1象素1比特的情况下，输入1比特的串行打印数据SI，此时，控制信号MSLT为高电平，选择器电路56选择首段的触发器52的输出，从输出端子Y输出。
此时各部分的动作定时为图16所示的那样。即，当复位信号RST从低电平上升到高电平时，各带选择器的移位寄存器51分别被初始化，在此状态下，当串行打印数据SI和移位时钟SFCK输入时，当各带选择器的移位寄存器51使串行打印数据存储在首段的触发器52中时，接着使该触发器52的输出移位给下一段的带选择器的移位寄存器51。
当与k段的带选择器的移位寄存器51相对应的串行打印数据的移位结束时，从最终段的带选择器的移位寄存器51向下一段的打印头驱动装置供给数据，在下一段中进行移位。
这样，当与级联连接的全部打印头驱动装置的各带选择器的移位寄存器51相对应的数据的移位结束并且一行的打印数据的移位结束时，闩锁信号LTN输入，一行的打印数据从各带选择器的移位寄存器51的输出端子O1～O4经过屏蔽电路35由闩锁电路36进行闩锁。此时屏蔽电路35仅使来自输出端子O1的比特数据为有效的并屏蔽掉来自输出端子O2～O4的输出使其成为0。
这样，由闩锁电路36所闩锁的数据为用1H或0H代表1象素的1比特数据。这样，由闩锁电路36所闩锁的一行的打印数据作为各象素1比特的数据提供给通电波形选择电路37。在通电波形选择电路37中对每个象素根据1比特数据从通电信号TP1和GND中选择一个，并提供给与该选择的通电信号相对应的打印头驱动器38。这样，在一行的每个象素中所选择的打印头驱动信号被输出。
例如，如图16所示的那样，如果与第n个象素相对应的闩锁输出为「1H」，与第n-1个象素相对应的闩锁输出为「0H」，通电波形选择电路37对第n个象素选择通电信号TP1，对第n-1个象素选择通电信号GND。这样，发生驱动第n个打印头器件的n PIN输出波形和驱动第n-1个打印头器件的n-1 PIN输出波形。
这样，在本实施例中也是，由于以串行来进行对打印头驱动装置的数据的传输，故用于数据传输的信号线可以为1条。在能够接收最大4比特灰度的串行打印数据时，即使变更为处理2值的1比特串行打印数据，在此情况下，也完全不需要附加空数据来进行传输。这样，越是低比特的打印数据越是能够缩短数据的传输时间，能够实现迅速的打印。
下面参照图17至图20来对本发明的第五实施例进行说明。在图17中，图1中表示的控制部26的图示省略了。
与上述第一实施例相同的部分使用相同的标号，而仅对不同的部分进行说明。如图17所示的那样，新设置了屏蔽设定电路61，把复位信号RST、移位时钟SFCK、数据SI输入该屏蔽设定电路61，同时，把来自该屏蔽设定电路61的输出SL提供给屏蔽电路35，而作为控制信号MSLT提供给各带选择器的移位寄存器51。
上述屏蔽设定电路61，如图18所示的那样，串联连接2段的D型触发器62、63，把移位时钟SFCK和数据SI输入首段的触发器62，同时，把复位信号RST输入第二段的触发器63。并且，把第二段的触发器63的输出作为信号SL。
在这样的构成中，当复位信号RST为低电平的状态时，与移位时钟SFCK同步把屏蔽数据和移位寄存器的段数设定数据输入到屏蔽设定电路61中，在复位信号RST的上升沿，数据被触发器63闩锁，而作为信号SL提供给屏蔽电路35和各带选择器的移位寄存器51。当该信号SL为低电平时，进行与1象素4比特相对应的电路设定，高电平时，进行与1象素1比特相对应的电路设定。
例如，在1象素4比特的情况下，输入4比特的串行打印数据SI，此时，控制信号MSLT为低电平状态，带选择器的移位寄存器51的选择器电路56选择最终段的触发器55而从输出端子Y输出。
此时各部分的动作定时为图19所示的那样。即，当复位信号RST从低电平上升到高电平时，各带选择器的移位寄存器51分别被初始化，在此状态下，当串行打印数据SI和移位时钟SFCK输入时，各带选择器的移位寄存器51使串行打印数据依次移位并以4比特单位进行存储。
当与k段的带选择器的移位寄存器51相对应的串行打印数据的移位结束时，从最终段的带选择器的移位寄存器51向下一段的打印头驱动装置供给数据，在下一段中进行移位。
这样，当与级联连接的全部打印头驱动装置的各带选择器的移位寄存器51相对应的数据的移位结束并且一行的打印数据的移位结束时，闩锁信号LTN输入，一行的打印数据从各带选择器的移位寄存器51的输出端子O1～O4经过屏蔽电路35由闩锁电路36进行闩锁。由于现在处理了1象素4比特的最大灰度的打印数据，故不进行由屏蔽电路35所进行的屏蔽。
由闩锁电路36所闩锁的一行的打印数据作为各象素4比特的数据提供给通电波形选择电路37。在通电波形选择电路37中对每个象素根据4比特数据从通电信号TP1～TP15和GND中选择一个，并提供给与该选择的通电信号相对应的打印头驱动器38。这样，在一行的每个象素中所选择的打印头驱动信号被输出。
例如，如图19所示的那样，如果与第n个象素相对应的闩锁输出为「FH」，与第n-1个象素相对应的闩锁输出为「EH」，通电波形选择电路37对第n个象素选择通电信号TP15，对第n-1个象素选择通电信号TP14。这样，发生驱动第n个打印头器件的n PIN输出波形和驱动第n-1个打印头器件的n-1 PIN输出波形。
在1象素1比特的情况下，输入1比特的串行打印数据SI，此时，控制信号MSLT为高电平状态，选择器电路56选择首段的触发器52的输出，从输出端子Y输出。
此时各部分的动作定时为图20所示的那样。即，当复位信号RST从低电平上升到高电平时，各带选择器的移位寄存器51分别被初始化，在此状态下，当串行打印数据SI和移位时钟SFCK输入时，当各带选择器的移位寄存器51使串行打印数据存储在首段的触发器52中时，接着使该触发器52的输出移位给下一段的带选择器的移位寄存器51。
当与k段的带选择器的移位寄存器51相对应的串行打印数据的移位结束时，从最终段的带选择器的移位寄存器51向下一段的打印头驱动装置供给数据，在下一段中进行移位。
这样，当与级联连接的全部打印头驱动装置的各带选择器的移位寄存器51相对应的数据的移位结束并且一行的打印数据的移位结束时，闩锁信号LTN输入，一行的打印数据从各带选择器的移位寄存器51的输出端子O1～O4经过屏蔽电路35由闩锁电路36进行闩锁。此时屏蔽电路35仅使来自输出端子O1的比特数据为有效的并屏蔽掉来自输出端子O2～O4的输出使其成为0。
因此，由闩锁电路36所闩锁的数据为用1H或0H代表1象素的1比特数据。这样，由闩锁电路36所闩锁的一行的打印数据作为各象素1比特的数据提供给通电波形选择电路37。在通电波形选择电路37中对每个象素根据1比特数据从通电信号TP1和GND中选择一个，并提供给与该选择的通电信号相对应的打印头驱动器38。这样，在一行的每个象素中所选择的打印头驱动信号被输出。
例如，如图20所示的那样，如果与第n个象素相对应的闩锁输出为「1H」，与第n-1个象素相对应的闩锁输出为「0H」，通电波形选择电路37对第n个象素选择通电信号TP1，对第n-1个象素选择通电信号GND。这样，发生驱动第n个打印头器件的n PIN输出波形和驱动第n-1个打印头器件的n-1 PIN输出波形。
这样，在本实施例中也是，由于以串行来进行对打印头驱动装置的数据的传输，故用于数据传输的信号线可以为1条。在能够接收最大4比特灰度的串行打印数据时，即使变更为处理2值的1比特串行打印数据，在此情况下，也完全不需要附加空数据来进行传输。这样，能够缩短数据的传输时间，能够实现迅速的打印。
下面参照图21至图22来对本发明的第六实施例进行说明。在图21中，图1中表示的控制部26的图示省略了。
与上述第四实施例相同的部分使用相同的标号，而仅对不同的部分进行说明。该实施例，如图21所示的那样，除了屏蔽电路，基本电路构成与第四实施例相同。不同点为省略了屏蔽电路和改变了通电信号TP1～TP15和GND的设定方法。
即，当1象素4比特时，对通电信号TP1～TP15分别设定不同的通电波形，通电波形选择电路37根据来自闩锁电路36的1象素4比特数据从通电信号TP1～TP15和GND中选择一个。
这样，此时的动作与第一实施例中的1象素4比特时相同。
在1象素1比特时，当输入到通电波形选择电路37中的4比特的数据为0H、2H、4H、6H、8H、AH、CH、EH时，该通电波形选择电路37分别把通电信号TP2、TP4、TP6、TP8、TP10、TP12、TP14设定为与GND相同的状态，以选择GND的通电波形。当4比特的数据为1H、3H、5H、7H、9H、BH、DH、FH时，该通电波形选择电路37分别把通电信号TP3、TP5、TP7、TP9、TP11、TP13、TP15设定为与TP1相同的状态，以选择TP1的通电波形。
此时的动作，即使不强行地屏蔽掉4比特中的前3比特，无论该3比特是怎样的值，仅由后1比特的数据能够进行通电波形的选择。即，在4比特数据中，仅后1比特是有效的，前3比特实际上是无效的。
这样，在此情况下，通过输入1比特串行打印数据，就能进行2值打印。
若表示该1象素1比特时的动作定时，为图22所示的那样。例如，如果与第n个象素相对应的闩锁输出为「×××1」，与第n-1个象素相对应的闩锁输出为「×××0」，通电波形选择电路37对第n个象素选择通电信号TP1、TP3、TP5、TP7、TP9、TP11、TP13、TP15中的一个来选择与通电信号TP1相对应的通电波形，对第n-1个象素选择通电信号GND、TP2、TP4、TP6、TP8、TP10、TP12、TP14中的一个来选择与通电信号GND相对应的通电波形。这样，发生驱动第n个打印头器件的n PIN输出波形和驱动第n-1个打印头器件的n-1 PIN输出波形。此时的n PIN输出波形成为与信号TP1相同的波形，n-1 PIN输出波形为零输出的波形。
这样，在该实施例中，由于以串行来进行对打印头驱动装置的数据的传输，故用于数据传输的信号线可以为1条。在能够接收最大4比特灰度的串行打印数据时，即使变更为处理2值的1比特串行打印数据，在此情况下，也完全不需要附加空数据来进行传输。这样，越是低比特的打印数据越是能够缩短数据的传输时间，能够实现迅速的打印。
权利要求
1.一种打印头驱动装置，接收每一象素最大n比特灰度的1比特串行打印数据，根据该接收的打印数据来决定驱动打印头的驱动波形，其特征在于，包括能够进行在每m比特中把m比特(其中，1≤m≤n)灰度的1比特串行打印数据变换为并行数据的最大n比特的并行变换的串行并行变换装置；把由该串行并行变换装置变换的m比特的并行打印数据以每m比特进行传输的n比特并行移位寄存器；选择打印头的通电波形的选择装置；以及把由该选择装置所选择的导电波形提供给打印头的打印头驱动器。
2.根据权利要求1所述的打印头驱动装置，其特征在于，还包括屏蔽掉除该n比特并行移位寄存器传输的n比特的并行打印数据的必要比特之外部分的屏蔽装置；上述选择装置根据从上述屏蔽装置所输出的m比特并行打印数据来选择打印头的通电波形。
3.根据权利要求2所述的打印头驱动装置，其特征在于，屏蔽装置屏蔽掉除必要的m比特之外的部分。
4.根据权利要求1所述的打印头驱动装置，其特征在于，还包括屏蔽装置，其取入用于屏蔽掉除m比特的并行打印数据的必要比特之外部分的屏蔽数据，根据该屏蔽数据来屏蔽由上述串行并行变换装置变换的m比特的并行打印数据，同时，输出用于向后段传输屏蔽了的并行打印数据的定时信号。
5.根据权利要求4所述的打印头驱动装置，其特征在于，从串行打印数据的输入端子来输入上述屏蔽装置取入的屏蔽数据。
6.根据权利要求1～2所述的打印头驱动装置，其特征在于，还包括串行数据输出电路，把从n比特并行移位寄存器的最终段所传输的m比特的并行打印数据变换为串行数据而输出。
7.根据权利要求1所述的打印头驱动装置，其特征在于，还包括设定装置，其设定通电波形以使由除上述n比特并行移位寄存器传输的n比特的并行打印数据的有效m比特之外的(n-m)比特所产生的通电波形的选择成为无效；且上述选择装置根据来自上述n比特并行移位寄存器的m比特并行打印数据来选择打印头的通电波形。
8.根据权利要求1所述的打印头驱动装置，其特征在于，上述串行并行变换装置和上述n比特并行移位寄存器由带选择器的移位寄存器装置构成，该移位寄存器装置由最大n段的移位寄存器组成，当取入m比特灰度的1比特串行打印数据时，被设定为m段的移位寄存器；还包括屏蔽装置，其屏蔽掉该移位寄存器装置的最大n段输出数据中除有效的m比特之外的部分；且上述选择装置根据从上述屏蔽装置所输出的m比特并行打印数据来选择打印头的通电波形。
9.根据权利要求8所述的打印头驱动装置，其特征在于，从串行打印数据的输入端子来输入带选择器的移位寄存器中的移位寄存器段数的设定数据。
10.根据权利要求8或9所述的打印头驱动装置，其特征在于，上述屏蔽装置通过从串行打印数据的输入端子输入的数据来进行用于屏蔽掉除m比特的并行打印数据的有效m比特之外部分的设定。
11.根据权利要求1所述的打印头驱动装置，其特征在于，上述串行并行变换装置和上述n比特并行移位寄存器由带选择器的移位寄存器装置构成，该移位寄存器装置由最大n段的移位寄存器组成，当取入m比特灰度的1比特串行打印数据时，被设定为m段的移位寄存器；还包括设定装置，其把从上述带选择器的移位寄存器装置所设定的各段输出的数据作为m比特的并行打印数据，设定通电波形以使由除该m比特的并行打印数据的有效m比特之外部分所产生的通电波形的选择成为无效的；且上述选择装置根据来自上述带选择器的移位寄存器装置的m比特并行打印数据来选择打印头的通电波形。
全文摘要
一种打印头驱动装置，接收每一象素最大n比特灰度的1比特串行打印数据，由该打印数据选择打印头的通电波形来进行打印，包括能够进行把例如2比特灰度的串行打印数据变换为并行数据的最大4比特的并行变换的串行并行变换电路；以每2比特传输由该变换电路变换的并行打印数据的4比特并行移位寄存器；屏蔽掉除4比特的打印数据的必要2比特之外的部分的屏蔽电路。通过来自该屏蔽电路的2比特打印数据来选择打印头的通电波形，而进行打印。
文档编号B41J2/52GK1426895SQ0212649
公开日2003年7月2日 申请日期1999年1月15日 优先权日1998年1月16日
发明者高村纯, 仁田升, 小野俊一 申请人:东芝泰格有限公司