专利名称：阵列基板和具有该阵列基板的显示设备的制作方法
技术领域：
本发明涉及一种用于防止静电的显示设备的阵列基板。
背景技术：
通常，液晶显示(LCD)设备包括具有阵列基板的LCD板、面向阵列基板的相对基板、在阵列基板和相对基板之间插入的液晶层、以及用于驱动LCD板的驱动单元。阵列基板包括多条栅极线、多条数据线、以及诸如电连接到栅极线和数据线的薄膜晶体管(TFT)的多个开关元件。在LCD板制造过程期间，可能产生静电，并且所述静电可能引起诸如短路或开路的线路(wiring)缺陷和对于TFT的损害。
近来，为了减小LCD器件的大小，已经将栅极线的驱动电路集成到LCD板中。所述栅极驱动电路可以被形成为附属地连接到多个级的单个移位寄存器。因此，因为信号线路以及栅极驱动电路被形成在LCD板上，所以LCD板可能由于静电而受到损害。特别是，可能由于静电而频繁地损害垂直启动信号STV所施加到的多个级。
发明内容
本发明提供一种阵列基板，在该阵列基板的制造期间，其受到保护以免受静电损害。根据本发明的一个方面，第一信号线路被布置在栅极电路部件附近，以发送用于启动栅极电路部件的操作的启动信号。第二信号线路被布置在第一信号线路的一侧，以发送控制栅极电路部件的输出的控制信号。第一连接线路电连接在栅极电路部件和第二信号线路之间，并且与第一信号线路相交(intersect)。栅极电路部件包括用于向栅极线施加栅极信号的多个级。时钟信号线路被布置在启动信号线路的一侧，以发送控制所述级的输出的时钟信号。电压线路被布置在时钟信号线路的一侧，以便向栅极电路部件发送驱动电压。第一连接线路电连接在栅极电路部件和时钟信号线路之间，并且与启动信号线路相交。第二连接线路电连接在栅极电路部件和电压信号线路之间，并且与启动信号线路相交。
所述显示器的基板之一包括显示区域和外围区域，所述外围区域具有栅极电路；信号线路，用于向栅极信号部件发送驱动信号；以及连接线路，将栅极电路部件连接到信号线路。信号线路包括用于发送启动信号的第一信号线路。第一信号线路临近栅极电路部件，并且和由与启动信号线路的材料不同的材料构成的连接线路相交；因此，所述线路的电阻被增大，使得保护电连接到启动信号线路的栅极电路部件免受静电损害。
通过参考附图来描述本发明的详细示例实施例，本发明的上述和其它特征和优点将变得更加清楚，在附图中图1是图示根据本发明示例实施例的阵列基板的平面图；图2是图示图1中的阵列基板的放大平面图；图3是沿着图2中的线I-I’截取的阵列基板的横截面图；图4是图示图1中的栅极电路部件的方框图；图5是图示图4中的所述级的内部电路图；图6是图示本发明示例实施例中的液晶显示(LCD)设备的平面图；以及图7是沿着图6中的线II-II’截取的LCD设备的横截面图。
具体实施例方式
将理解的是当元件或层被称为“在”另一元件或层“上面”、“连接到”或“耦接到”另一元件或层时，它可以直接在所述另一元件或层之上、连接到或耦接到所述另一元件或层，或者可以存在插入的元件或层。反之，当元件被称为“直接地在”另一元件或层“上面”、“直接连接到”或“直接耦接到”另一元件或层时，不存在插入的元件或层。相同的标号自始至终表示相同的元件。如在此使用的那样，术语“和/或”包括相关联的列出项中的一个或多个的任一个或所有组合。在这里可以使用诸如“在...之下”、“在...下面”、“下面的”、“在...上面”、“上面的”等在空间上相关联的术语，以便使说明如附图所示的一个元件或特征与另一个(些)元件或特征的关系的描述较为容易。
图1是图示根据本发明示例实施例的阵列基板的平面图。参考图1，阵列基板100包括显示区域DA和围绕显示区域DA的外围区域PA。在显示区域DA中形成多条栅极线GL、多条数据线DL、以及由栅极线GL和数据线DL限定的多个像素P。在每个像素P中形成电连接到栅极线GL和数据线DL的开关元件(即薄膜晶体管或TFT)、以及电连接到所述开关元件的像素电极PE。虽然在图1中未示出，但是可以在像素P中形成作为存储电容器的公共电极的存储公共线。外围区域PA包括第一外围区域PA1和第二外围区域PA2。
第一外围区域PA1包括第一焊盘(pad)部分110和第二焊盘部分120。第一焊盘部分110包括多个焊盘111，每个焊盘111从数据线DL之一的一端延伸。向像素P输出驱动信号的驱动芯片被安装在第一焊盘部分110上。所述驱动信号包括被发送到像素P的数据信号。向安装在第一焊盘部分110上的驱动芯片发送从外部设备提供的外部信号的柔性印刷电路板FPCB的输出端与第二焊盘部分120接触。
在第二外围区域PA2中形成栅极电路部件130、信号线路部件140和连接线路部件160。栅极电路部件130向栅极线GL输出栅极信号。信号线路部件140向栅极电路部件130发送栅极控制信号。连接线路部件160电连接在栅极电路部件130和信号线路部件140之间。栅极电路部件130可以是相关地(dependently)连接到对应于栅极线GL的多个级的移位寄存器。信号线路部件140可以包括与数据线DL基本平行的第一、第二、第三、第四和第五信号线路141、142、143、144和145。信号线路部件140可以包括与数据线DL的金属基本相同的金属。
第一信号线路141向栅极电路部件130发送用于确定栅极信号的高电平的第一栅极电压VDD。第二信号线路142发送作为用于启动栅极电路部件130的操作的控制信号的垂直启动信号STV。第二信号线路142电连接到栅极电路部件130的第一级和最后一级。
第三信号线路143发送用于控制奇数编号的栅极信号的输出的第一时钟信号CK。第四信号线路144发送用于控制偶数编号的栅极信号的输出的第二时钟信号CKB。第五信号线路145向栅极电路部件130发送用于确定栅极信号的低电平的第二栅极电压VSS。
第一信号线路141被布置在栅极电路部件130附近。第二信号线路142被布置在第一信号线路141附近。第三信号线路143位于第二信号线路142附近。第四信号线路144被布置在第三信号线路143附近。第五信号线路145位于第四信号线路144附近。
在第一到第五信号线路141、142、143、144和145的端子处分别形成第一、第二、第三、第四和第五焊盘121、122、123、124和125。在第一外围区域PA1中形成的第二焊盘部分120包括第一到第五焊盘121、122、123、124和125。
可以使用与栅极线GL的材料基本相同的材料来形成连接线路部件160。连接线路部件160位于与放置数据线DL的平面不同的平面上。连接线路部件160与栅极线GL基本平行。即，连接线路部件160在与信号线路部件140相交的方向上延伸。连接线路部件160包括多个连接线路，它们电连接在第一、第二、第三、第四和第五信号线路141至145与栅极电路部件130之间。例如，第一连接线路电连接在第一级的输入端和第一到第五信号线路之间。
连接线路部件160被布置在与用于发送垂直启动信号STV的第二信号线路142相交的方向上。即，第二信号线路142具有与连接线路部件160部分重叠的结构，所述连接线路部件160包括与栅极线GL的材料基本相同的材料。
结果，由于与连接线路部件160重叠的第二信号线路142的一部分具有增大的电容，因此可以使流入第二信号线路142的静电消散。因此，可以保护可电连接到第二信号线路142的电子元件免受静电损害。
图2是图示图1中的阵列基板的放大平面图。参考图1和2，阵列基板100包括第一和第二外围区域PA1和PA2以及显示区域DA。在第二外围区域PA2中形成栅极电路部件130的多个级SRC2k-1和SRC2k、信号线路部件140、以及电连接在所述多个级SRC2k-1和SRC与信号线路部件140之间的多个连接线路部件161和162。所述多个级SRC2k-1和SRC2k包括多个TFT。每个TFT包括由栅极金属图案(pattern)形成的栅极电极、由数据金属图案形成的源极/漏极电极和使用非晶硅而形成的沟道层。
对应于数据金属图案的一部分的信号线路部件(即第一、第二、第三、第四和第五信号线路141、142、143、144和145)沿与在显示区域DA中形成的数据线DL基本平行的方向延伸。第二信号线路142位于栅极电路部件130附近。第二信号线路142向栅极电路部件130发送来自第二焊盘122的垂直启动信号STV。第三到第五信号线路143到145依序布置在第二信号线路142的一侧。第三到第五信号线路143到145发送第一和第二时钟信号CK和CKB。第二信号线路142可以形成在栅极电路部件130和第三信号线路143之间。第二信号线路142具有大约60μm的宽度。
对应于栅极金属图案的一部分的连接线路部件161和162沿着与在显示区域DA中形成的栅极线GL基本平行的方向延伸。连接线路部件161和162的每一个将信号线路部件140和所述多个级SRC2k-1和SRC2k的每一个相互电连接。具体地说，被发送到第一信号线路141的第一栅极电压VDD、被发送施加到第五信号线路145的第二栅极电压VSS、以及被发送到第三信号线路143的第一时钟信号CK被施加到奇数编号的级SRC2k-1。因此，将奇数编号的级SRC2k-1电连接到信号线路部件140的第一连接线路部件161包括第一、第二和第三连接线路161a、161b和161c。
第一连接线路161a从第一信号线路141延伸，并且电连接到奇数编号的级SRC2k-1的输入端。第二连接线路161b通过接触部件C11电连接到第五信号线路145，然后耦接到奇数编号的级SRC2k-1的输入端。第三连接线路161c通过接触部件C12电连接到第三信号线路143，然后耦接到奇数编号的级SRC2k-1的输入端。这里，在这个示例实施例中，被形成为数据金属图案的一部分的第一连接线路161a从第一信号线路141延伸。或者，第一连接线路161a可以被形成为栅极金属图案的一部分。
同时，被发送到第一信号线路141的第一栅极电压VDD、被发送到第五信号线路145的第二栅极电压VSS和被发送到第四信号线路144的第二时钟信号CKB被施加到偶数编号的级SRC2k。因此，将偶数编号的级SRC2k电连接到信号线路部件140的第二连接线路部件162包括第一、第二和第三连接线路162a、162b和162c。第一连接线路162a从第一信号线路141延伸，以便电连接到偶数编号的级SRC2k的输入端。第二连接线路162b通过接触部件C21电连接到第五信号线路145，以便耦接到偶数编号的级SRC2k的输入端。第三连接线路162c通过接触部件C22电连接到第四信号线路144，以便耦接到偶数编号的级SRC2k的输入端。
这里，在此示例实施例中，被形成为数据金属图案的一部分的第一连接线路162a从第一信号线路141延伸。或者，第一连接线路161a可以被形成为栅极金属图案的一部分。因此，用于发送垂直启动信号STV的第二信号线路142与奇数编号的级SRC2k-1的连接线路中的第二和第三连接线路161b和161c部分重叠。而且，第二信号线路142与偶数编号的级SRC2k的连接线路中的第二和第三连接线路162b和162c部分重叠。
结果，第二信号线路142的电阻由于分别电连接到所述多个级的第二和第三连接线路而增大。当第二信号线路142的电阻增加时，流向第二信号线路的静电被消散，以便保护电连接到第二信号线路的第一和最后一级免受静电损害。
显示区域DA包括多个像素P2k-1和P2k。在第2k-1像素P2k-1上形成电连接到第2k-1栅极线GL2k-1的第一开关元件170，所述第2k-1栅极线GL2k-1耦接到奇数编号的级SRC2k-1的输出端。具体地说，第一开关元件170包括第一栅极电极171、第一源极电极173和第一漏极电极174。第一栅极电极171耦接到第2k-1栅极线GL2k-1。第一源极电极173电连接到数据线DL。第一漏极电极174通过第一接触焊盘175电连接到第一像素电极176。第一开关元件170还包括在第一栅极电极171与第一源极/漏极电极173和174之间形成的第一沟道部分172。
在第2k像素P2k上形成电连接到第2k栅极线GL2k的第二开关元件180，所述第2k栅极线GL2k耦接到偶数编号的级SRC2k的输出端。具体地说，第二开关元件180包括第二栅极电极181、第二源极电极182和第二漏极电极184。第二栅极电极181耦接到第2k栅极线GL2k。第二源极电极182电连接到数据线DL。第二漏极电极184通过第二接触焊盘185电连接到第一像素电极186。第二开关元件180还包括在第二栅极电极181与第二源极/漏极电极183和184之间形成的第二沟道部分182。
图3是沿着图2中的线I-I’截取的阵列基板的横截面图。参考图1到3，阵列基板100包括基础基板101，其具有显示区域DA以及外围区域PA1和PA2。在基础基板101上形成栅极金属层后，部分地蚀刻该栅极金属层，以便在基础基板101上形成栅极金属图案。
栅极金属图案包括栅极线GL2k-1和GL2k、栅极电路部件130以及连接线路部件160的第二和第三连接线路161b、161c和162b和162c。在第二和第三连接线路161b、161c、162b和162c的末端形成包括多个接触孔的接触部件C11、C12、C21和C22。接触部件C11、C12、C21和C22将第三到第五信号线路143、144和145电连接到第二和第三连接线路161b、161c、162b和162c。
在包括栅极金属图案的基础基板101上形成栅极绝缘层102。在栅极绝缘层102上形成沟道层后，使沟道层形成图案，以便在栅极绝缘层上形成第一沟道部分172和第二沟道部分182。在此，沟道层包括使用非晶硅形成的有源层172a和182a、以及使用在原处掺杂了N型杂质的多晶硅形成的电阻性接触层172b和182b。
在包括第一和第二沟道部分172和182的基础基板101上形成数据金属层后，使数据金属层形成图案，以便在基础基板101上形成数据金属图案。数据金属图案包括数据线DL、第一和第二源极电极173和183、第一和第二漏极电极174和184、栅极电路部件130和第一、第二、第三、第四和第五信号线路141至145。而且，数据金属图案包括第一连接线路161a和162a，所述第一连接线路161a和162a从第一信号线路141延伸，以便分别耦接到级SRC2k-1和SRC2k的输入端。
当第二和第三连接线路161b、161c、162b和162c被布置在垂直启动信号所发送到的第二信号线路142下面时，第二信号线路142的电阻可能增大。因此，可以保护耦接到第二信号线路142的级免受静电损害。
使用作为蚀刻掩模的第一源极/漏极电极173和174来从基础基板101部分地去除第一沟道部分172的电阻性接触层172b，以限定第一开关元件170的沟道区域。而且，使用作为蚀刻掩模的第一源极/漏极电极183和184来从基础基板101部分地去除第二沟道部分182的电阻性接触层182b，以限定第二开关元件180的沟道区域。
在包括数据金属图案的基础基板101上形成钝化层103。从基础基板101部分地去除钝化层103，以形成第一和第二接触孔175和185，通过所述第一和第二接触孔175和185将第一和第二漏极电极174和184的上表面曝光。虽然未示出，但是可以通过栅极电路部件130来进一步形成用于将多个开关元件彼此电连接的多个接触孔。
在包括第一和第二接触孔175和185的基础基板101上形成像素电极层。使像素电极层形成图案，以形成第一像素电极176和第二像素电极186。像素电极层的示例可以包括透明导电材料，诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)或铟锡锌氧化物(ITZO)。
图4是图示图1中的栅极电路部件的方框图。参考图4，栅极电路部件130可以对应于包括彼此相关地连接的多个级SRC_1到SRC_n+1的移位寄存器。在栅极电路部件130的侧面部分形成信号线路部件140。信号线路部件140向栅极电路部件130发送用于操作栅极电路部件130的驱动信号。
信号线路部件140包括第一、第二、第三、第四和第五信号线路141到145。第一信号线路141根据由栅极电路部件130产生的驱动信号来发送第一栅极电压VDD。第二信号线路142发送垂直启动信号STV。第三信号线路143发送第一时钟信号CK。第四信号线路144发送第二时钟信号CKB。第五信号线路145发送第二栅极电压VSS。
所述多个级SRC_1到SRC_n+1包括第一到第N驱动级SRC_1到SRC_n以及一个伪(dummy)级SRC_n+1。所述级SRC_1到SRC_n+1中的每一个包括输入端IN、时钟端CK、控制端CT、第一输出端GOUT和第二输出端SOUT。时钟端CK接收第一时钟信号CK或第二时钟信号CKB。
例如，将第一时钟信号CK施加到所述多个级SRC_1到SRC_n+1的奇数编号的级SRC_1、SRC_3、...、SRC_n+1，而将第二时钟信号CKB施加到其偶数编号的级SRC_2、SRC_4...、SRC_n。奇数编号的级SRC_1、SRC_3...、SRC_n+1的第一输出端GOUT的每一个响应第一时钟信号CK，以便输出奇数编号的栅极信号G1、G3、...、Gn-1。偶数编号的级SRC_2、SRC_4、...、SRC_n的第一输出端GOUT的每一个响应第二时钟信号CKB，以便输出偶数编号的栅极信号G2、G4、...、Gn。
具体地说，第一到第N级SRC_1到SRC_n的第一输出端GOUT一对一地连接到奇数编号的栅极线GL1、GL3、...、GL2n-1。因此，将由第一到第N级SRC_1到SRC_n的第一输出端GOUT发送的栅极信号依序施加到奇数编号的栅极线GL1、GL3、...、GL2n-1。这里，由于没有对应于伪级SRC_n+1的第一输出端GOUT的栅极线，因此伪级SRC_n+1的第一输出端GOUT处于浮置状态。奇数编号的级SRC_1、SRC_3、...、SRC_n+1的第二输出端SOUT的每一个输出作为级控制信号的第一时钟信号CK。偶数编号的级SRC_2、SRC_4、...、SRC_n的第二输出端SOUT的每一个输出作为级控制信号的第二时钟信号CKB。
具体地说，第一级SRC_1的输入端IN接收从前一级的第二输出端SOUT输出的控制信号，并且控制端CT接收从下一级的第二输出端SOUT输出的控制信号。但是，由于在第一级SRC_1之前不存在前一级，因此第一级SRC_1的输入端接收垂直启动信号STV。而且，由于在伪级SRC_n+1之后不存在下一级，因此伪级SRC_n+1的控制端CT接收垂直启动信号STV。因此，第一级SRC_1和最后一级SRC_n+1接收垂直启动信号STV。
级SRC_1到SRC_n+1的每一个还包括第一电压端VDD和第二电压端VSS。第一电压端VDD接收用于确定栅极信号的高电平的第一栅极电压VDD。第二电压端VSS接收用于确定栅极信号的低电平的第二栅极电压VSS。
图5是图示图4中的级的内部电路图。参考图5，每个级包括第一上拉部件131、第二上拉部件132、第一下拉部件133、第二下拉部件134、上拉操作部件135和下拉操作部件136。第一上拉部件131响应于施加到时钟端CK的时钟信号CK或CKB，以便向第一输出端GOUT输出栅极信号。第二上拉部件132响应于施加到时钟端CK的时钟信号CK或CKB，以便向第一输出端SOUT输出控制信号。
第一上拉部件131包括第一晶体管NT1。第一晶体管NT1包括连接到第一节点N1的栅极电极、连接到时钟端CK的源极电极、和连接到第一输出端GOUT的漏极电极。第二上拉部件132包括第二晶体管NT2。第二晶体管NT2包括连接到第一节点N1的栅极电极、连接到时钟端CK的源极电极、和连接到第二输出端SOUT的漏极电极。
在第一上拉部件131关断后，第一下拉部件133导通，以释放从第一输出端GOUT发送的栅极信号。另一方面，在第二上拉部件132关断后，第二下拉部件134导通，以释放从第二输出端SOUT发送的控制信号。第一下拉部件133包括第三晶体管NT3。第三晶体管NT3包括连接到第二节点N2的栅极电极、连接到第二电压端VSS的源极电极、和连接到第一输出端GOUT的漏极电极。第二下拉部件134包括第四晶体管NT4。第四晶体管NT4包括连接到第二节点N2的栅极电极、连接到第二电压端VSS的源极电极、和连接到第二输出端SOUT的漏极电极。
上拉驱动部件135包括导通第一和第二上拉部件131和132的第五、第六和第七晶体管NT5、NT6和NT7。第五晶体管NT5包括连接到输入端IN的栅极电极、连接到第一节点N1的源极电极、和连接到第一电压端VDD的漏极电极。第六晶体管NT6包括连接到第一电压端VDD的栅极电极、连接到第三节点N3的源极电极、和连接到第一电压端VDD的漏极电极。第七晶体管NT7包括连接到第一节点N1的栅极电极、连接到第二电压端VSS的源极电极、和连接到第三节点N3的漏极电极。
下拉驱动部件136包括第八到第十二晶体管NT8、NT9、NT10、NT11和NT12。下拉驱动部件136关断第一和第二上拉部件131和132，并且导通第一和第二下拉部件133和134。第八晶体管NT8包括连接到第三节点N3的栅极电极、连接到第二节点N2的源极电极、和连接到第一电压端VDD的漏极电极。
第九晶体管NT9包括连接到第一节点N1的栅极电极、连接到电压端VSS的源极电极、和连接到第二节点N2的漏极电极。第十晶体管NT10包括连接到输入端IN的栅极电极、连接到第二电压端VSS的源极电极、和连接到第二节点N2的漏极电极。第十一晶体管N11包括连接到第二节点N2的栅极电极、连接到第二电压端VSS的源极电极、和连接到第一节点N1的漏极电极。第十二晶体管NT12包括连接到控制端CT的栅极电极、连接到第二电压端VSS的源极电极、和连接到第一节点N1的漏极电极。
当通过前一级的第二输出端SOUT发送的控制信号被施加到输入端IN时，第五晶体管NT5导通，以便增大第一节点N1的电压。当第一节点N1的电压增大时，第一和第二晶体管NT1和NT2导通，使得从第一和第二输出端GOUT和SOUT输出栅极信号和控制信号。
当第六晶体管NT6保持导通时，第一节点N1的电压增大，使得第七晶体管导通，由此减小第三节点N3的电压。当第三节点N3的电压减小时，第八晶体管NT8保持关断。因此，不向第二电极N2施加驱动电压VDD。而且，当第一节点N1的电压增大时，第九晶体管N9导通，以便将第二节点N2的电压保持为第二栅极电压VSS。因此，第三和第四晶体管N3和N4关断。
当通过控制端CT从下一级的第二输出端SOUT发送控制信号时，第十二晶体管N12导通，以便将第一节点N1的电压释放到第二栅极电压VSS。当第一节点的电压减小时，第七和第九晶体管NT7和NT9导通。因此，第二节点N2的电压增大，使得第三和第四晶体管NT3和NT4导通。从第一和第二输出端GOUT和SOUT输出的栅极信号和控制信号被释放到第二栅极电压VSS。
这里，当第二节点N2的电压增大时，第十和第十一晶体管NT10和NT11导通，使得第一节点N1的电压被迅速地释放。当重复上述过程时，每一级输出用于将高状态维持预定时间的栅极信号和控制信号。
图6是图示本发明示例实施例中的液晶显示(LCD)设备的平面图。参考图1到6，LCD设备包括LCD板和驱动设备。LCD板包括阵列基板100、面向阵列基板100的相对基板300、以及被密封剂250密封在阵列基板100和相对基板300之间的液晶层(未示出)。驱动设备包括安装在阵列基板100的第一外围区域PA1上的驱动芯片210、以及将驱动芯片210电连接到外部设备的软性印刷电路板220。
在第二外围区域PA2中形成第一栅极电路部件130a、第一信号线路部件140和第一连接线路部件160a。第一栅极电路部件130a产生用于奇数编号的栅极线的栅极信号。第一信号线路部件140向第一栅极电路部件130a发送第一驱动信号。第一连接线路部件160a将第一栅极电路部件130a连接到第一信号线路部件140。
在第三外围区域PA3中形成第二栅极电路部件130b、第二信号线路部件150和第二连接线路部件160b。第二栅极电路部件130b产生用于偶数编号的栅极线的栅极信号。第二信号线路部件150向第二栅极电路部件130b发送第二驱动信号。第二连接线路部件160b将第二栅极电路部件130b连接到第二信号线路部件150。第一信号线路部件140包括第一、第二、第三、第四和第五线路141至145。第一线路141发送第一栅极电压VDD。第二线路142发送垂直启动信号STV。第三信号线路143发送第一时钟信号CK。第四信号线路144发送第二时钟信号CKB。第五信号线路145发送第二栅极电压VSS。第二信号线路142被布置在第一栅极电路部件130a附近。第三到第五信号线路143到145被依序布置在第二信号线路142附近。
第一连接线路部件160a与第二信号线路142相交，以增大第二信号线路142的电阻。当第二信号线路142的电阻增加时，可以保护电连接到第二信号线路142的第一栅极电路部件130a免受静电损害。
第二信号线路部件150包括第一、第二、第三、第四和第五线路151到155。第一线路151发送第一栅极电压VDD。第二线路152发送垂直启动信号STV。第三信号线路153发送第一时钟信号CK。第四信号线路154发送第二时钟信号CKB。第五信号线路155发送第二栅极电压VSS。第二信号线路152位于第二栅极电路部件130b附近。在第二信号线路152附近依序形成第三到第五信号线路153到155。
将第二信号线路部件150连接到第二栅极电路部件130a的第二连接线路部件160b与第二信号线路152相交，以增大第二信号线路152的电阻。当第二信号线路152的电阻增加时，可以保护电连接到第二信号线路152的第二栅极电路部件130b免受静电损害。第一和第二栅极电路部件130a和130b包括彼此从属地(subordinately)互连的多个级。第一和第二栅极电路部件130a和130b的驱动电路和驱动流程与参考图4和5所述的那些相同。
图7是沿着图6中的线II-II’截取的LCD设备的横截面图。参考图2和7，LCD板包括阵列基板100、面向阵列基板100的相对基板300、以及在阵列基板100和相对基板300之间插入的液晶层400。阵列基板100包括第一基础基板101，它具有显示区域DA以及外围区域PA1和PA2。在显示区域DA中形成多个像素P2k-1和P2k。在第一像素P2k中形成第一开关元件170和第一像素电极176。第一开关元件170电连接到与奇数编号的级SRC2k-1的输出端耦接的第2k-1栅极线GL2k-1。第一像素电极176电连接到第一开关元件170。第一开关元件170包括第一栅极电极171、第一沟道部分172、第一源极电极173和第一漏极电极174。
在第二像素P2k-1中形成第二开关元件180和第二像素电极186。第二开关元件180电连接到与偶数编号的级SRC2k的输出端耦接的第2k栅极线GL2k。第二像素电极186电连接到第二开关元件180。第二开关元件180包括第二栅极电极181、第二沟道部分182、第二源极电极183和第二漏极电极184。
在第二外围区域PA2中形成栅极电路部件130、信号线路部件140以及多个连接线路部件161和162。信号线路部件140包括第一、第二、第三、第四和第五信号线路141、142、143、144和145。连接线路部件161和162电连接信号线路部件140和栅极电路部件130的每一级。
在本发明的这一示例实施例中，第二信号线路142与连接到奇数编号的级SRC2k-1的连接线路中的第二和第三连接线路161b和161c、以及连接到偶数编号的级SRC2k的连接线路中的第二和第三连接线路162b和162c重叠。
因此，第二信号线路142由于分别连接到多个级的第二和第三连接线路而具有增大的电阻。当第二信号线路142的电阻增大时，可以使流入第二信号线路的静电消散，使得可以保护耦接到第二信号线路的第一和最后一级免受静电损害。
相对基板300包括第二基础基板301。第二基础基板包括光掩蔽层310、滤色器层320和公共电极层330。光掩蔽(或遮蔽)层310限定与在阵列基板100上形成的像素相对应的多个区域，并且阻挡通过液晶层400泄漏的光。滤色器层320包括红色图案R、绿色图案G和蓝色图案B。滤色器层320被形成在由光掩蔽层310限定的所述多个区域中。
公共电极层330面向在阵列基板100上形成的像素电极176和186。公共电极层330对应液体电容器的第二电极。液晶层400被插入在阵列基板100和相对基板300之间。液晶层400中的分子的方位角根据在像素电极176和186与公共电极层330之间的电势差而改变。
表1示出了根据本发明示例实施例的用于发送垂直启动信号STV的第二信号线路的所测量的电容。
表1测试1指示在传统的2.34英寸的LCD板中的信号线路的电容。在传统的2.34英寸的LCD板中的信号线路被形成在与第五信号线路145相同的位置上，所述第五信号线路145被形成在图1中的信号线路部件140的信号线路中的最外侧。
在传统的2.34英寸的LCD板中，可能在栅极电路部件耦接到垂直启动信号STV线路所在的部分处发生缺陷。但是，在栅极电路部件耦接到时钟信号线路CK所在的部分处可能不发生缺陷。因此，当在用于发送第二栅极电压VSS的线路VGL被短路到用于发送垂直启动信号STV的线路的条件下测量传统的2.34英寸LCD板中的信号线路的电容时，线路VGL的电容是大约130pF，垂直启动信号STV线路的电容是大约8pF，并且时钟信号CK线路的电容是大约30pF。即，可以注意到，垂直启动信号STV线路具有比时钟信号CK线路的电容低得多的电容。
结果，当垂直启动信号STV线路的电容高于时钟信号CK线路的电容时，可以不发生缺陷。
测试2示出了在传统的2.32英寸LCD板REV 00中的信号线路的电容、以及根据本发明示例实施例的2.32英寸LCD板REV 01的垂直启动信号STV线路的电容。
在传统的2.32英寸LCD板中的垂直启动信号STV的电容达到了7pF。时钟信号线路的电容是22pF。因此，垂直启动信号STV线路具有比时钟信号CK线路的电容低得多的电容。但是，在根据本发明示例实施例的2.32英寸的LCD板中的垂直启动信号STV线路的电容达到34pF，其比等于22pF的时钟信号线路的电容高。
垂直启动信号STV线路与时钟信号(CK或CKB)线路和第二栅极电压VSS线路重叠，使得可以增大垂直启动信号STV线路的电容。因此，当垂直启动信号STV线路的电容高于时钟信号线路的电容时，可以注意到，可以按照与时钟信号线路的方式相似的方式来保护垂直启动信号STV线路免受静电损害。
根据本发明，垂直启动信号线路与发送第一栅极电压、第二栅极电压、第一时钟信号和第二时钟信号的其它驱动信号线路的连接线路相交。垂直启动信号线路可以具有增大的电容。
垂直启动信号线路与将栅极电路部件连接到第一栅极电压VDD线路以及第一和第二时钟信号线路的连接线路相交，以便增大垂直启动信号线路的电阻。垂直启动信号线路的电容可以增大，以达到与第一栅极电压VDD线路相交的连接线路所形成的电容。因此，可以保护垂直启动信号线路和连接到该垂直启动信号线路的栅极电路部件的电子元件免受静电损害。
上文是对本发明的说明，而不应被理解为限定本发明。虽然已经描述了本发明的几个示例实施例，但是本领域技术人员将容易认识到在实质上不脱离本发明的新颖教导和优点的情况下，可以在示例实施例中进行许多修改。因此，所有这样的修改意欲被包括在如权利要求所限定的本发明的范围中。在权利要求中，部件加功能的语句意欲涵盖在此所述的执行所述功能的结构，并且不仅涵盖结构等同物，还涵盖等同的结构。因此，应当理解，上文是对本发明的说明，而不应被理解为限于所公开的具体实施例，并且对于所公开的实施例的修改以及其它实施例意欲被包括在所附权利要求的范围内。本发明由所附权利要求限定，并且权利要求的等同内容被包含在其中。
权利要求
1.一种阵列基板，包括由栅极线和数据线限定的多个像素；栅极电路部件，向栅极线输出栅极信号；第一信号线路，被形成在栅极电路部件附近，以便向栅极电路部件发送启动该栅极电路部件的启动信号；第二信号线路，被形成在第一信号线路的一侧，以便向栅极电路部件发送控制栅极电路部件的输出的控制信号；以及第一连接线路，电连接在栅极电路部件和第二信号线路之间，并且与第一信号线路相交。
2.如权利要求1所述的阵列基板，还包括第三信号线路，被形成在第一信号线路的所述一侧，以便向栅极电路部件发送工作电压；以及第二连接线路，电连接在栅极电路部件和第三信号线路之间，并且与第一信号线路相交。
3.如权利要求2所述的阵列基板，其中，第二信号线路被形成在第一信号线路和第三信号线路之间。
4.如权利要求1所述的阵列基板，其中，栅极电路部件包括彼此相关地耦接的多个级。
5.如权利要求4所述的阵列基板，其中，第二信号线路向所述级中奇数编号的级发送第一时钟信号。
6.如权利要求5所述的阵列基板，其中，第一连接线路电连接到每个奇数编号的级，以便向所述奇数编号的级发送第一时钟信号。
7.如权利要求4所述的阵列基板，其中，第二信号线路向所述级中偶数编号的级发送第二时钟信号。
8.如权利要求7所述的阵列基板，其中，第一连接线路电连接到偶数编号的级，以便向所述偶数编号的级发送第二时钟信号。
9.如权利要求4所述的阵列基板，其中，第三信号线路发送确定栅极信号的低电平的栅极关断电压。
10.如权利要求9所述的阵列基板，其中，第二连接线路电连接到所述级，以便向所述级发送栅极关断电压。
11.如权利要求1所述的阵列基板，其中，第一到第三信号线路包括与数据线的金属基本相同的金属。
12.如权利要求1所述的阵列基板，其中，第一和第二连接线路包括与栅极线的金属基本相同的金属。
13.如权利要求1所述的阵列基板，其中，每个像素包括连接到栅极线和数据线的开关元件，并且所述开关元件和所述栅极电路部件包括非晶硅薄膜晶体管TFT。
14.一种阵列基板，包括由栅极线和数据线限定的多个像素；栅极电路部件，包括向栅极线输出栅极信号的多个级；启动信号线路，被形成在栅极电路部件附近，以便向栅极电路部件发送启动该栅极电路部件的操作的启动信号；时钟信号线路，被形成在启动信号线路的一侧，以便向所述级发送控制所述级的输出的时钟信号；电压线路，被形成在时钟信号线路的一侧，以便向栅极电路部件发送驱动电压；第一连接线路，电连接在栅极电路部件和时钟信号线路之间，并且与启动信号线路相交；以及第二连接线路，电连接在栅极电路部件和电压信号线路之间，并且与启动信号线路相交。
15.一种显示设备，包括第一基板；以及第二基板，其与第一基板组合来容纳液晶层，所述第二基板包括显示区域和外围区域，所述显示区域具有多个像素，并且所述外围区域具有输出栅极信号的栅极电路部件、向栅极电路部件发送驱动信号的信号线路、以及连接在所述栅极电路部件和信号线路之间的连接线路，其中，所述信号线路包括向栅极电路部件发送启动信号的第一信号线路，所述第一信号线路临近栅极电路部件，并与所述连接线路相交。
16.如权利要求15所述的显示设备，其中，所述信号线路还包括第二信号线路，被形成在第一信号线路的一侧，以便向栅极电路部件发送控制该栅极电路部件的输出的控制信号；以及第三信号线路，被形成在第二信号线路的一侧，以便向栅极电路部件发送驱动信号。
17.如权利要求15所述的显示设备，其中，所述连接线路包括第一连接线路，电连接在栅极电路部件和第二信号线路之间；以及第二连接线路，电连接在栅极电路部件和第三信号线路之间。
18.如权利要求17所述的显示设备，其中，栅极电路部件包括彼此相关地连接的多个级，所述第二信号线路向所述级中奇数编号的级发送第一时钟信号，并且第一连接线路电连接到每个奇数编号的级。
19.如权利要求18所述的显示设备，其中，所述第二信号线路向所述级中偶数编号的级发送第二时钟信号，并且第一连接线路电连接到每个偶数编号的级。
20.如权利要求18所述的显示设备，其中，所述第三信号线路向所述级发送确定栅极信号的低电平的栅极关断电压，并且第二连接线路电连接到每个级。
21.如权利要求17所述的显示设备，其中，所述栅极电路部件包括第一栅极电路部件，将栅极信号输出到所述栅极线中奇数编号的栅极线；以及第二栅极电路部件，将栅极信号输出到所述栅极线中偶数编号的栅极线。
全文摘要
本发明提供了一种LCD显示设备，其中，通过向栅极线输出栅极信号的栅极电路部件来控制栅极线。第一信号线路被形成在栅极电路部件附近，并且向栅极电路部件发送启动栅极电路部件的操作的启动信号。第二信号线路被形成在第一信号线路的一侧，并且向栅极电路部件发送控制该栅极电路部件的输出的控制信号。第一连接线路电连接在栅极电路部件和第二信号线路之间。第一连接线路与第一信号线路相交。因此，所述线路的电阻被增大，以便保护栅极电路免受静电损害。
文档编号G09G3/36GK1885105SQ20061009326
公开日2006年12月27日 申请日期2006年6月23日 优先权日2005年6月23日
发明者金京勋, 金一坤, 文国哲, 朴泰炯, 金喆镐, 朴京淳 申请人:三星电子株式会社