可过驱输出缓冲器、源极驱动器电路及其方法

专利名称：可过驱输出缓冲器、源极驱动器电路及其方法
技术领域：
下面的描述涉及一种可过驱输出缓冲器、具有该可过驱输出缓器的源极驱动器电路及其方法，更具体的讲，涉及一种这样的输出缓冲器、具有该输出缓冲器的源极驱动器电路以及用于输出缓冲器和源极驱动器电路的方法，所述输出缓冲器能够向显示面板提供比目标电压大或者小的过驱输出信号。
背景技术：
通常，平板显示设备包括显示面板，在所述显示面板上布置用于显示图像的多个单位像素；栅极驱动器电路，用于驱动显示面板的栅极线；源极驱动器电路，用于将显示数据提供给显示面板的数据线，并将所述数据显示为图像。如果预定比特的显示数据被提供给源极驱动器电路，则源极驱动器电路提供具有预定目标值的输出信号，以在一个水平周期(IH)驱动显示面板的单位像素，从而在显示面板上显示图像。随着显示面板大小和显示清晰度的增加，被源极驱动器电路提供给显示面板的输出信号的目标电压也增加。换句话讲，随着显示面板大小和显示清晰度的增加，连接到源极驱动器电路的输出端的负载电容器的电容和负载电阻也增加，因此输出信号的目标电压也增加。因此，由于显示面板大小和清晰度的增加所导致的输出负载的电容增加，所以输出负载的电阻电容(RC)延迟比源极驱动器电路的输出缓冲器的压摆率(slew rate)大。压摆率是在电路的任何点的信号的最大改变率。因此，即使从输出缓冲器提供的目标电压的输出信号被提供给显示面板的单位像素，每个单位像素的像素负载也不能在期望的时间达到期望的目标值。换句话讲，在具有大面板和高清晰度的显示元件中使用的源极驱动器的负载电阻和负载电容大，并且IH相对小的情况下，即使输出缓冲器的压摆率为高，RC延迟也非常大，从而单位像素不能在期望的时间内达到电压的期望目标值。因此，可能不能在显示面板上显示期望的图像。

发明内容
在一总方面，提供了一种用于源极驱动器电路的输出缓冲器，所述源极驱动器电路接收外部缓冲器输入信号，并产生包括预定目标电压的缓冲器输出信号，所述输出缓冲器包括过驱控制器，被配置为基于从外部源提供的第一过驱使能信号、第二过驱使能信号、第一过驱信号和第二过驱信号，产生用于过驱操作的一对第一内部缓冲器输入信号和一对第二内部缓冲器输入信号；和输出缓冲器单元，被配置为基于从过驱控制器提供的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号来执行过驱操作，并产生包括比预定目标电压大的目标电压的缓冲器输出信号，或者产生包括比所述预定目标电压小的目标电压的缓冲器输出信号。在所述输出缓冲器中，过驱控制器可包括第一控制器，被配置为接收外部缓冲器输入信号作为第一输入信号，接收缓冲器输出信号作为第二输入信号，基于第一过驱使能信号和第二过驱使能信号来对第一输入信号和第二输入信号进行不同地放大，将所述一对第一内部缓冲器输入信号输出到输出缓冲器单元；第二控制器，被配置为接收外部缓冲器输入信号作为第一输入信号，接收缓冲器输出信号作为第二输入信号，基于第一过驱使能信号和第二过驱使能信号来对第一输入信号和第二输入信号进行不同地放大，将所述一对第二内部缓冲器输入信号输出到输出缓冲器单元。在所述输出缓冲器中，第一控制器可包括一对第一晶体管，被配置为通过栅极接收第一输入信号，将所述一对第一内部缓冲器输入信号中的一个输出到漏极；一对第二晶体管，被配置为通过栅极接收第二输入信号，将所述一对第一内部缓冲器输入信号中的另一个输出到漏极。在所述输出缓冲器中，所述一对第一晶体管和所述一对第二晶体管可分别包括多对NMOS晶体管。在所述输出缓冲器中，第一控制器还可包括第一开关，与所述一对第一晶体管中的一个串联，所述第一开关被配置为通过第二过驱使能信号被控制；第二开关，与所述一对第二晶体管中的一个串联，所述第二开关被配置为通过第一过驱使能信号被控制。在所述输出缓冲器中，第二控制器可包括一对第三晶体管，被配置为通过栅极接收第二输入信号，将所述一对第二内部缓冲器输入信号中的一个输出到漏极；一对第四晶体管，被配置为通过栅极接收第一输入信号，将所述一对第二内部缓冲器输入信号中的另一个输出到漏极。在所述输出缓冲器中，所述一对第三晶体管和所述一对第四晶体管可分别包括多对PMOS晶体管。在所述输出缓冲器中，第二控制器可包括第三开关，与所述一对第三晶体管中的一个串联，所述第三开关被配置为通过第二过驱使能信号被控制；第四开关，与所述一对第四晶体管中的一个串联，所述第四开关被配置为通过第一过驱使能信号被控制。在所述输出缓冲器中，响应于第一过驱使能信号被启用第一开关可为短路，第二开关可为断路，从而所述一对第一晶体管的大小小于所述一对第二晶体管的大小，第三开关可为短路，第四开关可为断路，从而所述一对第三晶体管的大小小于所述一对第四晶体管的大小，过驱控制器还可被配置为将用于上升过驱操作的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号提供给输出缓冲器单元。在所述输出缓冲器中，响应于第二过驱使能信号被启用第一开关可为断路，第二开关可为短路，从而所述一对第一晶体管的大小大于所述一对第二晶体管的大小，第三开关可为断路，第四开关可为短路，从而所述一对第三晶体管的大小大于所述一对第四晶体管的大小，过驱控制器还可被配置为将用于下降过驱操作的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号提供给输出缓冲器单元。在所述输出缓冲器中，响应于第一过驱使能信号和第二过驱使能信号被禁用第一开关和第二开关可为短路，从而所述一对第一晶体管的大小与所述一对第二晶体管的大小相同，第三开关和第四开关可为短路，从而所述一对第三晶体管的大小与所述一对第四晶体管的大小相同，过驱控制器还可被配置为将用于正常驱动操作的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号提供给输出缓冲器单元。在所述输出缓冲器中第一过驱使能信号可包括上升过驱使能信号，第二过驱使能信号可包括下降过驱使能信号。在另一总方面，提供了一种用于驱动包括多个扫描线的显示面板的源极驱动器电路，所述源极驱动器电路包括输出缓冲器，被配置为接收将在所述多个扫描线的当前扫描线上显示的当前数据，作为外部缓冲器输入信号；将包括预定目标电压的缓冲器输出信号提供给显示面板；数据比较器，被配置为将当前数据和在当前扫描线的先前扫描线上显示的先前数据进行比较，并将第一控制信号和第二控制信号输出到输出缓冲器，从而输出缓冲器还被配置为产生包括比预定目标电压大的目标电压的缓冲器输出信号，或者产生包括比所述预定目标电压小的目标电压的缓冲器输出信号。在所述源极驱动器电路中第一控制信号可包括上升过驱使能信号，第二控制信号可以是下降过驱使能信号。在所述源极驱动器电路中，数据比较器还可被配置为响应于当前数据比先前数据大过驱阈值电压，产生第一控制信号，并响应于当前数据比先前数据小过驱阈值电压，产生第二控制信号。源极驱动器电路还可包括过驱使能单元，被配置为仅在过驱启用时间段内启用从数据比较器输出的第一控制信号和第二控制信号。在所述源极驱动器电路中，过驱使能单元可包括第一与门，被配置为从数据比较器接收第一控制信号以及从外部源接收过驱启用信号，作为两个输入，并仅在过驱启用时间段期间启用第一控制信号；第二与门，被配置为从数据比较器接收第二控制信号以及过驱启用信号，作为两个输入，并仅在过驱启用时间段期间启用第二控制信号。在所述源极驱动器电路中，输出缓冲器可包括过驱控制器，被配置为基于从数据比较器提供的第一控制信号和第二控制信号对外部缓冲器输入信号和缓冲器输出信号进行不同地放大，产生用于过驱操作的一对第一内部缓冲器输入信号和一对第二内部缓冲器输入信号；输出缓冲器单元，被配置为基于所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号来执行过驱操作，并产生包括比预定目标电压大的目标电压的缓冲器输出信号，或者产生包括比所述预定目标电压小的目标电压的缓冲器输出信号。在所述源极驱动器电路中，过驱控制器可包括一对第一差分晶体管，被配置为通过各自的栅极接收外部缓冲器输入信号，并通过漏极将所述一对第一内部缓冲器输入信号中的一个输出到输出缓冲器单元；一对第二差分晶体管，被配置为通过各自的栅极接收缓冲器输出信号，并通过漏极将所述一对第一内部缓冲器输入信号中的另一个输出到输出缓冲器单元；一对第三差分晶体管，被配置为通过各自的栅极接收外部缓冲器输入信号，并通过漏极将所述一对第二内部缓冲器输入信号中的一个输出到输出缓冲器单元；一对第四差分晶体管，被配置为通过各自的栅极接收缓冲器输出信号，并通过漏极将所述一对第二内部缓冲器输入信号中的另一个输出到输出缓冲器单元；一对第一开关，分别与所述一对第一差分晶体管中的一个以及所述一对第二差分晶体管中的一个串联，所述一对第一开关被配置为分别通过第一控制信号和第二控制信号被控制；一对第二开关，分别与所述一对第三差分晶体管中的一个以及所述一对第四差分晶体管中的一个串联，所述一对第二开关被配置为分别通过第一控制信号和第二控制信号被控制。在所述源极驱动器电路中，响应于包括多个通道的源极驱动器电路所述输出缓冲器可被设置在所述多个通道的每个通道中，所述比较器可被设置在所述多个通道的每个通道中，或者，所述比较器被配置为被所述多个通道共享。在另一总方面，提供了一种用于驱动包括多个扫描线的显示面板的源极驱动器电路，所述源极驱动器电路包括锁存器，被配置为存储将在所述多个扫描线的当前扫描线上显示的当前数据和在当前扫描线的先前扫描线上显示的先前数据；数据比较器，被配置为将从锁存器提供的当前数据和先前数据进行比较，并响应于当前数据比先前数据大或者小过驱阈值数据，来产生上升过驱使能信号或下降过驱使能信号；输出缓冲器，被配置为基于上升过驱使能信号或下降过驱使能信号执行过驱操作，并关于作为外部缓冲器输入信号的当前数据提供包括比预定目标电压大的目标电压的缓冲器输出信号，或者将包括比预定目标电压小的目标电压的缓冲器输出信号提供给显示面板。在所述源极驱动器电路中，锁存器可包括第一锁存器单元，被配置为存储当前数据；第二锁存器单元，被配置为存储先前数据。在所述源极驱动器电路中，响应于第一锁存器单元中存储的当前数据被提供给数据比较器，当前数据可被存储在第二锁存器单元中，并可被用作当前扫描线的紧接下一扫描线的先前数据。在所述源极驱动器电路中，源极驱动器电路可包括多个通道，数据比较器可被设置在每个通道中。源极驱动器电路还可包括移位寄存器，被配置为通过移位寄存器时钟信号来对从外部源提供的显示数据移位，并将显示数据作为当前数据存储在第一锁存器单元中；电平移位器，被配置为对从第一锁存器单元提供的当前数据进行电平移位；解码器，被配置为基于灰阶电压将由电平移位器进行了电平移位的当前数据转换成模拟数据，并将该模拟数据提供给输出缓冲器。在所述源极驱动器电路中，输出缓冲器可包括一对第一 NMOS晶体管和一对第二 NMOS晶体管，被配置为通过每个栅极接收外部缓冲器输入信号和缓冲器输出信号，产生一对第一内部缓冲器输入信号；一对第一 PMOS晶体管和一对第二 PMOS晶体管，被配置为通过每个栅极接收外部缓冲器输入信号和缓冲器输出信号，产生一对第二内部缓冲器输入信号；一对第一开关，分别连接到所述一对第一NMOS晶体管中的一个和所述一对第二NMOS晶体管中的一个，所述一对第一开关被配置为分别通过下降过驱使能信号和上升过驱使能信号被控制；一对第二开关，分别连接到所述一对第一 PMOS晶体管中的一个和所述一对第二 PMOS晶体管中的一个，所述一对第一开关被配置为分别通过下降过驱使能信号和上升过驱使能信号被控制；输出缓冲器单元，被配置为基于所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号执行过驱操作，将包括比所述预定目标电压大或小的目标电压的输出缓冲器信号提供给显示面板。在另一总方面，提供了一种包括多个通道的源极驱动器电路，所述源极驱动器电路用于驱动包括多个扫描线的显示面板，所述源极驱动器电路锁存器，被配置为通过使用锁存使能信号来锁存当前扫描线的数据；数据比较器，被配置为顺序地读出用于每个通道的当前扫描线的先前扫描线的显示数据作为先前数据，将从锁存器提供的当前数据和先前数据进行比较，并产生用于每个通道的过驱信息；移位寄存器，被配置为将显示数据存储为当前数据，并存储过驱信息；使能信号锁存器，被配置为基于从锁存寄存器提供的过驱信息提供上升过驱使能信号或下降过驱使能信号；输出缓冲器，被配置为基于上升过驱使能信号或下降过驱使能信号执行过驱操作，关于作为外部缓冲器输入信号的当前数据提供包括比预定目标电压大的目标电压的缓冲器输出信号，或者将包括比所述预定目标电压小的目标电压的缓冲器输出信号提供给显示面板。所述源极驱动器电路还可包括地址解码电路，被配置为基于每个通道的地址信号通过使用锁存使能信号来产生数据读取使能信号；开关单元，被配置为基于数据读取使能信号将每个通道的当前数据提供给数据比较器。在所述源极驱动器电路中，所述输出缓冲器可包括一对第一 NMOS晶体管和一对第二 NMOS晶体管，被配置为通过每个栅极接收外部缓冲器输入信号和缓冲器输出信号，产生一对第一内部缓冲器输入信号；一对第一PMOS晶体管和一对第二PMOS晶体管，被配置为通过每个栅极接收外部缓冲器输入信号和缓冲器输出信号，产生一对第二内部缓冲器输入信号；一对第一开关，分别连接到所述一对第一 NMOS晶体管中的一个和所述一对第二 NMOS 晶体管中的一个，所述一对第一开关被配置为分别通过上升过驱使能信号和下降过驱使能信号被控制；一对第二开关，分别连接到所述一对第一 PMOS晶体管中的一个和所述一对第二 PMOS晶体管中的一个，所述一对第二开关被配置为分别通过下降过驱使能信号和上升过驱使能信号被控制；输出缓冲器单元，被配置为基于所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号执行过驱操作，将包括比所述预定目标电压大或小的目标电压的输出缓冲器信号提供给显示面板。在所述源极驱动器电路中，数据比较器还可被配置为被所述多个通道共享。在另一总方面，提供了一种包括多个通道的源极驱动器电路，所述源极驱动器电路用于驱动包括多个扫描线的显示面板，所述源极驱动器电路包括缓冲存储器，被配置为存储用于每个通道的先前扫描线的先前数据；锁存器，被配置为将先前扫描线的下一扫描线的显示数据锁存为当前数据；数据比较器，被配置为从缓冲存储器中顺序地读取每个通道的先前数据，将从锁存器提供的当前数据和先前数据进行比较，并产生用于每个通道的过驱信息；移位寄存器，被配置为存储显示数据和过驱信息；使能信号锁存器，被配置为基于从移位寄存器提供的过驱信息来提供上升过驱使能信号或下降过驱使能信号；输出缓冲器，被配置为基于上升过驱使能信号或下降过驱使能信号执行过驱操作，并关于作为外部缓冲器输入信号的当前数据提供包括比预定目标电压大的目标电压的缓冲器输出信号，或将包括比所述预定目标电压小的目标电压的缓冲器输出信号提供给显示面板。所述源极驱动器电路还可包括地址解码电路，被配置为基于每个通道的地址信号通过使用锁存使能信号来产生读取使能信号；开关单元，被配置为基于数据读取使能信号将每个通道的当前数据提供给数据比较器。在所述源极驱动器电路中，所述输出缓冲器可包括一对第一 NMOS晶体管和一对第二 NMOS晶体管，被配置为通过每个栅极接收外部缓冲器输入信号和缓冲器输出信号，产生一对第一内部缓冲器输入信号；一对第一PMOS晶体管和一对第二PMOS晶体管，被配置为通过每个栅极接收外部缓冲器输入信号和缓冲器输出信号，产生一对第二内部缓冲器输入信号；一对第一开关，分别连接到所述一对第一 NMOS晶体管中的一个和所述一对第二 NMOS晶体管中的一个，所述一对第一开关被配置为分别通过上升过驱使能信号和下降过驱使能信号被控制；一对第二开关，分别连接到所述一对第一 PMOS晶体管中的一个和所述一对第二 PMOS晶体管中的一个，所述一对第二开关被配置为分别通过上升过驱使能信号和下降过驱使能信号被控制；输出缓冲器单元，被配置为基于所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号执行过驱操作，将包括比所述预定目标电压大或小的目标电压的输出缓冲器信号提供给显示面板。在所述源极驱动器电路中，数据比较器和缓冲存储器还可被配置为被所述多个通
道共享。在另一总方面，提供了一种用于源极驱动器电路的输出缓冲器的方法，所述源极驱动器电路接收外部缓冲器输入信号，产生包括预定目标电压的缓冲器输出信号，所述方法包括由过驱控制器基于从外部源提供的第一过驱使能信号、第二过驱使能信号、第一过驱信号和第二过驱信号，产生用于过驱操作的一对第一内部缓冲器输入信号和一对第二内部缓冲器输入信号；由输出缓冲器单元基于从过驱控制器提供的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号，执行过驱操作；由输出缓冲器单元产生包括比预定目标电压大的目标电压的缓冲器输出信号，或者产生包括比所述预定目标电压小的目标电压的缓冲器输出信号。所述方法还可包括由第一控制器接收外部缓冲器输入信号作为第一输入信号， 并接收缓冲器输出信号作为第二输入信号；由第一控制器基于第一过驱使能信号和第二过驱使能信号来对第一输入信号和第二输入信号进行不同地放大；由第一控制器将所述一对第一内部缓冲器输入信号输出到输出缓冲器单元；由第二控制器接收外部缓冲器输入信号作为第一输入信号，并接收缓冲器输出信号作为第二输入信号；由第二控制器基于第一过驱使能信号和第二过驱使能信号来对第一输入信号和第二输入信号进行不同地放大；由第二控制器将所述一对第二内部缓冲器输入信号输出到输出缓冲器单元。所述方法还可包括由一对第一晶体管通过栅极接收第一输入信号；由所述一对第一晶体管将所述一对第一内部缓冲器输入信号中的一个输出到漏极；由一对第二晶体管通过栅极接收第二输入信号；由所述一对第二晶体管将所述一对第一内部缓冲器输入信号中的另一个输出到漏极。在所述方法中，第一控制器还可包括第一开关，与所述一对第一晶体管中的一个串联，并通过第二过驱使能信号被控制；第二开关，与所述一对第二晶体管中的一个串联， 并通过第一过驱使能信号被控制。所述方法还可包括由一对第三晶体管通过栅极接收第二输入信号；由所述一对第三晶体管将所述一对第二内部缓冲器输入信号中的一个输出到漏极；由一对第四晶体管通过栅极接收第一输入信号；由所述一对第四晶体管将所述一对第二内部缓冲器输入信号中的另一个输出到漏极。在所述方法中，第二控制器可包括第三开关，与所述一对第三晶体管中的一个串联，并通过第二过驱使能信号被控制；第四开关，与所述一对第四晶体管中的一个串联，并通过第一过驱使能信号被控制。所述方法还可包括响应于第一过驱使能信号被启用闭合第一开关，断开第二开关，从而所述一对第一晶体管的大小小于所述一对第二晶体管的大小；闭合第三开关，断开第四开关，从而所述一对第三晶体管的大小小于所述一对第四晶体管的大小；由过驱控制器将用于上升过驱操作的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号提供给输出缓冲器单元。所述方法还可包括响应于第二过驱使能信号被启用断开第一开关，闭合第二开关，从而所述一对第一晶体管的大小大于所述一对第二晶体管的大小；断开第三开关，闭合第四开关，从而所述一对第三晶体管的大小大于所述一对第四晶体管的大小；由过驱控制器将用于下降过驱操作的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号提供给输出缓冲器单元。所述方法还可包括响应于第一过驱使能信号和第二过驱使能信号被禁用闭合第一开关和第二开关，从而所述一对第一晶体管的大小与所述一对第二晶体管的大小相同；闭合第三开关和第四开关，从而所述一对第三晶体管的大小与所述一对第四晶体管的大小相同；由过驱控制器将用于正常驱动操作的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号提供给输出缓冲器单元。在另一总方面，提供了一种用于驱动包括多个扫描线的显示面板的源极驱动器电路的方法，所述方法包括由输出缓冲器接收将在所述多个扫描线的当前扫描线上显示的当前数据，作为外部缓冲器输入信号；由输出缓冲器将包括预定目标电压的缓冲器输出信号提供给显示面板；由数据比较器将当前数据和在当前扫描线的先前扫描线上显示的先前数据进行比较；由数据比较器将第一控制信号和第二控制信号输出到输出缓冲器，从而输出缓冲器产生包括比预定目标电压大的目标电压的缓冲器输出信号，或者产生包括比所述预定目标电压小的目标电压的缓冲器输出信号。在另一总方面，提供了一种用于驱动包括多个扫描线的显示面板的源极驱动器电路的方法，所述方法包括由锁存器存储将在所述多个扫描线的当前扫描线上显示的当前数据和在当前扫描线的先前扫描线上显示的先前数据；由数据比较器将从锁存器提供的当前数据和先前数据进行比较；响应于当前数据比先前数据大或者小过驱阈值数据，由数据比较器产生上升过驱使能信号或下降过驱使能信号；由输出缓冲器基于上升过驱使能信号或下降过驱使能信号执行过驱操作；由输出缓冲器关于作为外部缓冲器输入信号的当前数据提供包括比预定目标电压大的目标电压的缓冲器输出信号，或者将包括比预定目标电压小的目标电压的缓冲器输出信号提供给显示面板。在另一总方面，提供了一种用于包括多个通道的源极驱动器电路的方法，所述源极驱动器电路用于驱动包括多个扫描线的显示面板，所述方法包括由锁存器通过使用锁存使能信号来锁存当前扫描线的数据；由数据比较器顺序地读出用于每个通道的当前扫描线的先前扫描线的显示数据作为先前数据；由数据比较器将从锁存器提供的当前数据和先前数据进行比较；由数据比较器产生用于每个通道的过驱信息；由移位寄存器将显示数据存储为当前数据，并存储过驱信息；由使能信号锁存器基于从移位寄存器提供的过驱信息提供上升过驱使能信号或下降过驱使能信号；由输出缓冲器基于上升过驱使能信号或下降过驱使能信号执行过驱操作；由输出缓冲器关于作为外部缓冲器输入信号的当前数据提供包括比预定目标电压大的目标电压的缓冲器输出信号，或者将包括比所述预定目标电压小的目标电压的缓冲器输出信号提供给显示面板。在另一总方面，提供了一种用于包括多个通道的源极驱动器电路的方法，所述源极驱动器电路用于驱动包括多个扫描线的显示面板，所述方法包括由缓冲存储器存储用于每个通道的先前扫描线的先前数据；由锁存器将先前扫描线的下一扫描线的显示数据锁存为当前数据；由数据比较器从缓冲存储器中顺序地读取每个通道的先前数据；由数据比较器将从锁存器提供的当前数据和先前数据进行比较；由数据比较器产生用于每个通道的过驱信息；由移位寄存器存储显示数据和过驱信息；由使能信号锁存器基于从移位寄存器提供的过驱信息来提供上升过驱使能信号或下降过驱使能信号；由输出缓冲器基于上升过驱使能信号或下降过驱使能信号执行过驱操作；由输出缓冲器关于作为外部缓冲器输入信号的当前数据提供包括比预定目标电压大的目标电压的缓冲器输出信号，或将包括比所述预定目标电压小的目标电压的缓冲器输出信号提供给显示面板。从下面详细的描述、附图和权利要求书，其他特征和方面可以是清楚的。


图IA是示出根据示例性实施例的平板显示设备的示意性框图。图IB是示出根据示例性实施例的用于平板显示设备的源极驱动器电路的框图。图2是示出图1的源极驱动器电路的操作的波形图。图3是示出图1的源极驱动器电路的输出缓冲器的电路图。图4A至图4C是解释图3的输出缓冲器的驱动操作的示图。图5A至图5C是示出图4A至图4C的输出缓冲器的操作的波形图。图6是示出根据另一示例性实施例的源极驱动器电路的框图。图7是示出图6的源极驱动器电路的操作的波形图。图8是示出根据另一示例性实施例的源极驱动器电路的框图。图9是示出图8的源极驱动器电路的操作的波形图。图10是示出根据另一示例性实施例的源极驱动器电路的框图。图11是示出图10的源极驱动器电路的操作的波形图。贯穿附图和详细描述，除非另外描述，否则相同的附图标号将被理解为表示相同的元件、特征和结构。为了清晰、示出和方便，可能会夸大这些元件的相对的大小和描述。
具体实施例方式提供了下面详细的描述，以帮助读者对这里描述的方法、设备和/或系统获得全面理解。因此，这里描述的系统、设备和/或方法的各种改变、修改和等同物将被建议给本领域的普通技术人员。描述的处理步骤和/或操作的接续是示例；然而，步骤和/或操作的顺序不限于这里阐述的顺序，并可如本领域所公知的必须以特定顺序发生的步骤和/或操作的例外来改变这里阐述的顺序。另外，为了更清晰和简明，可省略对公知功能和结构的描述。图1A、图IB和图2示出平板显示元件及其操作。图IA是示出根据示例性实施例的平板显示设备的示意性框图。参照图1A，平板显示设备可包括栅极驱动器5，可向多个栅极线(Gl-Gn)提供驱动信号；源极驱动器10，可向多个数据线(Dl-Dm)提供数据信号；和显示面板20，在所述显示面板20上，可在栅极线 (Gl-Gn)和数据线(Dl-Dm)的交叉处布置多个像素21。显示面板20上布置的像素21可通过可从栅极驱动器5提供给栅极线O^-Gn)的栅极驱动信号被驱动，并可基于可从源极驱动器10提供给数据线(Dl-Dm)的数据来显示图像。显示面板20可包括液晶显示器(IXD)面板。平板显示设备还可包括控制器(未示出)，所述控制器控制栅极驱动器5和源极驱动器10。图IB是示出根据示例性实施例的用于平板显示设备的源极驱动器电路的框图。 参照图1B，平板显示设备可包括源极驱动器电路10和显示面板20。显示面板20可包括 (但不限于)液晶面板。可在显示面板20上布置多个扫描线(未示出)、多个数据线(未示出)和多个单位像素21，所述多个单位像素21连接到所述多个扫描线和所述多个数据线。每个单位像素21可包括液晶电容器Qc和存储电容器Cst作为像素负载。增益晶体管 Gn可连接到每个单位像素21的输入。源极驱动器电路10可包括锁存器120，通过使用具有与一个水平周期(IH)相同周期的锁存使能信号(S_LAT)来锁存预定比特的当前数据(CDATA)；电平移位器130，对锁存器120中存储的当前数据的电平进行移位；解码器140，基于灰阶电压(VG)将已通过电平移位器130进行了电平移位的当前数据转换成模拟数据；和输出缓冲器150，基于从解码器140输出的输出信号产生具有预定目标电压(例如，Mvlo)的输出信号(Sout)，以驱动显示面板20。如果当前数据(CDATA)是η比特数据，则灰阶电压(VG)的数量是2η_1。源极驱动器电路10还可包括数据比较器160，所述数据比较器160接收当前数据 (CDATA)和先前数据(PDATA)，并比较当前数据(CDATA)和先前数据(PDATA)。数据比较器160可基于过驱阈值数据(TDATA)来比较当前数据(CDATA)和先前数据(PDATA)，并可产生过驱使能信号(0D_EN)。例如，如果当前数据(CDATA)是将在显示面板20的多个扫描线(未示出)的第m扫描线上显示的数据，则先前数据(PDATA)是已经在第m-1扫描线上显示的数据。如果作为数据比较器160比较当前数据(CDATA)和先前数据(PDATA)的结果，当前数据(CDATA)比先前数据(PDATA)大过驱阈值数据(TDATA)，则数据比较器160可产生上升过驱使能信号(UP_0D_EN)，并可将上升过驱使能信号(UP_0D_EN)输出到输出缓冲器 150，所述上升过驱使能信号(UP_0D_EN)用于控制输出缓冲器150产生大于目标电压的输出信号(Sout)。如果作为数据比较器160比较当前数据(CDATA)和先前数据(PDATA)的结果，当前数据(CDATA)比先前数据(PDATA)小过驱阈值数据(TDATA)，则数据比较器160可产生下降过驱使能信号(DN_0D_EN)，并可将下降过驱使能信号(DN_0D_EN)输出到输出缓冲器150，所述下降过驱使能信号(DN_0D_EN)用于控制输出缓冲器150产生小于目标电压的输出信号(Sout)。如果当前数据(CDATA)既不比先前数据(PDATA)大过驱阈值数据(TDATA)，也不比先前数据(PDATA)小过驱阈值数据(TDATA)，则数据比较器160可禁用上升过驱使能信号 (UP_0D_EN)和下降过驱使能信号(DN_0D_EN)，从而输出缓冲器150可执行正常驱动操作， 而非上升或下降过驱操作，并可产生具有预定目标电压的输出信号(Sout)。另外，如果源极驱动器电路10包括多个通道，每个通道包括锁存器120、电平移位器130、解码器140和输出缓冲器150，则数据比较器160可与上面提到的元件一起被布置在每个通道中。可选地，数据比较器160可被布置以被多个元件共享。源极驱动器电路10还可包括过驱使能单元170，所述过驱使能单元170基于过驱启用信号(0D_0N)来控制从数据比较器160输出的上升过驱使能信号(UP_0D_EN)和下降过驱使能信号(DN_0D_EN)的使能区间过驱使能单元170可控制输出缓冲器150通过从数据比较器160提供的过驱使能信号(ED_EN)来执行上升过驱操作或下降过驱操作，但是， 在输出缓冲器150产生了输出信号(Sout)并且预定大小的电压信号被施加到显示面板20 的每个单位像素21的负载之后，过驱使能单元170可控制输出缓冲器150不再执行过驱操作。过驱使能单元170可控制输出缓冲器150仅在过驱启用信号(0D_0N)的使能区间执行过驱操作。例如，过驱使能单元170可包括第一与门(AGl)，用于基于过驱启用信号 (0D_0N)控制上升过驱使能信号(UP_0D_EN)的使能区间；和第二与门(AG2)，用于基于过驱启用信号(0D_0N)控制下降过驱使能信号(DN_0D_EN)的使能区间。将参照图2解释具有上述配置的源极驱动器电路10的操作。可通过具有与IH相同的周期的锁存使能信号(S_LAT)将预定比特的显示数据 (DATA)(例如，η比特的显示数据)在锁存器120锁存为当前数据(CDATA)。在锁存器120 中存储的当前数据(CDATA)可被电平移位器130进行电平移位，并被提供给解码器140。解码器140可基于2η-1个灰阶电压(VG)将经过电平移位的当前数据转换成模拟数据，并可将该模拟数据提供给输出缓冲器150。数据比较器160可基于过驱阈值数据(TDATA)来比较当前数据(CDATA)和先前数据(PDATA)。结果，如果当前数据(CDATA)比先前数据(PDATA)大过驱阈值数据(TDATA)， 则数据比较器160可将上升过驱使能信号(UP_0D_EN)输出到输出缓冲器150，如图2所示。当从数据比较器160接收到上升过驱使能信号(UP_0D_EN)时，输出缓冲器150可执行上升过驱操作，并可产生具有比目标电压(Mvlo)大的目标电压(Stvlu)的输出信号 (Sout)。可通过输出端的负载(图1的Rd、Cd)将输出信号(Sout)提供给显示面板20的单位像素21。换句话讲，输出缓冲器150可在上升过驱操作期间输出具有比目标电压(Mvlo) 大的目标电压(Mvlu)的输出信号(Sout)，从而显示面板20的单位像素21的电压(Cout) 迅速达到目标值(tvl)。在上升过驱操作期间可运行第一增益&1。因此，如图2所示，单位像素21的电压(Cout)可在IH区间期间迅速达到期望的目标值(tvl)。此时，仅在过驱启用信号(0D_0N)的使能时间段期间由过驱使能单元170将上升过驱使能信号(UP_0D_EN)提供给输出缓冲器150。因此，输出缓冲器150可仅在“A”区间执行过驱操作。如果显示面板20的单位像素21的电压(Cout)超过预定值，则输出缓冲器 150可不再执行过驱操作，并可执行正常驱动操作，从而可防止由不必要的过压操作所引起的电流消耗。另一方面，如果当前数据(CDATA)比先前数据(PDATA)小过驱阈值数据(TDATA)， 则数据比较器160可将下降过驱使能信号(DN_0D_EN)提供给输出缓冲器150。在下降过驱操作期间可运行第二增益(&1+1)。输出缓冲器150可执行下降过驱操作，并可将具有比目标电压(Stv2)小的目标电压(Mvld)的输出电压(Sout)提供给显示面板20，如图2所示。因此，显示面板20的单位像素21的电压(Cout)可通过从输出缓冲器150提供的具有小的目标电压(Stv2)的输出信号(Sout)迅速达到第二目标值(tv2)。可仅在由过驱使能单元170启用过驱启用信号(0D_0N)的“B”区间执行下降过驱操作。如果如图2所示由于从输出缓冲器150提供的具有小的目标电压(Mvld)的输出电压导致显示面板20的单位像素21的电压(Cout)下降到低于预定值，则可不执行过驱操作，并可执行正常驱动操作，从而能够防止由不必要的过驱操作所引起的电流消耗。另一方面，如果当前数据(CDATA)既不比先前数据(PDATA)大过驱阈值数据 (TDATA)，也不比先前数据(PDATA)小过驱阈值数据(TDATA)，则从数据比较器160提供的上升过驱使能信号(UP_0D_EN)或下降过驱使能信号(DN_0D_EN)可被禁用。可在正常驱动操作期间运行第三增益(&i+2)。因此，如图2所示，输出缓冲器150可执行正常驱动操作，以产生具有预定目标电压6tv3o)的输出信号(Sout)，并可将输出信号(Sout)输出到显示面板20。因此，显示面板20的单位像素21的电压(Cout)可达到预定目标电压(tv3)。图3是示出根据示例性实施例的图1的输出缓冲器150的电路图。参照图3，输出缓冲器150可包括输出缓冲器单元151，将关于输入信号(IN)具有预定目标电压的输出信号(Sout)输出到显示面板20 ；和过驱控制器155，控制输出缓冲器单元151的过驱操作。输入信号(IN)可以是从图1的解码器140提供的当前数据，并可表示外部缓冲器输入信号。输出信号(Sout)可以是缓冲器输出信号。在正常驱动操作期间，输出缓冲器单元151可基于从过驱控制器155提供的一对第一内部缓冲器输入信号(ml，IN2)和一对第二内部缓冲器输入信号(IP1，IP2)，关于外部缓冲器输入信号(IN)产生具有预定目标电压6tv3o)的缓冲器输出信号(Sout)。在过驱操作期间，输出缓冲器单元151可基于从过驱控制器155提供的所述一对第一内部缓冲器输入信号(mi，IN2)和所述一对第二内部缓冲器输入信号(IP1，IP2)，关于外部缓冲器输入信号(IN)或具有比目标电压(Stv2)小的目标电压(Stvld)的缓冲器输出信号(Sout)， 来向显示面板20提供具有比目标电压(Mvlo)大的目标电压(Stvlu)的缓冲器输出信号 (Sout)。输出缓冲器单元151可以是在源极驱动器电路中使用的两步输出缓冲器。过驱控制器155可基于上升过驱使能信号(UP_0D_EN)和下降过驱使能信号(DN_ 0D_EN)将所述一对第一内部缓冲器输入信号(mi，IN2)和所述一对第二内部缓冲器输入信号(ΙΡ1，Π^)提供给输出缓冲器单元151。过驱控制器155可包括第一控制器15 ，用于产生一对第一内部缓冲器输入信号(mi，IN2)；和第二控制器15 ，用于产生一对第二内部缓冲器输入信号(IP1，IP2)。过驱控制器155还可包括用于使上升过驱使能信号(UP_ 0D_EN)反相的反相器(INVl)和使下降过驱使能信号(DN_0D_EN)反相的反相器(INV2)。第一控制器15 和第二控制器155b可基于上升过驱使能信号(UP_0D_EN)和下降过驱使能信号(DN_0D_EN)，来对可以是第一输入信号的外部缓冲器输入信号(IN)和可以是第二输入信号的缓冲器输出信号(Sout)进行不同地放大，从而产生一对第一内部缓冲器输入信号(IN1，IN2)和一对第二内部缓冲器输入信号(IP1，IP2)。第一控制器15 可包括一对第一差分晶体管(MN1，MN2)，通过其栅极接收外部缓冲器输入信号(IN)，并将一对第一内部缓冲器输入信号(mi，iN2)中的一个(mi)输出到漏极；一对第二差分晶体管(MN3，MN4)，通过其栅极接收缓冲器输出信号(Sout)，并将一对第一内部缓冲器输入信号(mi，IN2)中的一个(1拟)输出到漏极。一对第一差分晶体管 (MNl,丽2)和一对第二差分晶体管(MN3，MN4)可包括多对NMOS晶体管。一对第一内部缓冲器输入信号(IN1，IN》可包括分别由一对第一差分晶体管(MN1，MN》和一对第二差分晶体管(MN3，MN4)产生的差分电流。第一控制器15 还可包括第一开关(SWl)，可连接到一对第一差分晶体管(MN1，丽2)中的一个(MNl)，并可通过下降过驱使能信号(DN_0D_EN)被控制；第二开关(SW2)，可连接到一对第二差分晶体管(MN3，MN4)中的一个(MN3)，并可通过上升过驱使能信号(UP_ 0D_EN)被控制。第一开关(SWl)和第二开关(SW2)可连接到其他各自的NMOS晶体管(MN2， MN4)。第一控制器15 还可包括电流源(CSl)，所述电流源(CSl)连接在一对第一差分晶体管和一对第二差分晶体管与地电势之间。第二控制器15 可包括一对第三差分晶体管(MP1，MP》，通过其每个栅极接收缓冲器输出信号(Sout)，并将一对第二内部缓冲器输入信号(IP1，IP2)中的一个(IPl) 输出到漏极；一对第四差分晶体管(MP3，MP4)，通过其每个栅极接收外部缓冲器输入信号 (IN)，并将一对第二内部缓冲器输入信号(IP1，IP2)中的另一个(IP2)输出到漏极。一对第三差分晶体管(MP1，MP2)和一对第四差分晶体管(MP3，MP4)可包括多对PMOS晶体管。 一对第二内部缓冲器输入信号(IP1，IP2)可包括分别由一对第三差分晶体管(MP1，MP2)和一对第四差分晶体管(MP3，MP4)产生的差分电流。第二控制器155b还可包括第三开关(SW;3)，可连接到一对第三差分晶体管(MP1， MP2)中的一个(MPl)，并可通过下降过驱使能信号(DN_0D_EN)被控制；第四开关(SW4)，可连接到一对第四差分晶体管(MP3，MP4)中的一个(MP3)，并可通过上升过驱使能信号(UP_ 0D_EN)被控制。第三开关(SW;3)和第四开关(SW4)可连接到一对第三差分晶体管和一对第四差分晶体管中的其他各自的PMOS晶体管(MP2，MP4)。第二控制器15 还可包括电流源(CS2)，所述电流源(CS》连接在一对第三差分晶体管和一对第四差分晶体管与电源电压(VDD)之间。将参照图4A至图4C和图5A至图5C解释输出缓冲器150的操作。参照图4A和图5A，如果不关心失配特性，则提供给输出缓冲器单元151的一对第一内部缓冲器输入信号(mi，IN2)变成mi = IN2，一对第二内部缓冲器输入信号(IP1， IP2)变成IPl = IP2 ；可将输出缓冲器单元151置于稳定状态。此时，如果从数据比较器 160提供了高态的上升过驱使能信号(UP_0D_EN)和低态的下降过驱使能信号(DN_0D_EN)， 则第一开关(SWl)和第三开关(SW3)可为短路(例如，闭合)，第二开关(SW2)和第四开关 (SW4)可为断路(例如，断开)。因此，一对第一差分晶体管(MN1，MN2)的大小可小于一对第二差分晶体管(MN3， MN4)的大小，一对第三差分晶体管(MP1，MP2)的大小可小于一对第四差分晶体管(MP3， MP4)的大小。因此，过驱控制器155可产生用于上升过驱的一对第一内部缓冲器输入信号(mi，IN2)和一对第二内部缓冲器输入信号(IP1，IP2)，并将其输出到输出缓冲器单元 151，输出缓冲器单元151可执行上升过驱操作，以如图5A所示关于外部缓冲器输入信号 (IN)产生具有高目标电压的缓冲器输出信号(Sout)。换句话讲，如图2的“Α”区间，可产生具有比目标电压Gtvlo)大的目标电压(Stvlu)的缓冲器输出信号(Sout)。参照图4B和图5B，如果从数据比较器160提供了低态的上升过驱使能信号(UP_ 0D_EN)和高态的下降过驱使能信号(DN_0D_EN)，则第一开关(SWl)和第三开关(SW3)可为断路(例如，断开)，第二开关(SW2)和第四开关(SW4)可为短路(例如，闭合)。因此，一对第一差分晶体管(MN1，MN》的大小可大于一对第二差分晶体管(MN3，MN4)的大小，一对第三差分晶体管(MP1，MP2)的大小可大于一对第四差分晶体管(MP3，MP4)的大小。因此， 过驱控制器155可产生用于下降过驱的一对第一内部缓冲器输入信号(mi，IN2)和一对第二内部缓冲器输入信号(IP1，IP2)，并将其输出到输出缓冲器单元151，输出缓冲器单元 151可执行下降过驱操作，以关于外部缓冲器输入信号(IN)产生具有低目标电压的缓冲器输出信号(Sout)。换句话讲，输出缓冲器单元151可产生具有比目标电压(Stv2)低的目标电压(Mvld)的缓冲器输出信号(Sout)，并将缓冲器输出信号(Sout)输出到显示面板20， 如图2的“B”区间。参照图4C和图5C，如果从数据比较器160提供了低态的上升过驱使能信号(UP_ 0D_EN)和低态的下降过驱使能信号(DN_0D_EN)，则第一开关(SWl)至第四开关(SW4)所有可均为短路(例如，闭合)。因此，一对第一差分晶体管(MN1，MN》和一对第二差分晶体管 (MN3，MN4)可具有相同大小，一对第三差分晶体管(MP1，MP2)和一对第四差分晶体管(MP3， MP4)可具有相同大小。因此，如果不关心失配特性，则一对第一内部缓冲器输入信号和一对第二内部缓冲器输入信号可以是INl = IN2以及IPl = IP2，并可维持在稳定状态。因此，输出缓冲器单元151可以不执行过驱操作，并可执行正常驱动操作，以产生与外部缓冲器输入信号(IN)相应的具有目标电压(图2的的缓冲器输出信号(Sout)。图6是示出根据另一示例性实施例的用于平板显示元件的包括可过驱输出缓冲器的源极驱动器电路的框图。参照图6，根据另一示例性实施例的源极驱动器电路10可包括锁存器120、电平移位器130、解码器140、输出缓冲器150、数据比较器160和过驱使能单元170。每个元件可执行与如上所述的操作相同的操作。源极驱动器电路10还可包括移位寄存器110，所述移位寄存器110通过使用移位寄存器时钟信号(SFT_CLK)来对显示数据(SFT_DATA)进行移位，并将显示数据提供给锁存器120。锁存器120可包括用于存储当前数据(CDATA)和先前数据(PDATA)的第一锁存器单元121和第二锁存器单元125。第一锁存器单元121可基于具有与IH相同的周期的锁存信号(S_LAT)锁存从移位寄存器110提供的移位的数据(SDATA)。第二锁存器单元125 可基于具有与IH相同的周期的锁存信号(P_LAT)锁存从第一锁存器单元121提供给数据比较器160的当前数据(CDATA)。可响应于正被提供给当前扫描线的下一扫描线的显示数据，第二锁存器单元125中存储的当前数据(CDATA)被提供给数据比较器160，作为先前数据。数据比较器160可比较从第一锁存器单元121提供的当前数据(CDATA)和第二锁存器单元125提供的先前数据(PDATA)，并产生过驱使能信号(0D_EN)。电平移位器130可对从第一锁存器单元121提供的当前数据(CDATA)进行电平移位，并可将电平移位的数据提供给解码器140。在包括多个通道的源极驱动器电路的示例中，数据比较器160可被置于每个通道，并可比较相应通道和先前通道的当前数据。将参照图7解释具有上述配置的图6的源极驱动器电路的操作。移位寄存器110可通过使用移位寄存器时钟信号(SFT_CLK)对显示数据(SFT_ DATA)进行移位，第一锁存器单元121可基于锁存使能信号(S_LAT)锁存与IH相应的移位数据(SDATA)，作为当前数据(CDATA)。第一锁存器单元121中存储的当前数据(CDATA)可通过锁存使能信号(P_LAT)被锁存在第二锁存器单元125，并可用作下一扫描线的先前数据。数据比较器160可比较第一锁存器单元121中存储的当前数据(CDATA)和第二锁存器单元125中存储的先前数据(PDATA)。如果作为比较结果当前数据(CDATA)比先前数据(PDATA)大或小其他过驱阈值数据(TDATA)，则输出缓冲器150可执行过驱操作(如在 “C”区间)，否则，输出缓冲器150可执行正常驱动操作(如在“D”区间)。图8是示出根据另一示例性实施例的源极驱动器电路的框图。参照图8，根据另一示例性实施例的源极驱动器电路10包括移位寄存器110、锁存器120、电平移位器130、解码器140、输出缓冲器150、数据比较器160和过驱使能单元170，每个元件执行与如上描述的操作相同的操作。然而，在包括多个通道的源极驱动器电路的示例中，数据比较器160可被配置为被所述多个通道共享。因此，数据比较器160可顺序地读出用于每个通道的先前扫描线上显示的数据，作为先前数据(PDATA)，可将先前数据与锁存器120中存储的当前数据 (CDATA)比较，并将关于每个通道的过驱操作的输入信息(UP_EN_SI、DN_EN_SI)提供给每个通道的移位寄存器110。源极驱动器电路10还可包括地址解码电路180和开关单元200。地址解码电路 180可存储多个通道的相应通道的地址数据(ADDR)。另外，地址解码电路180可将数据读取使能信号(RD_EN)提供给开关单元200。开关单元200可基于从地址解码电路180提供的数据读取使能信号(RD_EN)将锁存器120中存储的数据提供给数据比较器160，作为相应通道的当前数据。此时，可通过数据总线(未示出)将当前数据从锁存器120提供给数据比较器160。源极驱动器电路10还可包括使能信号锁存器190。使能信号锁存器190可通过锁存使能信号(S_LAT)锁存移位寄存器110中存储的输出过驱信息(UP_EN_S0、DN_EN_S0)。 使能信号锁存器190中存储的输出过驱使能信号(UP_EN_S0、DN_EN_S0)可根据数据比较器 160的比较结果被提供给输出缓冲器150作为上升过驱使能信号(UP_0D_EN)或下降过驱使能信号(DN_0D_EN)。此时，上升过驱使能信号(UP_0D_EN)或下降过驱使能信号(DN_0D_ EN)可由过驱使能单元170被配置为仅在过驱启用信号(0D_0N)的启用区间被启用。将参照图9解释如上描述的源极驱动器电路10的操作。数据比较器160可顺序地读出从每个通道的移位寄存器110提供的先前线的显示数据(SFT_DATA)，并可通过使用从地址解码电路180提供的数据读取使能信号(RD_EN)将显示数据(SFT_DATA)提供给开关单元200。因此，数据比较器160可比较锁存器120中存储的当前数据(CDATA)和先前数据(PDATA)，并可将关于过驱的输入信息(UP_EN_SI、DN_ EN_SI)提供给移位寄存器110。移位寄存器110可将关于过驱的输入信息(UP_EN_SI、DN_ EN_SI)与显示数据(SFT_DATA) —起存储。每个通道的使能信号锁存器190可锁存从移位寄存器110提供的关于过驱的输出信息(UP_EN_S0、DN_EN_S0)，并可将上升过驱使能信号(UP_0D_EN)或下降过驱使能信号 (DN_0D_EN)提供给使能控制器170。如上所述，锁存器120中存储的当前数据(CDATA)可被提供给输出缓冲器150。因此，输出缓冲器150可根据如图9所示的上升过驱使能信号 (UP_0D_EN)或下降过驱使能信号(DN_0D_EN)，在“E”区间执行上升过驱操作或下降过驱操作，或者在“F”区间执行正常驱动操作。在上面的示例性实施例中，数据比较器160可被配置为被多个通道共享，从而电路配置可被简化，并且大小可被减小。
图10是示出根据另一示例性实施例的源极驱动器电路的框图。参照图10，根据另一示例性实施例的源极驱动器电路10可包括移位寄存器110、锁存器120、电平移位器130、 解码器140、输出缓冲器150、数据比较器160、过驱使能单元170和使能信号锁存器190。每个元件可执行与如上描述的操作相同的操作。源极驱动器电路10还可包括用于存储每个通道的先前数据的缓冲存储器210。 因此，数据比较器160可顺序地读出从每个通道提供给移位寄存器110的显示数据(SFT_ DATA)，作为当前数据，可比较显示数据和从缓冲存储器210提供的先前数据(PDATA)，并可将关于过驱的信息(UP_EN_SI、DN_EN_SI)提供给每个通道的移位寄存器110。将参照图11解释源极驱动器电路10的操作。数据比较器160可顺序地读出提供给每个通道的移位寄存器110的当前扫描线的显示数据(SFT_DATA)，作为当前数据，可比较显示数据(SFT_DATA)和从缓冲存储器210 提供的先前数据(PDATA)，并可将关于过驱的输入信息(UP_EN_SI、DN_EN_SI)提供给移位寄存器110。移位寄存器110可将关于过驱的输入信息(UP_EN_SI、DN_EN_SI)与显示数据 (SFT_DATA) 一起存储。如果每个通道的使能信号锁存器190提供与移位寄存器110的关于过驱的输出信息(UP_EN_S0、DN_EN_S0)相应的上升过驱使能信号(UP_0D_EN)或下降过驱使能信号(DN_ 0D_EN)，则如图11所示，输出缓冲器150可基于上升过驱使能信号(UP_0D_EN)或下降过驱使能信号(DN_0D_EN)，在“G”区间执行上升过驱操作或下降过驱操作，或者在“H”区间执行正常驱动操作。在以上示例性实施例中，数据比较器160和缓冲存储器210可被配置为被多个通道共享，从而电路配置可被简化，并且大小可被减小。以上已经描述了多个示例。然而，将理解可进行各种修改。例如，如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合描述的系统、架构、装置或电路中的部件，和/或用其他部件或其等同物代替或补充描述的系统、架构、装置或电路中的部件，则可实现合适的结果。因此，其他实现在权利要求的范围内。
权利要求
1.一种用于源极驱动器电路的输出缓冲器，所述源极驱动器电路接收外部缓冲器输入信号，并产生包括预定目标电压的缓冲器输出信号，所述输出缓冲器包括过驱控制器，被配置为基于从外部源提供的第一过驱使能信号、第二过驱使能信号、第一过驱信号和第二过驱信号，产生用于过驱操作的一对第一内部缓冲器输入信号和一对第二内部缓冲器输入信号；和输出缓冲器单元，被配置为基于从过驱控制器提供的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号来执行过驱操作，并产生包括比预定目标电压大的目标电压的缓冲器输出信号，或者产生包括比所述预定目标电压小的目标电压的缓冲器输出信号。
2.如权利要求1所述的输出缓冲器，其中，过驱控制器包括第一控制器，被配置为接收外部缓冲器输入信号，作为第一输入信号，接收缓冲器输出信号，作为第二输入信号，基于第一过驱使能信号和第二过驱使能信号来对第一输入信号和第二输入信号进行不同地放大，并将所述一对第一内部缓冲器输入信号输出到输出缓冲器单元；第二控制器，被配置为接收外部缓冲器输入信号，作为第一输入信号，接收缓冲器输出信号，作为第二输入信号，基于第一过驱使能信号和第二过驱使能信号来对第一输入信号和第二输入信号进行不同地放大，并将所述一对第二内部缓冲器输入信号输出到输出缓冲器单元。
3.如权利要求2所述的输出缓冲器，其中，第一控制器包括一对第一晶体管，被配置为通过栅极接收第一输入信号，并将所述一对第一内部缓冲器输入信号中的一个输出到漏极；一对第二晶体管，被配置为通过栅极接收第二输入信号，将所述一对第一内部缓冲器输入信号中的另一个输出到漏极。
4.如权利要求3所述的输出缓冲器，其中，所述一对第一晶体管和所述一对第二晶体管分别包括多对NMOS晶体管。
5.如权利要求3所述的输出缓冲器，其中，第一控制器还包括第一开关，与所述一对第一晶体管中的一个串联，所述第一开关被配置为通过第二过驱使能信号被控制；第二开关，与所述一对第二晶体管中的一个串联，所述第二开关被配置为通过第一过驱使能信号被控制。
6.如权利要求5所述的输出缓冲器，其中，第二控制器包括一对第三晶体管，被配置为通过栅极接收第二输入信号，并将所述一对第二内部缓冲器输入信号中的一个输出到漏极；一对第四晶体管，被配置为通过栅极接收第一输入信号，将所述一对第二内部缓冲器输入信号中的另一个输出到漏极。
7.如权利要求6所述的输出缓冲器，其中，所述一对第三晶体管和所述一对第四晶体管分别包括多对PMOS晶体管。
8.如权利要求6所述的输出缓冲器，其中，第二控制器包括第三开关，与所述一对第三晶体管中的一个串联，所述第三开关被配置为通过第二过驱使能信号被控制；第四开关，与所述一对第四晶体管中的一个串联，所述第四开关被配置为通过第一过驱使能信号被控制。
9.如权利要求8所述的输出缓冲器，其中，响应于第一过驱使能信号被启用第一开关为短路，第二开关为断路，从而所述一对第一晶体管的大小小于所述一对第二晶体管的大小； 第三开关为短路，第四开关为断路，从而所述一对第三晶体管的大小小于所述一对第四晶体管的大小；过驱控制器还被配置为将用于上升过驱操作的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号提供给输出缓冲器单元。
10.如权利要求8所述的输出缓冲器，其中，响应于第二过驱使能信号被启用第一开关为断路，第二开关为短路，从而所述一对第一晶体管的大小大于所述一对第二晶体管的大小；第三开关为断路，第四开关为短路，从而所述一对第三晶体管的大小大于所述一对第四晶体管的大小；过驱控制器还被配置为将用于下降过驱操作的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号提供给输出缓冲器单元。
11.如权利要求8所述的输出缓冲器，其中，响应于第一过驱使能信号和第二过驱使能信号被禁用第一开关和第二开关为短路，从而所述一对第一晶体管的大小与所述一对第二晶体管的大小相同；第三开关和第四开关为短路，从而所述一对第三晶体管的大小与所述一对第四晶体管的大小相同；过驱控制器还被配置为将用于正常驱动操作的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号提供给输出缓冲器单元。
12.如权利要求1所述的输出缓冲器，其中第一过驱使能信号包括上升过驱使能信号；第二过驱使能信号包括下降过驱使能信号。
13.一种用于驱动包括多个扫描线的显示面板的源极驱动器电路，所述源极驱动器电路包括输出缓冲器，被配置为接收将在所述多个扫描线的当前扫描线上显示的当前数据，作为外部缓冲器输入信号；将包括预定目标电压的缓冲器输出信号提供给显示面板；数据比较器，被配置为将当前数据和在当前扫描线的先前扫描线上显示的先前数据进行比较，并将第一控制信号和第二控制信号输出到输出缓冲器，从而输出缓冲器还被配置为产生包括比预定目标电压大的目标电压的缓冲器输出信号，或者产生包括比所述预定目标电压小的目标电压的缓冲器输出信号。
14.如权利要求13所述的源极驱动器电路，其中第一控制信号包括上升过驱使能信号；第二控制信号是下降过驱使能信号。
15.如权利要求14所述的源极驱动器电路，其中，数据比较器还被配置为 响应于当前数据比先前数据大过驱阈值电压，产生第一控制信号；响应于当前数据比先前数据小过驱阈值电压，产生第二控制信号。
16.如权利要求13所述的源极驱动器电路，还包括过驱使能单元，被配置为仅在过驱启用时间段内启用从数据比较器输出的第一控制信号和第二控制信号。
17.如权利要求16所述的源极驱动器电路，其中，过驱使能单元包括第一与门，被配置为从数据比较器接收第一控制信号以及从外部源接收过驱启用信号，作为两个输入，并仅在过驱启用时间段期间启用第一控制信号；第二与门，被配置为从数据比较器接收第二控制信号以及过驱启用信号，作为两个输入，并仅在过驱启用时间段期间启用第二控制信号。
18.如权利要求13所述的源极驱动器电路，其中，输出缓冲器包括过驱控制器，被配置为基于从数据比较器提供的第一控制信号和第二控制信号对外部缓冲器输入信号和缓冲器输出信号进行不同地放大，产生用于过驱操作的一对第一内部缓冲器输入信号和一对第二内部缓冲器输入信号；输出缓冲器单元，被配置为基于所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号来执行过驱操作，并产生包括比预定目标电压大的目标电压的缓冲器输出信号，或者产生包括比所述预定目标电压小的目标电压的缓冲器输出信号。
19.如权利要求18所述的源极驱动器电路，其中，过驱控制器包括一对第一差分晶体管，被配置为通过各自的栅极接收外部缓冲器输入信号，并通过漏极将所述一对第一内部缓冲器输入信号中的一个输出到输出缓冲器单元；一对第二差分晶体管，被配置为通过各自的栅极接收缓冲器输出信号，并通过漏极将所述一对第一内部缓冲器输入信号中的另一个输出到输出缓冲器单元；一对第三差分晶体管，被配置为通过各自的栅极接收外部缓冲器输入信号，并通过漏极将所述一对第二内部缓冲器输入信号中的一个输出到输出缓冲器单元；一对第四差分晶体管，被配置为通过各自的栅极接收缓冲器输出信号，并通过漏极将所述一对第二内部缓冲器输入信号中的另一个输出到输出缓冲器单元；一对第一开关，分别与所述一对第一差分晶体管中的一个以及所述一对第二差分晶体管中的一个串联，所述一对第一开关被配置为分别通过第一控制信号和第二控制信号被控制；一对第二开关，分别与所述一对第三差分晶体管中的一个以及所述一对第四差分晶体管中的一个串联，所述一对第二开关被配置为分别通过第一控制信号和第二控制信号被控制。
20.如权利要求13所述的源极驱动器电路，其中，响应于包括多个通道的源极驱动器电路所述输出缓冲器被设置在所述多个通道的每个通道中；所述数据比较器被设置在所述多个通道的每个通道中，或者，所述数据比较器被配置为被所述多个通道共享。
21.一种用于驱动包括多个扫描线的显示面板的源极驱动器电路，所述源极驱动器电路包括锁存器，被配置为存储将在所述多个扫描线的当前扫描线上显示的当前数据和在当前扫描线的先前扫描线上显示的先前数据；数据比较器，被配置为将从锁存器提供的当前数据和先前数据进行比较，并响应于当前数据比先前数据大或者小过驱阈值数据，来产生上升过驱使能信号或下降过驱使能信号；输出缓冲器，被配置为基于上升过驱使能信号或下降过驱使能信号执行过驱操作，并关于作为外部缓冲器输入信号的当前数据提供包括比预定目标电压大的目标电压的缓冲器输出信号，或者将包括比预定目标电压小的目标电压的缓冲器输出信号提供给显示面板。
22.如权利要求21所述的源极驱动器电路，其中，锁存器包括 第一锁存器单元，被配置为存储当前数据；第二锁存器单元，被配置为存储先前数据。
23.如权利要求22所述的源极驱动器电路，其中，响应于第一锁存器单元中存储的当前数据被提供给数据比较器，当前数据被存储在第二锁存器单元中，并被用作当前扫描线的紧下一扫描线的先前数据。
24.如权利要求21所述的源极驱动器电路，其中 源极驱动器电路包括多个通道；数据比较器被设置在每个通道中。
25.如权利要求23所述的源极驱动器电路，还包括移位寄存器，被配置为通过移位寄存器时钟信号来对从外部源提供的显示数据移位， 并将显示数据作为当前数据存储在第一锁存器单元中；电平移位器，被配置为对从第一锁存器单元提供的当前数据进行电平移位； 解码器，被配置为基于灰阶电压将由电平移位器进行了电平移位的当前数据转换成模拟数据，并将该模拟数据提供给输出缓冲器。
26.如权利要求21所述的源极驱动器电路，其中，输出缓冲器包括一对第一 NMOS晶体管和一对第二 NMOS晶体管，被配置为通过每个栅极接收外部缓冲器输入信号和缓冲器输出信号，并产生一对第一内部缓冲器输入信号；一对第一 PMOS晶体管和一对第二 PMOS晶体管，被配置为通过每个栅极接收外部缓冲器输入信号和缓冲器输出信号，并产生一对第二内部缓冲器输入信号；一对第一开关，分别连接到所述一对第一 NMOS晶体管中的一个和所述一对第二 NMOS 晶体管中的一个，所述一对第一开关被配置为分别通过下降过驱使能信号和上升过驱使能信号被控制；一对第二开关，分别连接到所述一对第一 PMOS晶体管中的一个和所述一对第二 PMOS 晶体管中的一个，所述一对第二开关被配置为分别通过下降过驱使能信号和上升过驱使能信号被控制；输出缓冲器单元，被配置为基于所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号执行过驱操作，并将包括比所述预定目标电压大或小的目标电压的输出缓冲器信号提供给显示面板。
27.一种包括多个通道的源极驱动器电路，所述源极驱动器电路用于驱动包括多个扫描线的显示面板，所述源极驱动器电路包括锁存器，被配置为通过使用锁存使能信号来锁存当前扫描线的数据； 数据比较器，被配置为顺序地读出用于每个通道的当前扫描线的先前扫描线的显示数据，作为先前数据，将从锁存器提供的当前数据和先前数据进行比较，并产生用于每个通道的过驱信息；移位寄存器，被配置为将显示数据存储为当前数据，并存储过驱信息； 使能信号锁存器，被配置为基于从锁存寄存器提供的过驱信息提供上升过驱使能信号或下降过驱使能信号；输出缓冲器，被配置为基于上升过驱使能信号或下降过驱使能信号执行过驱操作，关于作为外部缓冲器输入信号的当前数据提供包括比预定目标电压大的目标电压的缓冲器输出信号，或者将包括比所述预定目标电压小的目标电压的缓冲器输出信号提供给显示面板。
28.如权利要求27所述的源极驱动器电路，还包括地址解码电路，被配置为基于每个通道的地址信号通过使用锁存使能信号来产生数据读取使能信号；开关单元，被配置为基于数据读取使能信号将每个通道的当前数据提供给数据比较ο
29.如权利要求27所述的源极驱动器电路，其中，所述输出缓冲器包括一对第一 NMOS晶体管和一对第二 NMOS晶体管，被配置为通过每个栅极接收外部缓冲器输入信号和缓冲器输出信号，并产生一对第一内部缓冲器输入信号；一对第一 PMOS晶体管和一对第二 PMOS晶体管，被配置为通过每个栅极接收外部缓冲器输入信号和缓冲器输出信号，并产生一对第二内部缓冲器输入信号；一对第一开关，分别连接到所述一对第一 NMOS晶体管中的一个和所述一对第二 NMOS 晶体管中的一个，所述一对第一开关被配置为分别通过上升过驱使能信号和下降过驱使能信号被控制；一对第二开关，分别连接到所述一对第一 PMOS晶体管中的一个和所述一对第二 PMOS 晶体管中的一个，所述一对第二开关被配置为分别通过下降过驱使能信号和上升过驱使能信号被控制；输出缓冲器单元，被配置为基于所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号执行过驱操作，并将包括比所述预定目标电压大或小的目标电压的输出缓冲器信号提供给显示面板。
30.如权利要求27所述的源极驱动器电路，其中，数据比较器还被配置为被所述多个通道共享。
31.一种包括多个通道的源极驱动器电路，所述源极驱动器电路用于驱动包括多个扫描线的显示面板，所述源极驱动器电路包括缓冲存储器，被配置为存储用于每个通道的先前扫描线的先前数据； 锁存器，被配置为将先前扫描线的下一扫描线的显示数据锁存为当前数据； 数据比较器，被配置为从缓冲存储器中顺序地读取每个通道的先前数据，将从锁存器提供的当前数据和先前数据进行比较，并产生用于每个通道的过驱信息；移位寄存器，被配置为存储显示数据和过驱信息；使能信号锁存器，被配置为基于从移位寄存器提供的过驱信息来提供上升过驱使能信号或下降过驱使能信号；输出缓冲器，被配置为基于上升过驱使能信号或下降过驱使能信号执行过驱操作，并关于作为外部缓冲器输入信号的当前数据提供包括比预定目标电压大的目标电压的缓冲器输出信号，或将包括比所述预定目标电压小的目标电压的缓冲器输出信号提供给显示面板。
32.如权利要求31所述的源极驱动器电路，还包括地址解码电路，被配置为基于每个通道的地址信号通过使用锁存使能信号来产生读取使能信号；开关单元，被配置为基于数据读取使能信号将每个通道的当前数据提供给数据比较器ο
33.如权利要求31所述的源极驱动器电路，其中，所述输出缓冲器包括一对第一 NMOS晶体管和一对第二 NMOS晶体管，被配置为通过每个栅极接收外部缓冲器输入信号和缓冲器输出信号，并产生一对第一内部缓冲器输入信号；一对第一 PMOS晶体管和一对第二 PMOS晶体管，被配置为通过每个栅极接收外部缓冲器输入信号和缓冲器输出信号，并产生一对第二内部缓冲器输入信号；一对第一开关，分别连接到所述一对第一 NMOS晶体管中的一个和所述一对第二 NMOS 晶体管中的一个，所述一对第一开关被配置为分别通过上升过驱使能信号和下降过驱使能信号被控制；一对第二开关，分别连接到所述一对第一 PMOS晶体管中的一个和所述一对第二 PMOS 晶体管中的一个，所述一对第二开关被配置为分别通过上升过驱使能信号和下降过驱使能信号被控制；输出缓冲器单元，被配置为基于所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号执行过驱操作，并将包括比所述预定目标电压大或小的目标电压的输出缓冲器信号提供给显示面板。
34.如权利要求31所述的源极驱动器电路，其中，数据比较器和缓冲存储器还被配置为被所述多个通道共享。
35.一种用于源极驱动器电路的输出缓冲器的方法，所述源极驱动器电路接收外部缓冲器输入信号并产生包括预定目标电压的缓冲器输出信号，所述方法包括由过驱控制器基于从外部源提供的第一过驱使能信号、第二过驱使能信号、第一过驱信号和第二过驱信号，产生用于过驱操作的一对第一内部缓冲器输入信号和一对第二内部缓冲器输入信号；由输出缓冲器单元基于从过驱控制器提供的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号，执行过驱操作；由输出缓冲器单元产生包括比预定目标电压大的目标电压的缓冲器输出信号，或者产生包括比所述预定目标电压小的目标电压的缓冲器输出信号。
36.如权利要求35所述的方法，所述方法还包括由第一控制器接收外部缓冲器输入信号作为第一输入信号，并接收缓冲器输出信号作为第二输入信号；由第一控制器基于第一过驱使能信号和第二过驱使能信号来对第一输入信号和第二输入信号进行不同地放大；由第一控制器将所述一对第一内部缓冲器输入信号输出到输出缓冲器单元； 由第二控制器接收外部缓冲器输入信号作为第一输入信号，并接收缓冲器输出信号作为第二输入信号；由第二控制器基于第一过驱使能信号和第二过驱使能信号来对第一输入信号和第二输入信号进行不同地放大；由第二控制器将所述一对第二内部缓冲器输入信号输出到输出缓冲器单元。
37.如权利要求36所述的方法，所述方法还包括 由一对第一晶体管通过栅极接收第一输入信号；由所述一对第一晶体管将所述一对第一内部缓冲器输入信号中的一个输出到漏极； 由一对第二晶体管通过栅极接收第二输入信号；由所述一对第二晶体管将所述一对第一内部缓冲器输入信号中的另一个输出到漏极。
38.如权利要求37所述的方法，其中，第一控制器还包括第一开关，与所述一对第一晶体管中的一个串联，并通过第二过驱使能信号被控制； 第二开关，与所述一对第二晶体管中的一个串联，并通过第一过驱使能信号被控制。
39.如权利要求38所述的方法，所述方法还包括 由一对第三晶体管通过栅极接收第二输入信号；由所述一对第三晶体管将所述一对第二内部缓冲器输入信号中的一个输出到漏极； 由一对第四晶体管通过栅极接收第一输入信号；由所述一对第四晶体管将所述一对第二内部缓冲器输入信号中的另一个输出到漏极。
40.如权利要求39所述的方法，其中，第二控制器包括第三开关，与所述一对第三晶体管中的一个串联，并通过第二过驱使能信号被控制； 第四开关，与所述一对第四晶体管中的一个串联，并通过第一过驱使能信号被控制。
41.如权利要求38所述的方法，所述方法还包括响应于第一过驱使能信号被启用 闭合第一开关，断开第二开关，从而所述一对第一晶体管的大小小于所述一对第二晶体管的大小；闭合第三开关，断开第四开关，从而所述一对第三晶体管的大小小于所述一对第四晶体管的大小；由过驱控制器将用于上升过驱操作的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号提供给输出缓冲器单元。
42.如权利要求40所述的方法，所述方法还包括响应于第二过驱使能信号被启用 断开第一开关，闭合第二开关，从而所述一对第一晶体管的大小大于所述一对第二晶体管的大小；断开第三开关，闭合第四开关，从而所述一对第三晶体管的大小大于所述一对第四晶体管的大小；由过驱控制器将用于下降过驱操作的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号提供给输出缓冲器单元。
43.如权利要求40所述的方法，所述方法还包括响应于第一过驱使能信号和第二过驱使能信号被禁用闭合第一开关和第二开关，从而所述一对第一晶体管的大小与所述一对第二晶体管的大小相同；断开第三开关和第四开关，从而所述一对第三晶体管的大小与所述一对第四晶体管的大小相同；由过驱控制器将用于正常驱动操作的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号提供给输出缓冲器单元。
44.一种用于驱动包括多个扫描线的显示面板的源极驱动器电路的方法，所述方法包括由输出缓冲器接收将在所述多个扫描线的当前扫描线上显示的当前数据，作为外部缓冲器输入信号；由输出缓冲器将包括预定目标电压的缓冲器输出信号提供给显示面板；由数据比较器将当前数据和在当前扫描线的先前扫描线上显示的先前数据进行比较；由数据比较器将第一控制信号和第二控制信号输出到输出缓冲器，从而输出缓冲器产生包括比预定目标电压大的目标电压的缓冲器输出信号，或者产生包括比所述预定目标电压小的目标电压的缓冲器输出信号。
45.一种用于驱动包括多个扫描线的显示面板的源极驱动器电路的方法，所述方法包括由锁存器存储将在所述多个扫描线的当前扫描线上显示的当前数据和在当前扫描线的先前扫描线上显示的先前数据；由数据比较器将从锁存器提供的当前数据和先前数据进行比较； 响应于当前数据比先前数据大或者小过驱阈值数据，由数据比较器产生上升过驱使能信号或下降过驱使能信号；由输出缓冲器基于上升过驱使能信号或下降过驱使能信号执行过驱操作； 由输出缓冲器关于作为外部缓冲器输入信号的当前数据提供包括比预定目标电压大的目标电压的缓冲器输出信号，或者将包括比预定目标电压小的目标电压的缓冲器输出信号提供给显示面板。
46.一种用于包括多个通道的源极驱动器电路的方法，所述源极驱动器电路用于驱动包括多个扫描线的显示面板，所述方法包括由锁存器通过使用锁存使能信号来锁存当前扫描线的数据；由数据比较器顺序地读出用于每个通道的当前扫描线的先前扫描线的显示数据，作为先前数据；由数据比较器将从锁存器提供的当前数据和先前数据进行比较； 由数据比较器产生用于每个通道的过驱信息； 由移位寄存器将显示数据存储为当前数据，并存储过驱信息； 由使能信号锁存器基于从锁存寄存器提供的过驱信息提供上升过驱使能信号或下降过驱使能信号；由输出缓冲器基于上升过驱使能信号或下降过驱使能信号执行过驱操作； 由输出缓冲器关于作为外部缓冲器输入信号的当前数据提供包括比预定目标电压大的目标电压的缓冲器输出信号，或者将包括比所述预定目标电压小的目标电压的缓冲器输出信号提供给显示面板。
47. 一种用于包括多个通道的源极驱动器电路的方法，所述源极驱动器电路用于驱动包括多个扫描线的显示面板，所述方法包括由缓冲存储器存储用于每个通道的先前扫描线的先前数据； 由锁存器将先前扫描线的下一扫描线的显示数据锁存为当前数据； 由数据比较器从缓冲存储器中顺序地读取每个通道的先前数据； 由数据比较器将从锁存器提供的当前数据和先前数据进行比较； 由数据比较器产生用于每个通道的过驱信息； 由移位寄存器存储显示数据和过驱信息；由使能信号锁存器基于从移位寄存器提供的过驱信息来提供上升过驱使能信号或下降过驱使能信号；由输出缓冲器基于上升过驱使能信号或下降过驱使能信号执行过驱操作； 由输出缓冲器关于作为外部缓冲器输入信号的当前数据提供包括比预定目标电压大的目标电压的缓冲器输出信号，或将包括比所述预定目标电压小的目标电压的缓冲器输出信号提供给显示面板。
全文摘要
提供了过驱输出缓冲器、源极驱动器电路及其方法。提供了一种用于源极驱动器电路的输出缓冲器，所述源极驱动器电路接收外部缓冲器输入信号，并产生具有预定目标电压的缓冲器输出信号，所述输出缓冲器包括过驱控制器，被配置为基于从外部源提供的第一过驱使能信号、第二过驱使能信号、第一过驱信号和第二过驱信号，产生用于过驱操作的一对第一内部缓冲器输入信号和一对第二内部缓冲器输入信号；和输出缓冲器单元，被配置为基于从过驱控制器提供的所述一对第一内部缓冲器输入信号和所述一对第二内部缓冲器输入信号来执行过驱操作，并产生包括比预定目标电压大的目标电压的缓冲器输出信号，或者产生包括比所述预定目标电压小的目标电压的缓冲器输出信号。
文档编号G09G3/20GK102346998SQ20111022027
公开日2012年2月8日 申请日期2011年8月1日 优先权日2010年7月30日
发明者郑圭荣 申请人:美格纳半导体有限公司