1.一种GOA驱动电路，其特征在于，包括多个GOA单元，按照第N级GOA单元输出栅极驱动信号给显示区域第N级水平扫描线；奇数级的GOA单元依次级联，偶数级的GOA单元依次级联；所述第N级GOA单元包括上拉模块、下拉模块、上拉控制模块、下拉维持模块以及自举电容模块；该上拉模块、上拉控制模块、下拉维持模块、下拉模块以及自举电容模块连接于第N级栅极信号点，所述上拉模块、下拉维持模块以及自举电容模块均与第N级水平扫描线连接；
所述下拉维持模块包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管以及第八薄膜晶体管，所述第一薄膜晶体管的栅极与漏极以及第二薄膜晶体管的漏极连接并在该连接点接入第一低频时钟信号，所述第一薄膜晶体管的源极、第三薄膜晶体管的漏极以及第二薄膜晶体管的栅极连接于一第N级第一节点SN，所述第二薄膜晶体管的源极、所述第四薄膜晶体管的漏极、所述第五薄膜晶体管的栅极以及所述第六薄膜晶体管的栅极连接于第N级第二节点PN；所述第五薄膜晶体管的漏极以及第七薄膜晶体管的漏极均与第N级栅极信号点QN连接，所述第六薄膜晶体管的漏极以及第八薄膜晶体管的漏极均与第N级水平扫描线GN连接，所述第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管以及第八薄膜晶体管的源极均接入直流低压电VSS；
当第N级GOA单元为奇数级GOA单元时，第N级第一节点SN均与第N+1级第一节点SN+1连接，第N级第二节点PN与第N+1级GOA单元的第七薄膜晶体管以及第八薄膜晶体管的栅极连接，第N级GOA单元的第七薄膜晶体管以及第八薄膜晶体管的栅极与第N+1级第二节点PN+1连接。
2.根据权利要求1所述的GOA驱动电路，其特征在于，当第N级GOA单元为奇数级GOA单元时，所述第N级GOA单元接入的第一低频时钟信号与第N+1级GOA单元接入的第一低频时钟信号相位相反。
3.根据权利要求1所述的GOA驱动电路，其特征在于，所述下拉模块包括第十一薄膜晶体管，所述第十一薄膜晶体管的漏极与所述该级的栅极信号点连接，所述第十一薄膜晶体管的源极接入所述直流低压电VSS；第N级GOA单元的第一薄膜晶体管的栅极与第N+4级水平扫描线连接。
4.根据权利要求1所述的GOA驱动电路，其特征在于，所述上拉控制模块包括第九薄膜晶体管，所述第九薄膜晶体管的源极连接于该级的栅极信号点；
第N级GOA单元的第九薄膜晶体管的漏极接入高电平信号，所述第九薄膜晶体管的栅极与第N-2级水平扫描线Gn-2连接。
5.根据权利要求4所述的GOA驱动电路，其特征在于，所述上拉模块包括第十薄膜晶体管，所述第十薄膜晶体管的漏极接入第N级高频时钟信号CKn，所述第十薄膜晶体管的栅极与第N级栅极信号点Qn连接，所述第十薄膜晶体管的源极与第N级水平扫描线连接；
所述高电平信号的电压值、所述第一低频时钟信号的幅度值以及所述第N级高频时钟信号CKn的幅度值相等。
6.根据权利要求1所述的GOA驱动电路，其特征在于，所述上拉控制模块包括第九薄膜晶体管，所述第九薄膜晶体管的源极连接于该级的栅极信号点；
第N级GOA单元的第九薄膜晶体管的漏极与栅极均与第N-2级水平扫描线Gn-2连接。
7.根据权利要求1所述的GOA驱动电路，其特征在于，所述自举电容模块包括自举电容。
8.根据权利要求1所述的GOA驱动电路，其特征在于，各个奇数级的第一低频时钟信号通过第一公共金属线接入各个奇数级的GOA单元。
9.根据权利要求8所述的GOA驱动电路，其特征在于，各个偶数级的第一低频时钟信号通过第二公共金属线接入各个偶数级的GOA单元。
10.一种液晶显示装置，其特征在于，包括权利要求1-9任一项所述的GOA驱动电路。