一种栅极驱动模块、栅极控制信号的生成方法和显示装置与流程

本申请涉及显示技术领域，尤其涉及一种栅极驱动模块、栅极控制信号的生成方法和显示装置。

背景技术：

tft-lcd(thinfilmtransistorliquidcrystaldisplay，薄膜晶体管液晶显示器)是当前平板显示的主要品种之一，已经成为了现代it、视讯产品中重要的显示平台。tft-lcd主要驱动原理，系统主板将r/g/b压缩信号、控制信号及电源通过线材与印刷电路板上的连接器相连接，数据经过印刷电路板上的时序控制器(timingcontroller，tcon)处理后，通过源级薄膜驱动芯片(source-chiponfilm，s-cof)和栅极薄膜驱动芯片(gate-chiponfilm，g-cof)与显示区连接，从而使得液晶显示器获得所需的电源、信号。

目前栅极驱动芯片主要接受tcon的控制信号，配合这个控制信号，经过电平移位器(levelshift)输出驱动所述显示面板的低电平(vgl)和高电平(vgh)，vgh是控制tft打开的电压，vgl是控制tft关闭的电压，输出的vgh和vgl经过输出缓冲器连接到面板内部，需要多个与显示面板内部栅极线一一对应的电平转换器，但如此设置占用栅极驱动芯片的面积过大，且成本较高。

技术实现要素：

本申请的目的是提供一种栅极驱动模块、栅极控制信号的生成方法和显示装置，节省栅极驱动芯片面积，而且还简化了栅极驱动芯片内部电路设计，也可以降低栅极驱动芯片成本。

本申请公开了一种栅极驱动模块，所述栅极驱动模块包括接收第一控制信号的第一输入端、接收时钟信号的第二输入端、接收第一控制信号和时钟信号生成逻辑控制信号的逻辑控制电路、电平转换电路以及接收时钟信号的移位输出缓冲电路；所述逻辑控制电路的输入端与所述第一输入端以及第二输入端耦接，所述逻辑控制电路接收所述第一输入端输入的所述第一控制信号和所述第二输入端输入的所述时钟信号生成逻辑控制信号；所述电平转换电路的输入端与所述逻辑控制电路的输出端耦接，将所述逻辑控制信号进行电平转换生成第二控制信号；所述移位输出缓冲电路，与所述第二输入端以及所述电平转换电路的输出端耦接，所述移位缓冲电路同时接收所述电平转换电路输出的第一控制信号和所述第二输入端输出的时钟信号；栅极驱动模块包括与所述移位输出缓冲电路耦接的栅极线；其中，所述移位输出缓冲电路包括多个级联的移位缓冲单元，每个所述移位输出缓冲单元根据所述第二控制信号以及对应的所述时钟信号生成栅极控制信号并输出至所述栅极线。

可选的，所述移位输出缓冲电路的第1个所述移位缓冲器单元直接将第二控制信号作为栅极控制信号输出至所述显示面板内的对应的第1条栅极线；所述移位输出缓冲电路的第n个所述移位缓冲器单元的控制端连接所述第二输入端；第n个所述移位缓冲器单元的输入端连接第n-1个所述移位缓冲器单元的输出端，第n个所述移位缓冲器单元的输出端输出与所述显示面板内的对应的第n条栅极线的栅极控制信号，且第n个所述移位缓冲器单元的输出端连接第n+1个所述移位缓冲器单元的输入端；其中，所述的n为大于等于2的自然数。

可选的，所述移位输出缓冲电路的第1个所述移位缓冲器单元直接将第二控制信号作为栅极控制信号输出与所述显示面板内的对应的第1条栅极线，第1个所述移位缓冲器单元的输出端直接连接第2个所述移位缓冲器单元的输入端；第n个所述移位缓冲器单元包括触发器，第n个所述移位缓冲器单元的所述触发器的控制端连接所述第二输入端；所述移位输出缓冲电路的第n个所述移位缓冲器单元的所述触发器的输入段连接所述第n-1个所述移位缓冲器单元的所述触发器的输出端；第n个所述移位缓冲器单元的所述触发器的输出端输出与所述显示面板内的对应的第n条栅极线的栅极控制信号，且第n个所述移位缓冲器单元的所述触发器的输出端连接所述第n+1个所述移位缓冲器单元的所述触发器的输入端；其中，所述的n为大于等于2的自然数。

可选的，所述移位输出缓冲电路的第1个所述移位缓冲器单元包括缓冲器，所述缓冲器的输入端直接连接所述电平转换电路的输出端，所述缓冲器的输出端输出与所述显示面板内的对应的第1条栅极线的栅极控制信号，且第1个所述移位缓冲器单元的输出端直接连接第2个所述移位缓冲器单元的输入端；所述移位输出缓冲电路的第n个所述移位缓冲器单元包括触发器以及缓冲器；第n个所述移位缓冲器单元的所述触发器的控制端连接所述第二输入端；第n个所述移位缓冲器单元的所述触发器的输出端连接第n个所述移位缓冲器单元的所述缓冲器的输入端；第n个所述移位缓冲器单元的所述缓冲器的输出端输出与所述显示面板内的对应的第n条栅极线的栅极控制信号，且第n个所述移位缓冲器单元的所述缓冲器的输出端连接所述第n+1个所述移位缓冲器单元的所述触发器的输入端；第n个所述移位缓冲器单元的所述触发器的输入端连接所述第n-1个所述移位缓冲器单元的所述触发器的输出端；其中，所述的n为大于等于2的自然数。

可选的，每个所述移位缓冲器单元还包括稳压电路；所述稳压电路连接在当前的所述移位缓冲器单元的输出端与地线之间。

可选的，所述电平转换电路包括高电平信号接收端和低电平信号接收端，分别接收高电平信号和低电平信号，所述电平转换电路根据高电平信号和低电平信号，将所述逻辑控制信号进行电平转换生成第二控制信号。

可选的，所述逻辑控制电路为第一触发器，所述第一触发器为上升沿触发器，所述第一触发器的控制端连接所述第二输入端，所述第一触发器的输入端连接所述第一输入端，所述第一触发器的输出端连接所述电平转换电路的输入端，所述第一触发器的输出端输出所述逻辑控制信号至所述电平转换电路。

可选的，所述第一控制信号为帧起始信号。

本申请还公开了一种栅极控制信号的生成方法，包括步骤：

接收第一控制信号和时钟信号，生成逻辑控制信号；

将所述逻辑控制信号进行电平转换生成第二控制信号；

根据第二控制信号和时钟信号，生成第1条栅极线的栅极控制信号，并输出至所述显示面板内的对应的第1条栅极线；以及

根据第1条栅极线的栅极控制信号逐级移位，分别生成第n条栅极线的栅极控制信号，并输出至所述显示面板内的对应的第n条栅极线；

其中，n为大于等于2的自然数；所述第二控制信号的低电平和高电平为预设的驱动所述显示面板的低电平和高电平。

本申请还公开了显示装置，所述显示装置包括显示面板，以及与所述显示面板驱动连接的至少一个如上所述的栅极驱动模块，所述栅极驱动模块共同生成栅极控制信号，并输出至所述显示面板内的对应的栅极线。

相对于之前先移位后进行电平转换的方案来说，本申请的栅极驱动模块先将第一控制信号通过电平转换电路生成第二控制信号，所述第二控制信号通过移位缓冲电路再生成多个与栅极线对应的栅极控制信号；因为先进行电平转换后再移位，不需要多个与显示面板内部栅极线一一对应的电平转换器，只需要设置一个电平转换器即可实现上述效果，大大节省了栅极驱动芯片面积，而且还简化了栅极驱动芯片内部电路设计，降低栅极驱动芯片成本。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请的一实施例的一种栅极驱动模块的结构示意图；

图2是本申请的一实施例的一种栅极驱动模块的电路示意图；

图3是本申请的一实施例的时序波形示意图；

图4是本申请的另一实施例的一种栅极驱动模块的电路的示意图；

图5是本申请的另一实施例的栅极控制信号的生成方法的流程示意图。

其中，100、栅极驱动模块；110、第一输入端；120、第二输入端；130、逻辑控制电路；131、第一触发器；140、电平转换电路；141、电平转换器；150、移位输出缓冲电路；160、移位缓冲单元；161、触发器；162、缓冲器；170、触发器；180、缓冲器；190、稳压电路；200、显示面板；210、栅极线；300、显示装置。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下面参考附图和可选的实施例对本申请作详细说明。

如图1和图2所示，作为本申请的一实施例，公开了一种显示面板的栅极驱动模块100，栅极驱动模块100包括接收第一控制信号的第一输入端110、接收时钟信号的第二输入端120、接收所述第一输入端110输入的所述第一控制信号和所述第二输入端120输入的所述时钟信号生成逻辑控制信号的逻辑控制电路130、电平转换电路140以及接收所述第二输入端120输入的时钟信号的移位输出缓冲电路150；具体的，所述逻辑控制电路130的输入端与所述第一输入端110以及第二输入端120耦接，所述逻辑控制电路130接收所述第一输入端110输入的所述第一控制信号和所述第二输入端120输入的所述时钟信号生成逻辑控制信号；所述电平转换电路140的输入端与所述逻辑控制电路130的输出端耦接，将所述逻辑控制信号进行电平转换生成第二控制信号；所述移位输出缓冲电路150，与所述第二输入端120以及所述电平转换电路140的输出端耦接，所述移位缓冲电路150同时接收所述电平转换电路140输出的第一控制信号和所述第二输入端120输出的时钟信号；栅极驱动模块100包括与所述移位输出缓冲电路150耦接的栅极线210。

其中，所述移位输出缓冲电路150包括多个级联的移位缓冲单元160；所述电平转换电路140的输入端与所述逻辑控制电路130的输出端耦接，所述电平转换电路140将所述逻辑控制信号进行电平转换生成第二控制信号，并输出至所述移位输出缓冲电路150；所述第二控制信号的低电平和高电平为预设的驱动所述显示面板的低电平和高电平，所述移位输出缓冲电路150通过所述第二控制信号和所述时钟信号分别生成与显示面板内栅极线对应的栅极控制信号，因为先进行电平转换后再移位，不需要多个与显示面板内部栅极线一一对应的电平转换器，大大减少了电平转换电路的数量，节省了栅极驱动模块所需的元器件，减小了芯片面积，从而降低栅极驱动模块的芯片成本。

本申请要得到驱动所述显示面板的低电平和高电平主要靠所述电平转换电路进行转换得到，所述电平转换电路包括高电平信号接收端和低电平信号接收端，分别接收高电平信号和低电平信号，所述电平转换电路根据高电平信号和低电平信号，将所述逻辑控制信号进行电平转换生成第二控制信号。所述电平转换电路包括电平转换器，电平转换器将第一触发器输出的逻辑控制信号转换为第二控制信号输出至移位输出缓冲电路。

所述移位输出缓冲电路150包括多个级联的移位缓冲单元160，所述移位输出缓冲电路的第1个所述移位缓冲器单元直接将第二控制信号作为栅极控制信号输出至所述显示面板内的对应的第1条栅极线；具体的，所述移位输出缓冲电路第1个所述移位缓冲器单元160包括缓冲器161，所述缓冲器162的输入端直接连接所述电平转换电路140的输出端，所述缓冲器162的输出端输出与所述显示面板内的对应的第1条栅极线的栅极控制信号，且第1个所述移位缓冲器单元160的输出端直接连接第2个所述移位缓冲器单元160的输入端。

之后与第一个所述移位缓冲器单元级联的移位缓冲器单元160的内部结构是相同的，以n个移位缓冲器单元为例(所述的n为大于等于2的自然数)，第n个所述移位缓冲器单元160的控制端连接所述第二输入端120；第n个所述移位缓冲器单元160的输入端连接第n-1个所述移位缓冲器单元160的输出端，第n个所述移位缓冲器单元160的输出端输出与所述显示面板200内的对应的第n条栅极线的栅极控制信号，且第n个所述移位缓冲器单元的输出端连接第n+1个所述移位缓冲器单元的输入端。级联的移位缓冲器单元160可以实现移位的功能，根据对应的时钟信号和第二控制信号生成与所述显示面板内栅极线对应的栅极控制信号并输出，当生成的第n个栅极控制信号输出到显示面板后，第n+1个移位缓冲器单元根据第n个栅极控制信号和对应的第n+1个的时钟信号生成第n+1个栅极控制信号输出到显示面板。

与第1个所述移位缓冲器单元160的具体电路不同的是，第n个所述移位缓冲器单元160包括触发器161以及缓冲器162；第n个所述移位缓冲器单元里的缓冲器可采用与所述第1个所述移位缓冲器单元一样的缓冲器。图2中，第1个所述移位缓冲器单元里的缓冲器至第n个所述移位缓冲器单元里的缓冲器依次为第一个缓冲器(outputbuffer1)……第n个缓冲器(outputbuffern)，第n个所述移位缓冲器单元160的所述触发器161的控制端连接所述第二输入端120；第n个所述移位缓冲器单元的所述触发器161的输出端连接第n个所述移位缓冲器单元的所述缓冲器(outputbuffern)的输入端；第n个所述移位缓冲器单元160的所述缓冲器的输出端输出与所述显示面板内的对应的第n条栅极线的栅极控制信号，且第n个所述移位缓冲器单元160的所述缓冲器的输出端连接所述第n+1个所述移位缓冲器单元的所述触发器的输入端；第n个所述移位缓冲器单元的所述触发器的输入端连接所述第n-1个所述移位缓冲器单元的所述触发器161的输出端。

为了保证移位缓冲单元输出的电压的稳定性，第n个所述移位缓冲器单元还包括稳压电路，所述稳压电路包括电容；所述稳压电路连接在当前的所述移位缓冲器单元的输出端与地线之间，n为大于等于1的自然数，每个所述移位缓冲器单元内都包括一个电容。电容的设置可以帮助移位缓冲器单元维持之前的输出电压。

在上述的栅极驱动模块100中，所述逻辑控制电路130可以为第一触发器131，所述第一触发器131为上升沿触发器，所述第一触发器131的控制端连接所述第二输入端120，所述第一触发器131的输入端连接所述第一输入端110，所述第一触发器131的输出端连接所述电平转换电路140的输入端，所述第一触发器131的输出端输出所述逻辑控制信号至所述电平转换电路140；第n个所述移位缓冲器单元里的触发器可选用与所述第一触发器131一样的触发器，如图2所示，第一触发器131至第n个所述移位缓冲器单元里的缓冲器依次标示为第一触发器(d1)……第n触发器器(dn)。

现参照图2的电路示意图和图3的时序波形示意图，对本方案进行进一步说明。其中所述电平转换器141，根据第一控制信号(如帧起始信号stv)将输入端电压转换成所需的电压进行输出；outputbuffer1、outputbuffer2、outputbuffer3……outputbuffern是缓冲器162，其不仅能够输出第二控制信号，还有放大输出能力。d1、d2、d3、……、dn为上升沿触发器161，其功能为当其控制端clk端接收到讯号上升沿的时候，将其d端的逻辑电位赋值给q；clk1、clk2……clkn为时序控制芯片提供第一个、第二个、第三个……第n个的控制讯号；c1、c2、c3……cn是缓冲器输出的稳压电容。

设第一控制信号(stv信号)的起始状态为低电平l，当d1触发器接收到clk1为上升沿时，d1触发器输入为方波信号如图2所示的信号，低电平高电平分别为0v到3.3v的方波信号(第一控制信号)经过电平转换器141转换成vgl到vgh的方波信号(第二控制信号)，此方波信号经过移位输出缓冲电路后生成栅极控制信号输入到显示面板内部，用来驱动tft打开和关闭。所述第一根栅极线对应的栅极控制信号output1的波形如图3所示。

当clk2的上升沿来时，d2触发器将输入的gate-output1输出给outputbuffer2，从而输出gate-output2波形。以此类推，当gate-outputn正常输出时，此时gate-output1、gate-output2、……、gate-outputn-1因为其稳压电容的作用可以更稳定的正常输出。此时栅极驱动模块可以开始正常工作，在实现原有功能的基础上，简化了栅极驱动模块内部电路的复杂度，省掉n-1个电平转换器和双向移位寄存器模块，节省栅极驱动模块所在的栅极驱动芯片面积，从而节省了制作栅极驱动芯片的成本。

需要说明的是所述第一控制信号可以为帧起始信号(stv)，但并不仅限于为帧起始信号，也可以为一个普通的交流信号，只要能提现所述栅极控制信号的启动时间即可。所述第一控制信号可以由显示面板中的时序控制芯片(tcon)输出，但未来随着电路架构不同，这里的交流信号或stv信号可以不限于为时序控制芯片输出的。

如图1和图2所示，作为本申请的另一实施例，公开了另一种栅极驱动模块100，与上述实施例不同的是，第1个所述移位缓冲器单元160直接将第二控制信号作为栅极控制信号输出与所述显示面板内的对应的第1条栅极线，第1个所述移位缓冲器单元160的输出端直接连接第2个所述移位缓冲器单元的输入端。

第n(n为大于等于2的自然数)个所述移位缓冲器单元160包括触发器170，第n个所述移位缓冲器单元的所述触发器的控制端连接所述第二输入端；第n个所述移位缓冲器单元160的所述触发器170的输入段连接所述第n-1个所述移位缓冲器单元的所述触发器的输出端；第n个所述移位缓冲器单元160的所述触发器170的输出端输出与所述显示面板内的对应的第n条栅极线的栅极控制信号，且第n个所述移位缓冲器单元160的所述触发器170的输出端连接所述第n+1个所述移位缓冲器单元160的所述触发器170的输入端。

对应的，电平转换器将所述逻辑控制信号进行电平转换生成第二控制信号，并输出至所述移位输出缓冲单元；所述移位输出缓冲单元通过所述第二控制信号和所述时钟信号分别生成与所述显示面板内栅极线对应的栅极控制信号，不需要缓冲器进行放大，如此还可以节省缓冲器的数量。

如图4所示，作为本申请的另一实施例，公开了一种与上述栅极驱动模块对应的栅极控制信号的生成方法，包括步骤：

s1：接收第一控制信号和时钟信号，生成逻辑控制信号；

s2：将所述逻辑控制信号进行电平转换生成第二控制信号；

s3：根据第二控制信号和时钟信号，生成第1条栅极线的栅极控制信号，并输出至所述显示面板内的对应的第1条栅极线；

s4：根据第1条栅极线的栅极控制信号逐级移位，分别生成第n条栅极线的栅极控制信号，并输出至所述显示面板内的对应的第n条栅极线；

其中，所述第二控制信号的低电平和高电平为预设的驱动所述显示面板的低电平和高电平。

如图5所示，作为本申请的另一实施例，本申请还公开了一种显示装置300，所述显示装置300包括显示面板200，以及与所述显示面板驱动连接的至少一个如上所述的栅极驱动模块100，所述栅极驱动模块100共同生成栅极控制信号，并输出至所述显示面板200内的对应的栅极线210。

需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。

本申请的技术方案可以广泛用于各种显示面板，如tn(twistednematic，扭曲向列型)显示面板、ips(in-planeswitching，平面转换型)显示面板、va(verticalalignment，垂直配向型)显示面板、mva(multi-domainverticalalignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板，如oled(organiclight-emittingdiode，有机发光二极管)显示面板，均可适用上述方案。

以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。