Mipi模块的esd保护装置的制造方法
【技术领域】
[0001]本发明涉及MIPI和ESD防护技术领域，具体来说，本发明涉及一种MIPI模块的ESD保护装置。
【背景技术】
[0002]MIPI (Mobile Industry Processor Interface，即移动产业处理器接口 )是 2003年由ARM、Nokia、ST、TI等公司成立的一个联盟，目的是把手机内部的接口如摄像头、显示屏接口、射频/基带接口等标准化，从而减少手机设计的复杂程度和增加设计的灵活性。
[0003]现有技术中的MIPI模块的构造是未加ESD (Electro-Static Discharge，静电释放)防护电路的标准MIPI模块。
[0004]所以，现有技术中存在的缺陷如下:
[0005]1.ESD干扰使显示屏驱动芯片(从机)的MIPI模块一直处于低速模式，导致手机主板(主机)接收高速数据失败，不能自行恢复。
[0006]I1.ESD干扰使显示屏驱动芯片(从机)的MIPI模块的两条数据线相位错乱，导致手机主板(主机)接收高速数据失败，且不能自行恢复。
[0007]II1.ESD干扰使显示屏驱动芯片(从机)的MIPI模块出现其他未知状态，导致手机主板(主机)接收高速数据失败，且不能自行恢复。
【发明内容】
[0008]本发明所要解决的一个技术问题是提供一种MIPI模块的ESD保护装置，能够避免因ESD干扰使显示屏驱动芯片的MIPI模块一直处于低速模式，使手机主板成功接收高速数据，可以自行恢复。
[0009]本发明所要解决的另一个技术问题是提供一种MIPI模块的ESD保护装置，能够避免因ESD干扰使显示屏驱动芯片的MIPI模块的两条数据线相位错乱，使手机主板成功接收高速数据，可以自行恢复。
[0010]本发明所要解决的再一个技术问题是提供一种MIPI模块的ESD保护装置，能够避免因ESD干扰使显示屏驱动芯片的MIPI模块出现其他未知状态，使手机主板成功接收高速数据，可以自行恢复。
[0011 ] 为解决上述技术问题，本发明提供一种MIPI模块的ESD保护装置，包括:数据和时钟状态异常MIPI状态机重置电路、合并数据线分频电路以及数据不正常宽度超过一定时间MIPI整体复位电路，三者彼此并联，分别接收ESD干扰MIPI数据并输出正常MIPI数据给所述MIPI模块接收；
[0012]其中，所述数据和时钟状态异常MIPI状态机重置电路包括:低速切高速时序检测模块、低速和高速检测模块、第一外部MIPI接口断开模块、MIPI状态机重置模块、第一时钟线低速切高速时序发生模块和第一 MIPI接口开启模块；所述低速切高速时序检测模块检测MIPI数据线上是否有低速切高速时序；所述低速和高速检测模块检测MIPI时钟线是否为低速状态；在同时检测到所述低速切高速时序和所述低速状态时，所述第一外部MIPI接口断开模块断开一显示屏驱动芯片的MIPI模块输入接口 ；然后所述MIPI状态机重置模块重置MIPI状态机；由所述第一时钟线低速切高速时序发生模块自动产生所述MIPI时钟线的低速切高速的时序；然后所述第一 MIPI接口开启模块根据所述MIPI状态机的重置结果和所述MIPI时钟线的低速切高速的时序再打开所述MIPI模块输入接口，恢复接收手机主板的MIPI时钟和数据信号。
[0013]可选地，所述合并数据线分频电路包括:一个单一分频器模块；
[0014]所述单一分频器模块与两条所述MIPI数据线一起连接，使两条所述MIPI数据线之间的相位同步。
[0015]可选地，所述数据不正常宽度超过一定时间MIPI整体复位电路包括:MIPI数据线不正常宽度检测模块、第二外部MIPI接口断开模块、MIPI整体复位模块、第二时钟线低速切高速时序发生模块和第二 MIPI接口开启模块；
[0016]所述MIPI数据线不正常宽度检测模块检测到手机主板的所述MIPI数据线上数据不正常宽度超过一定时间，所述外部MIPI接口断开模块断开所述显示屏驱动芯片的所述MIPI模块输入接口，所述MIPI整体复位模块使所述MIPI模块整体复位，由所述第二时钟线低速切高速时序发生模块自动产生所述MIPI时钟线的低速切高速的时序，然后所述第二 MIPI接口开启模块根据所述MIPI整体复位的结果和所述MIPI时钟线的低速切高速的时序再打开所述MIPI模块输入接口，恢复接收手机主板的MIPI时钟和数据信号。
[0017]与现有技术相比，本发明具有以下优点:
[0018]目前手机设备的显示屏和摄像头与主机之间为MIPI通讯，在ESD测试时经常会出现因MIPI通讯异常造成显示屏和摄像头的不正常。而本发明可以很好地解决这个问题，对具有MIPI模块的所有IC产品都具有重要的意义。
【附图说明】
[0019]本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中:
[0020]图1为本发明一个实施例的MIPI模块的ESD保护装置的整体模块构造总框图；
[0021]图2为本发明一个实施例的MIPI模块的ESD保护装置中的数据和时钟状态异常MIPI状态机重置电路的模块构造框图；
[0022]图3A为现有技术中的一种两条MIPI数据线的相位易受ESD干扰的独立数据线分频电路的模块构造框图；
[0023]图3B为本发明一个实施例的MIPI模块的ESD保护装置中的合并数据线分频电路的模块构造框图；
[0024]图4为本发明一个实施例的MIPI模块的ESD保护装置中的数据不正常宽度超过一定时间MIPI整体复位电路的模块构造框图。
【具体实施方式】
[0025]下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。
[0026]图1为本发明一个实施例的MIPI模块的ESD保护装置的整体模块构造总框图。如图1所示，该MIPI模块的该ESD保护装置主要包括:数据和时钟状态异常MIPI状态机重置电路102、合并数据线分频电路103以及数据不正常宽度超过一定时间MIPI整体复位电路104，三者彼此并联，分别接收ESD干扰MIPI数据并输出正常MIPI数据给MIPI模块接收。
[0027]图2为本发明一个实施例的MIPI模块的ESD保护装置中的数据和时钟状态异常MIPI状态机重置电路的模块构造框图。如图2所示，数据和时钟状态异常MIPI状态机重置电路102包括:低速切高速时序检测模块1021、低速和高速检测模块1022、第一外部MIPI接口断开模块1023、MIPI状态机重置模块1024、第一时钟线低速切高速时序发生模块1025和第一 MIPI接口开启模块1026。其中，显示屏驱动芯片的低速切高速时序检测模块1021检测MIPI数据线0、MIPI数据线I上是否有低速切高速时序。低速和高速检测模块1022检测MIPI时钟线是否为低速状态。在