移位寄存器单元及其驱动方法、移位寄存器和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及其驱动方法、移位寄存器和显示装置。
【背景技术】
[0002]在显示装置中，像素阵列包括横纵交错的栅极扫描线和数据线。其中，为了实现像素阵列的逐行扫描，通常采用栅极驱动电路驱动像素阵列中的像素单元。现有技术中，栅极驱动电路常采用GOA(Gate Driver on Array，阵列基板行驱动)设计将TFT (Thin FilmTransistor，薄膜场效应晶体管)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，这种利用GOA技术集成在阵列基板上的栅极驱动电路也称为移位寄存器，移位寄存器需要提供多个控制信号来驱动一行像素单元。
[0003]在现有技术中，移位寄存器包括多级移位寄存器单元，但是，一级移位寄存器单元只能提供一个控制信号，想要驱动一行像素单元，需要将多级移位寄存器单元级联，使得移位寄存器的结构复杂，且移位寄存器占用的空间过大。
【发明内容】
[0004]本发明的目的在于提供一种移位寄存器单元及其驱动方法、移位寄存器和显示装置，用于简化移位寄存器的结构，减小移位寄存器占用的空间。
[0005]为了实现上述目的，本发明提供如下技术方案:
[0006]第一方面，本发明提供了一种移位寄存器单元，包括:
[0007]输入模块，其与输入信号端、高电平端、上拉控制节点和输出控制模块连接，所述上拉控制节点为所述输入模块、复位模块、下拉模块、输出下拉控制模块和所述输出控制模块的交点，所述输入模块用于接收所述输入信号端的信号和高电平端的信号；
[0008]所述复位模块，其与第五级输出端、所述移位寄存器单元的本级输出端、所述低电平端、所述上拉控制节点、所述下拉模块、所述输出下拉控制模块和所述输出控制模块连接，所述第五级输出端为移位寄存器单元作为第一级移位寄存器单元时对应的第五级移位寄存器单元的输出端，所述复位模块用于对所述移位寄存器单元的本级输出端和所述上拉控制节点进行复位；
[0009]所述下拉模块，其与低电平端、所述上拉控制节点、下拉控制节点、所述移位寄存器单元的本级输出端、所述复位模块、所述输出下拉控制模块和所述输出控制模块连接，所述下拉控制节点为所述下拉模块与所述输出下拉控制模块的交点，所述下拉模块用于对所述上拉控制节点和所述移位寄存器单元的本级输出端进行放电；
[0010]所述输出下拉控制模块，其与所述低电平端、所述高电平端、所述移位寄存器单元的本级输出端、所述上拉控制节点、所述下拉控制节点、所述输出控制节点、所述复位模块、所述下拉模块和所述输出控制模块连接，所述输出控制节点为所述输出下拉控制模块与所述输出控制模块的交点；所述输出下拉控制模块用于生成电源使能信号和电源功率提供信号;
[0011]所述输出控制模块，其与第一时钟信号端、第二时钟信号端、第三时钟信号端、所述高电平端、所述低电平端、所述移位寄存器单元的本级输出端、第四级输出端、所述电源使能信号端、所述电源功率提供信号端、所述栅极驱动信号端、所述上拉控制节点和所述输出控制节点连接，所述第四级输出端为所述移位寄存器单元作为第一级移位寄存器单元时对应的第四级移位寄存器单元的输出端，所述输出控制模块用于生成栅极驱动信号，输出所述电源使能信号、所述电源功率提供信号和所述栅极驱动信号。
[0012]第二方面，本发明提供了一种移位寄存器单元的驱动方法，包括:
[0013]第一阶段，输入模块接收输入信号端的高电平信号，利用高电平端的高电平信号为上拉控制节点充电；第一输出控制子模块接收所述上拉控制节点的高电平信号和第一时钟信号端的信号，为移位寄存器单元的本级输出端提供信号，根据所述移位寄存器单元的本级输出端的信号和第四级输出端的信号，栅极驱动信号端输出栅极驱动信号；输出下拉控制模块接收所述移位寄存器单元的本级输出端的信号和所述高电平端的高电平信号，在输出控制节点生成电源使能信号和电源功率提供信号；第二输出控制子模块接收第二时钟信号端的信号和第三时钟信号端的信号，所述电源使能信号端和所述电源功率提供信号端分别输出所述电源使能信号和所述电源功率提供信号；
[0014]第二阶段，复位模块接收第五级输出端的高电平信号，将所述移位寄存器单元的本级输出端和所述上拉控制节点复位至低电平信号；输出下拉控制模块接收所述上拉控制节点的低电平信号，为下拉控制节点提供高电平信号；所述下拉模块接收所述下拉控制节点的高电平信号，对所述上拉控制节点和所述移位寄存器单元的本级输出端进行放电；所述第一输出控制子模块接收所述上拉控制节点的低电平信号和所述第四级输出端的信号，所述栅极驱动信号端输出低电平信号；所述输出下拉控制模块接收所述移位寄存器单元的本级输出端的信号和所述高电平端的高电平信号，在输出控制节点生成高电平信号；所述第二输出控制子模块接收所述第二时钟信号端的信号和所述第三时钟信号端的信号，所述电源使能信号端和所述电源功率提供信号端均输出高电平信号。
[0015]第三方面，本发明提供了一种移位寄存器，包括级联的多级上述技术方案中的移位寄存器单元，其中，前一级移位寄存器单元的本级输出端连接后一级移位寄存器单元的输入信号端。
[0016]第四方面，本发明提供了一种显示装置，包括上述技术方案中的移位寄存器，其中，所述移位寄存器中的移位寄存器单元提供的输出电源使能信号、电源功率提供信号和栅极驱动信号用于驱动所述显示装置中的像素单元。
[0017]本发明提供的移位寄存器单元及其驱动方法、移位寄存器和显示装置中，移位寄存器单元包括输入模块、复位模块、下拉模块、输出下拉控制模块和输出控制模块，其中，输出下拉控制模块能够生成电源使能信号和电源功率提供信号，输出控制模块能够生成栅极启动信号，并输出电源使能信号、电源功率提供信号和栅极驱动信号三个控制信号，与现有技术中只能输出一个控制信号的移位寄存器单元相比，本发明中的移位寄存器单元能够提供同时提供电源使能信号、电源功率提供信号和栅极驱动信号三个控制信号，来驱动像素单元，从而在能够驱动像素单元的前提下，减少了移位寄存器中所需移位寄存器单元的数目，从而简化了移位寄存器的结构，减小了移位寄存器占用的空间。
【附图说明】
[0018]此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0019]图1为本发明实施例一中的移位寄存器单元的结构示意图；
[0020]图2为本发明实施例二中的移位寄存器单元的结构示意图；
[0021]图3为与图2中移位寄存器单元对应的信号时序图；
[0022]图4为本发明实施例三中的移位寄存器的结构示意图；
[0023]图5为与图4中移位寄存器对应的信号时序图。
【具体实施方式】
[0024]为了进一步说明本发明实施例提供的移位寄存器单元及其驱动方法、移位寄存器和显示装置，下面结合说明书附图进行详细描述。
[0025]实施例一
[0026]请参阅图1，本发明实施例提供的移位寄存器单元包括输入模块P1、复位模块P2、下拉模块P3、输出下拉控制模块P4和输出控制模块P5 ；以移位寄存器中的第N级移位寄存器单元进行说明，其中，输入模块PI与输入信号端Input N、高电平端VGH、上拉控制节点PU和输出控制模块P5连接，上拉控制节点I3U为输入模块P1、复位模块P2、下拉模块P3、输出下拉控制模块P4和输出控制模块P5的交点，输入模块Pl用于接收输入信号端Input N的信号和高电平端VGH的信号；
[0027]复位模块P2，其与第五级输出端OUT N+4、移位寄存器单元的本级输出端OUT N、低电平端VGL、上拉控制节点PU、下拉模块P3、输出下拉控制模块P4和输出控制模块P5连接，第五级输出端OUT N+4为移位寄存器单元作为第一级移位寄存器单元时对应的第五级移位寄存器单元的输出端，复位模块P2用于对所述移位寄存器单元的本级输出端OUT N和所述上拉控制节点PU进行复位；
[0028]下拉模块P3，其与低电平端VGL、上拉控制节点PU、下拉控制节点PD、移位寄存器单元的本级输出端OUT N、复位模块P2、输出下拉控制模块P4和输出控制模块P5连接，下拉控制节点H)为下拉模块P3与输出下拉控制模块P4的交点，下拉模块P3用于对上拉控制节点I3U和移位寄存器单元的本级输出端OUT N进行放电；
[0029]输出下拉控制模块P4，其与低电平端VGL、高电平端VGH、移位寄存器单元的本级输出端OUT N、上拉控制节点PU、下拉控制节点ro、输出控制节点PB、复位模块P2、下拉模块P3和输出控制模块P5连接，输出控制节点PB为输出下拉控制模块P4与输出控制模块P5的交点；输出下拉控制模块P4用于生成电源使能信号和电源功率提供信号；
[0030]输出控制模块P5，其与第一时钟信号端CL1、第二时钟信号端CL2、第三时钟信号端CL3、高电平端VGH、低电平端VGL、移位寄存器单元的本级输出端OUT N、第四级输出端OUT N+3、电源使能信号端EM、电源功率提供信号端Elvdd、栅极驱动信号端GATE、上拉控制节点I3U和输出控制节点PB连接，第四级输出端O