移位寄存器单元及其驱动方法、栅极驱动电路及显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，具体地，涉及一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。
【背景技术】
[0002]近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是移位寄存器(英文:Gate Driver on Array，缩写:GOA)的技术量产化的实现。利用移位寄存器技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。
[0003]采用移位寄存器技术的栅极驱动电路包括若干个移位寄存器单元，每个移位寄存器单元包含若干薄膜晶体管(Thin Film Transistor，以下简称为TFT)，其中，每一移位寄存器单元对应一行栅线，驱动该行栅线开启和关闭。
[0004]由于每一移位寄存器单元仅能驱动一行栅线开启和关闭，因此，在显示面板中，需要制备较多的移位寄存器单元，以驱动多行栅线开启和关闭；在此情况下，需要在阵列基板上制备的薄膜晶体管的数量较多，从而，栅极驱动电路会占用较大的面积，不利于实现窄边框。而为了实现窄边框，就需要采用双边驱动(即在栅线的两端同时向栅线输入驱动信号)的技术方案，但采用双边驱动会导致高温抖动、隔行显示等不良。此外，栅极驱动电路占用的面积较大，还会限制保护电路的布线空间，从而会使得电路的抗ESD(静电释放)能力不足。
【发明内容】
[0005]本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，其可以减少栅极驱动电路所占用的面积。
[0006]为实现本发明的目的而提供一种移位寄存器单元，其包括:驱动信号生成模块，所述驱动信号生成模块用于生成驱动栅线开启的驱动信号，所述驱动信号所持续的时间等于扫描η行栅线所需的时间；所述n ^2 ;选择模块，所述选择模块与η行栅线的输入端连接，用于将所述驱动信号生成模块依次与η行栅线选通，将所生成的所述驱动信号依次输入所述η行栅线。
[0007]其中，所述选择模块包括η个薄膜晶体管，每个薄膜晶体管的控制极与一时钟信号端连接，源极与驱动信号生成模块的输出端连接，漏极与一行栅线的输入端连接。
[0008]其中，所述移位寄存器单元还包括降噪模块，所述降噪模块用于降低输入到栅线中的驱动信号的噪声。
[0009]其中，所述降噪模块包括η-l个降噪单元，所述η-l个降噪单元分别与η行栅线中最后开启的η-l行栅线一一对应；每个降噪单元在其对应的栅线开启时，将先于该栅线开启的栅线与低电压端连接。
[0010]其中，与η行栅线中的第m行栅线对应的降噪单元包括m-ι个薄膜晶体管，所述2^m^n ;且所述m-1个薄膜晶体管的控制极均与该第m行栅线的输入端连接，源极均与低电压端连接，漏极分别与η行栅线中的第I?m-Ι行栅线的输入端一一对应地连接。
[0011]其中，所述η等于2。
[0012]其中，所述驱动信号生成模块包括第一至第十晶体管，以及第一电容；所述第一晶体管的控制极与信号输入端连接，源极与第一高电压端连接，漏极与上拉结点连接；所述第二晶体管的控制极与复位信号端连接，源极与第一低电压端连接，漏极与上拉结点连接；所述第三晶体管的控制极与上拉结点连接，源极与第一时钟信号端连接，漏极与输出端连接；所述第四晶体管的控制极和源极与第二高电压端连接，漏极与第五晶体管的控制极连接；所述第五晶体管的源极与第二高电压端连接，漏极与下拉节点连接；所述第六晶体管的控制极与上拉节点连接，源极与第二低电压端连接，漏极与下拉节点连接；所述第七晶体管的控制极与第一低电压端连接，源极与第二低电压端连接，漏极与输出端连接；所述第八晶体管的控制极与上拉节点连接，源极与第二低电压端连接，漏极连接在所述第四晶体管的漏极和第五晶体管的控制极之间；所述第九晶体管的控制极与下拉节点连接，源极与第二低电压端连接，漏极与上拉结点连接；所述第十晶体管的控制极与下拉节点连接，源极与第二低电压端连接，漏极与输出端连接；所述第一电容的第一端与上拉结点连接，第二端与所述第三晶体管的漏极连接。
[0013]作为另一个技术方案，本发明还提供上述移位寄存器单元的驱动方法，其包括:
[0014]生成驱动信号，所述驱动信号所持续的时间等于扫描η行栅线所需的时间，所述η彡2 ;
[0015]将所述驱动信号依次输入η行栅线内。
[0016]作为另一个技术方案，本发明还提供一种栅极驱动电路，其包括级联在一起的多个上述移位寄存器单元。
[0017]作为另一个技术方案，本发明还提供一种显示装置，其包括上述栅极驱动电路。
[0018]本发明具有以下有益效果:
[0019]本发明提供的移位寄存器单元，其输入向η行栅线的驱动信号由一个驱动信号生成模块所生成，与现有技术相比，这样减少了驱动信号生成模块的数量；而每个驱动信号生成模块一般包括多个薄膜晶体管和电容等器件，因此，这样可以减少栅极驱动电路所占用的面积，从而有助于实现窄边框，增大显示装置的有效显示区的面积，提高显示装置的屏占比；同时，还可以给保护电路的布置提供足够的空间，这样可以提高电路的抗ESD(静电释放)能力。
[0020]本发明提供的移位寄存器单元的驱动方法，其将生成的一个驱动信号依次输入η行栅线内，与现有技术相比，这样减少了用于生成驱动信号的驱动信号生成模块的数量；而驱动信号生成模块一般包括多个薄膜晶体管和电容等器件，因此，这样可以减少栅极驱动电路所占用的面积，从而有助于实现窄边框，增大显示装置的有效显示区的面积，提高显示装置的屏占比；同时，还可以给保护电路的布置提供足够的空间，这样可以提高电路的抗ESD能力。
[0021]本发明提供的栅极驱动电路，其包括本发明提供的移位寄存器单元，可以减少栅极驱动电路所占用的面积，从而有助于实现窄边框，增大显示装置的有效显示区的面积，提高显示装置的屏占比；同时，还可以给保护电路的布置提供足够的空间，这样可以提高电路的抗ESD能力。
[0022]本发明提供的显示装置，其包括本发明提供的栅极驱动电路，可以减少栅极驱动电路所占用的面积，从而有助于实现窄边框，增大显示装置的有效显示区的面积，提高显示装置的屏占比；同时，还可以给保护电路的布置提供足够的空间，这样可以提高电路的抗ESD能力。
【附图说明】
[0023]附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的【具体实施方式】一起用于解释本发明，但并不构成对本发明的限制。在附图中:
[0024]图1为本发明实施方式提供的移位寄存器单元的示意图；
[0025]图2为图1所述移位寄存器单元的电路图；
[0026]图3为图2所述电路中各信号的时序图；
[0027]图4为η为3时选择模块及降噪模块的电路图。
[0028]其中，附图标记:
[0029]1:驱动信号生成模块；2:选择模块；3:降噪模块；30:降噪单元；
[0030]Ml:第一晶体管；Μ2:第二晶体管；Μ3:第三晶体管；Μ4:第四晶体管；Μ5:第五晶体管；Μ6:第六晶体管；Μ7:第七晶体管；Μ8:第八晶体管；Μ9:第九晶体管；Μ10:第十晶体管；Mll:第^^一晶体管；Μ12:第十二晶体管；Μ13:第十三晶体管；Μ14:第十四晶体管；Μ15:第十五晶体管；Μ16:第十六晶体管；C1:第一电容；
[0031]INPUT:信号输入端；Reset:复位信号端；CLK1:第一时钟信号端；CLK2:第二时钟信号端；CLK3:第三时钟信号端；VDD:第一高电压端；VSS:第一低电压端；VGH:第二高电压端；VGL:第二低电压端/低电压端；OUTPUT:输出端；
[0032]Gatel:n行栅线中的第一行栅线