路、数据驱动电路、接地引脚中的一种或多种。
[0041]下面将结合附图和实施例，对本实用新型的【具体实施方式】作进一步详细描述。以下实施例用于说明本实用新型，但不用来限制本实用新型的范围。
[0042]为了便于描述，本实用新型实施例中设定奇数连接垫为第一连接垫，偶数连接垫为第二连接垫。附图中带箭头的直线平行于本实用新型实施例中的第一方向。
[0043]实施例一
[0044]如图2所示，本实施例中的阵列基板包括显示区域100和位于显示区域100周边的非显示区域。所述非显示区域包括连接区域，所述连接区域包括相间设置的第一连接垫11和第二连接垫12，例如:相邻两个第一连接垫11之间设置有一个第二连接垫12，相邻两个第二连接垫12之间设置有一个第二连接垫12。
[0045]至少一部分相邻的第一连接垫11和第二连接垫12在第一方向上错开或部分交叠，即使相邻的第一连接垫11和第二连接垫12在垂直于第一方向的第二方向上的间隙很小，也不易被静电击穿，还能够适当增加连接垫的尺寸，进一步防止出现静电击穿的问题。另外，增加连接垫周边区域的面积，充分利用连接垫的周边区域，有利于实现窄边框。
[0046]本实用新型实施例还可以通过以下一种或多种技术方案，充分利用非显示区域的面积，来实现窄边框。例如:通过设置至少一部分相邻的第一连接垫11和第二连接垫12在第一方向上错开或部分交叠，且:在阵列基板的非显示区域还形成有对位标记21、防静电结构22、测试结构等中的一种或多种结构。
[0047]如图2所示，由于相邻的第一连接垫11和第二连接垫12在第一方向上错开或部分重叠，则连接垫周边的非走线区域200面积增加，可以将上述结构设置在连接垫的周边区域，充分利用连接垫的周边区域，从而不需要在阵列基板边框的第一方向上设置单独的区域来形成上述结构，有利于实现窄边框。
[0048]其中，所述阵列基板的所有连接垫的形状和尺寸可以相同，也可以不相同。本实施例中，设置所述阵列基板的所有连接垫的形状和尺寸相同，其平行于阵列基板所在平面的横截面为正方形。
[0049]所述阵列基板还包括位于显示区域100的信号线和位于非显示区域的第一引线15，第一引线15通过连接垫向所述信号线传输电信号。对于薄膜晶体管阵列基板，所述信号线包括栅线、数据线、公共信号线中的一种或多种。所述第一方向与所述信号线的延伸方向平行。
[0050]为了便于描述，设定奇数行信号线为第一信号线13，偶数行信号线为第二信号线14，第一连接垫11和第一信号线13连接，第二连接垫12和第二信号线14连接。
[0051]进一步地，所述连接区域包括第一连接区域和第二连接区域，第一连接垫11设置在所述第一连接区域，与第一信号线13连接;第二连接垫12设置在所述第二连接区域，与第二信号线14连接，实现奇数行和偶数行信号线的分区控制，增加控制显示过程的灵活性。
[0052]由于相邻的第一连接垫11和第二连接垫12在第一方向上错开或部分交叠，势必会增加所有连接垫在第一方向上覆盖区域的宽度，本实施例中设置一部分第一连接垫11在第一方向上完全交叠，结合图2和图3所示，或，一部分第二连接垫12在第一方向上完全交叠，结合图2和图3所示，或，一部分第一连接垫11和第二连接垫12在第一方向上完全交叠，结合图4和图5所示。上述设置能够减小所有连接垫在第一方向上覆盖区域的宽度，有利于实现窄边框。可以理解的是，当然也可以设置所有连接垫在第一方向上均不完全交叠，如图6所不O
[0053]可选的，设置在第一方向上所有第一连接垫11完全交叠，且在第一方向上所有第二连接垫12完全交叠，使得所有连接垫在第一方向上的宽度最小化，同时，由于相邻的第一连接垫11和第二连接垫12在第一方向上错开或部分交叠，增加了相邻两个第一连接垫11之间以及相邻两个第二连接垫12之间的面积，能够充分利用第一连接垫11和第二连接垫12周边的区域，实现窄边框的显示器件。
[0054]可选的，在相邻两个第一连接垫11和/或相邻两个第二连接垫12之间的非走线区域200形成对位标记21、防静电结构22、测试结构等中的一种或多种，以充分利用连接垫的周边区域，减小阵列基板的边框。
[0055]为了保证连接垫周边的非走线区域200具有足够大的面积，以能够在该区域形成对位标记21、防静电结构22、测试结构等，则相邻的第一连接垫11和第二连接垫12在第一方向上部分交叠时，其交叠部分的尺寸不能够太大。基于上述理由，本实施例中，当第一连接垫11和第二连接垫12在第一方向上部分交叠，形成第一交叠区域时，所述第一交叠区域的宽度为第一连接垫11的长度的五分之一到三分之一，第一连接垫11的长度为第一连接垫11在第二方向上相对的两条侧边之间的距离，所述第二方向垂直于所述第一方向。其中，沿所述第一方向和第二方向延伸的两条直线所在平行于所述阵列基板所在的平面。
[0056]对于阵列基板，其第一信号线13和第二信号线14从显示区域延伸至非显示区域的连接区域，与连接垫电性连接。
[0057]可选的，所述非显示区域还包括密封区域(图中未示出)，所述连接区域位于显示区域和密封区域之间。非显示区域的第一引线15，其一端与控制电路连接，另一端与连接垫连接，通过连接垫向第一信号线13和第二信号线14传输控制显示过程的电信号。
[0058]可选的，所述连接垫(包括第一连接垫11和第二连接垫12)包括多个不同层设置且电性连接的膜层图形，以保证电性传输的可靠性。当所述连接垫包括与所述信号线和第一引线15不同层设置的第一膜层图形时，所述第一膜层图形与所述信号线、第一引线15之间具有绝缘层，所述第一膜层图形通过贯穿所述绝缘层中的过孔与所述信号线、第一引线15电性连接。
[0059]本实施例中，结合图7和图8所示，当所述阵列基板的非显示区域包括与第一引线15绝缘且交叉设置的第二引线16时，为了减小第一引线15与第二引线16的寄生电容，在第一引线15对应交叉处的部分包括镂空部20。
[0060]下面以所述阵列基板为薄膜晶体管阵列基板为例，对本实用新型的技术方案进行具体介绍。
[0061]对于薄膜晶体管阵列基板，其显示区域的信号线包括栅线、数据线和公共信号线。所述栅线和数据线横纵交叉设置，限定多个像素区域。每个像素区域包括薄膜晶体管和像素电极，所述像素电极和薄膜晶体管的漏电极电性连接。所述栅线和薄膜晶体管的栅电极电性连接，非显示区域的栅扫描驱动电路通过栅引线向栅线传输栅扫描信号，以打开每行的薄膜晶体管。所述数据线与薄膜晶体管的源电极电性连接，非显示区域的数据驱动电路通过数据引线向数据线传输像素电压信号，所述像素电压信号通过薄膜晶体管传输至像素电极，从而控制显示所需的画面。公共信号线通过公共信号引线与非显示区域的接地引脚连接，为所述像素区域提供基准电压。
[0062]本实施例中阵列基板的第一信号线13和第二信号线14可以均为薄膜晶体管阵列基板的栅线，也可以均为薄膜晶体管阵列基板的数据线，或，第一信号线13为栅线，第二信号线14为公共信号线，或，第一信号线13为数据线，第二信号线14为公共信号线。第一信号线13与第一连接垫11电性连接，第二连接垫12与第二信号线14电性连接。
[0063]