专利名称：集成电路的图形设计方法、曝光掩模的制作方法及其应用的制作方法
技术领域：
本发明涉及光刻工序，特别是涉及即便是在余裕度狭窄的光刻工序中也可以实现晶片或掩模的成品率的提高的集成电路的图形设计方法和曝光掩模的制作方法，以及即便是在余裕度狭窄的光刻工序中也可以应用的曝光掩模和集成电路器件的制造方法。
背景技术：
近些年来，随着集成电路的微细化的加速，就产生了要在晶片上以高的精度形成由波长比进行图形复制时的曝光光的波长更短的设计尺寸构成的集成电路的图形的必要。例如，从受激图形的设计尺寸为110nm的产品代开始，作为曝光光就要导入ArF受激准分子激光(波长λ＝193nm)。这样一来，结果就变成为该ArF光刻工序可用曝光光的波长的一半左右的宽度进行。就是说，工艺的前提变成为在光刻工序的余裕度狭窄的环境下形成集成电路。伴随着该狭窄光刻余裕度工艺的必要性的增大，曝光掩模的规格值的偏差对光刻工艺造成的影响就增大起来。
在这里，图9对每一个主要变动因素分开示出了光刻工序的允许曝光量的变动的倾向和曝光掩模的每一个产品代的尺寸规格之间的关系。此外，图9还同时示出了曝光掩模的每一个产品代的尺寸规格(集成电路的图形尺寸、设计规则)，对于曝光光的波长究竟具有多大的大小。根据图9可知，允许曝光量的变动随着产品代的前进而持续减少。此外，如果与允许曝光量的变动的减少比，可知掩模尺寸的变动则没怎么减少。由此可知，在允许曝光量的变动的主要变动因素中，掩模尺寸的变动所占的比率随着集成电路的微细化的进展而增高起来。即可知曝光掩模的尺寸的高精度化，随着允许曝光量的变动的余裕度的变窄而变得更加重要。
如上所述，在窄光刻余裕度工艺下，为了在曝光掩模的制作工序和晶片的制作工序这两个工序中，都得到充分的成品率，下述两点是重要的。一点是要使得在曝光掩模的规格值中具有余裕度地设计集成电路。另一点是要设定适合于集成电路设计图形的合适的掩模规格值。就是说，要把掩模规格值作成为严于必要值，或者作成为不宽于必要值以上。
通常，由多个项目构成的的曝光掩模的规格值，在每一个产品代(设计规则)中都已决定好了的。因此，即便是规格值中的一个项目不满足技术规格的曝光掩模也要被当作不合格品。在这里，表1示出了0.1微米产品代的曝光掩模的规格值的代表性的项目和各个项目的技术规格值的一个例子。在这里举出的曝光掩模，是所谓的半色调型相移掩模。
由表1可知，即便是仅仅表1所示的项目，11个项目被定为对于同一产品代(同一设计规则)的曝光掩模的规格值。这11个项目的技术规格，都用表1所示的值加以运用而与集成电路的设计图形无关，也与工序(层)无关。若应用这样的掩模规格值的设定，则在有的设计图形的情况下，就存在着强迫进行在超过必要的严厉的规格下的曝光掩模的制造的可能性。在该情况下，就存在着使曝光掩模制作工序的成品率降低，增大曝光掩模的造价的可能性。因而存在着增大集成电路器件的造价的可能性。此外，若应用这样的掩模规格值的设定，还存在着在有的设计图形的情况下不能满足实质上所必要的掩模规格值的可能性。在该情况下，就存在着使晶片制作工序的成品率降低，使集成电路器件的造价增大的可能性。
发明内容
本发明就是为解决以上所说明的那样的课题而完成的，目的在于提供采用在使曝光掩模规格值具有余裕度却同时效率良好地设计适当的精度的集成电路图形的办法，即便是余裕度窄的光刻工序中也可以提高晶片制作工序的成品率，降低集成电路器件的造价的集成电路的图形设计方法。此外，目的还在于提供采用效率良好地形成具有适合于集成电路的设计图形的适当的精度的掩模规格值的掩模图形的办法，即便是余裕度窄的光刻工序中也可以提高曝光掩模制作工序的成品率，降低曝光掩模的造价的曝光掩模的制作方法。此外，目的还在于提供即便是在余裕度窄的光刻工序中也可以使用，而且，造价低廉且生产效率高的曝光掩模。再有，目的还在于提供即便是在余裕度窄的光刻工序中也可以价格低廉且效率良好地生产集成电路器件的集成电路器件的制造方法。
为了解决上述课题，本发明的集成电路的图形设计方法，其特征在于包括如下的工序对于用来设计集成电路的电路图形的第1设计数据之中的至少一部分的部分数据，计算考虑到在复制上述电路图形时使用的曝光掩模的规格值的在被处理衬底上进行的光刻工序的余裕度的工序；对上述所计算的光刻工序的余裕度和在上述被处理衬底上实际上被认为是必要的光刻工序的余裕度进行比较的工序；在被判断为上述所计算的光刻工序的余裕度比在上述实际上被认为是必要的光刻工序的余裕度小的情况下，使得在上述被处理衬底上进行的光刻工序的余裕度变成为与上述实际上被认为是必要的光刻工序的余裕度同等以上的大小那样地修正上述部分数据的工序；用上述修正后的部分数据更新上述第1设计数据制作第2设计数据的工序。
在本集成电路的图形设计方法中，在用来设计集成电路的电路图形的第1设计数据之中，仅仅把那些不满足光刻工序的余裕度条件的设计数据，修正为满足光刻工序的余裕度的条件的适当的设计数据。然后，根据用该修正后的设计数据更新修正前的设计数据的第2设计数据设计集成电路的电路图形。借助于此，就几乎不会存在对所有的第1设计数据都一律地课以严格的规格强迫进行在必要以上的严厉的规格下进行的晶片制作的电路图形的设计的可能性。此外，也几乎不会存在对所有的第1设计数据都一律地课以宽松的规格，设计不满足实际上被认为是必要的掩模规格值的电路图形的可能性。其结果是，几乎不存在使晶片制作工序的成品率降低，使集成电路器件的造价增大的可能性。因此，倘采用本发明的集成电路的图形设计方法，则可以效率良好地设计具有曝光掩模的规格值，同时具有适当的精度的集成电路图形。
此外，为了解决上述课题，本发明的曝光掩模的制作方法，其特征在于包括如下工序对于用来设计集成电路的电路图形的设计数据之中的至少一部分的部分数据，计算考虑到在复制上述电路图形时使用的曝光掩模的第1规格值的在被处理衬底上进行的光刻工序的余裕度的工序；对上述所计算的光刻工序的余裕度和在上述被处理衬底上实际上被认为是必要的光刻工序的余裕度进行比较的工序；在被判断为上述所计算的光刻工序的余裕度比在上述实际上被认为是必要的光刻工序的余裕度小的情况下，使得在上述被处理衬底上进行的光刻工序的余裕度变成为与上述实际上被认为是必要的光刻工序的余裕度同等以上的大小那样地，使上述第1规格值之中上述计算出来的光刻工序的余裕度变更为比上述实际上被认为是必要的光刻工序的余裕度更小的规格值的工序；用上述变更后的规格值更新上述第1规格值设定第2规格值的工序；根据上述第2规格值在上述曝光掩模上形成用来复制上述电路图形的掩模图形的工序。
在该曝光掩模的制作方法中，在在复制集成电路的电路图形时使用的曝光掩模的第1规格值之中，仅仅把那些不满足光刻工序的余裕度条件的规格值，变更为满足光刻工序的余裕度的条件的适当的规格值。然后，根据用该变更后的规格值更新的第2规格值，在曝光掩模上形成用来复制电路图形的掩模图形。归因于此，就几乎不会存在对所有的第1规格值都一律地设定严格的掩模规格值形成不满足实质上必要的掩模规格值的掩模图形的可能性。此外，也几乎不会存在对所有的第1规格值都一律地设定宽松的掩模规格值，形成不满足实际上被认为是必要的掩模规格值的掩模图形的可能性。其结果是，几乎不存在使曝光掩模制作工序的成品率降低，使曝光掩模的造价增大的可能性。因此，倘采用本发明的曝光掩模制作方法，则可以效率良好地形成具有适合于集成电路的设计图形的适当的精度的掩模规格值的掩模图形。
此外，为了解决上述课题，本发明的曝光掩模，其特征在于形成有用本发明的集成电路的图形设计方法设计的集成电路的电路图形的掩模图形。
在该曝光掩模中，形成有根据满足光刻工序的余裕度条件的适当的设计数据设计的集成电路的电路图形的掩模图形。就是说，效率良好地形成有具有适当的精度的掩模规格值的掩模图形。
此外，为了解决上述课题，本发明的曝光掩模，其特征在于用本发明的曝光掩模的制作方法形成掩模图形。
在该曝光掩模中，根据满足光刻工序的余裕度条件的适当的掩模规格值形成集成电路的电路图形的掩模图形。就是说，效率良好地形成有具有适当的精度的掩模规格值的掩模图形。
再有，为了解决上述课题，本发明的集成电路器件的制造方法、其特征在于包括用本发明的曝光掩模进行图形复制的光刻工序。
在本集成电路器件的制造方法中，用本发明的曝光掩模进行图形复制。借助于此，就可以复制满足光刻工序的余裕度的条件的适当的掩模图形，效率良好地形成适当的集成电路的电路图形。
图1用流程图示出了实施形态1的集成电路图形设计方法。
图2示出了含有曝光掩模的规格值的偏差的光刻工序的模拟方法。
图3示出了设计电路变更前的集成电路的设计图形和由其光刻工序的模拟得到的图象。
图4示出了设计电路变更后的集成电路的设计图形和由其光刻工序的模拟得到的图象。
图5用流程图示出了实施形态2的曝光掩模的制作方法。
图6用曲线图示出了在实施形态2的曝光掩模的制作方法中，以掩模图形的面内均一性为基础的光刻工序的模拟结果。
图7用曲线图示出了在实施形态2的曝光掩模的制作方法中，以掩模图形的透过率为基础的光刻工序的模拟结果。
图8用曲线图示出了在实施形态2的曝光掩模的制作方法中，以掩模图形的相位差为基础的光刻工序的模拟结果。
图9对每一个主要变动因素分开示出了光刻工序的允许曝光量的变动的倾向和曝光掩模的尺寸规格之间的关系。
标号的说明1...缺陷电路图形(以修正前的设计数据为基础的电路图形)2...缺陷电路图形的光刻模拟像3...正确电路图形(以修正后的设计数据为基础的电路图形)4...正确电路图形的光刻模拟像具体实施方式
以下，用图示的实施形态说明本发明的细节。
(实施形态1)首先，边参看图1到图4边说明本发明的实施形态1。
图1用流程图示出了本发明的集成电路图形设计方法。图2示出了含有曝光掩模的规格值的偏差的光刻工序的模拟方法。图3示出了设计电路变更前的集成电路的设计图形和由其光刻工序的模拟得到的图象。图4示出了设计电路变更后的集成电路的设计图形和由其光刻工序的模拟得到的图象。
在本实施形态中，对在用来设计集成电路的电路图形的设计数据之中，仅仅修正那些不满足光刻工序的余裕度的条件的设计数据，并根据含有该修正后的设计数据的新的设计数据设计电路图形的、集成电路的图形设计方法，进行说明。
首先，如图1所示，未画出来的集成电路器件的设计者，制作用来设计集成电路的电路图形的设计数据。将之定为工序1。决定把用该工序1制作的设计数据，叫做例如第1设计数据。
其次，对于第1设计数据之中的至少一部分的部分数据，计算考虑到在复制集成电路的电路图形时使用的曝光掩模的规格值(掩模规格值)的被处理衬底上进行的光刻工序的余裕度。将之定为工序2。在该工序2中，具体地说，对第1设计数据之中的至少是一部分的部分数据，进行考虑到未画出来的曝光掩模的掩模规格值的误差(偏差)的模拟。以下，决定把该模拟叫做光刻模拟。在本实施形态中，每次一个部分数据地，对描述集成电路的电路图形的上述第1设计数据的全部数据进行光刻模拟。
这时，作为应考虑的曝光掩模的掩模规格值的偏差，主要地可以举出以下4种。(i)与曝光掩模的尺寸有关。(ii)在曝光掩模是相移掩模的情况下，与其透过率或相位差有关。(iii)与曝光掩模的掩模缺陷有关。(iv)与曝光掩模的掩模描画误差有关。作为这4种的掩模规格值的偏差的基准的掩模规格值，对于集成电路器件的设计规则的每一代都是决定了的。
作为上述的4种的掩模规格值的偏差的每一者的具体的内容(原因)，有如下所述的内容。(i)作为与曝光掩模的尺寸有关的内容，例如可以举出要在曝光掩模上形成的未画出来的掩模图形的尺寸的平均值对目标值的偏移量(叫做平均标称偏移)，或掩模面内的图形尺寸的偏差。此外，(ii)作为与相移掩模的透过率或相位差有关的内容，例如可以举出已在掩模上形成的移相器的透过率对希望值的偏移量或掩模面内的偏差，或者对相位差的希望值的偏移量(相位差偏移)或掩模面内的偏差。此外，(iii)作为与曝光掩模的掩模缺陷有关的内容，例如有掩模的缺陷的极性(白色缺陷或黑色缺陷)，掩模缺陷的位置(图形中央或图形边沿等)或者掩模缺陷的大小等。而(iv)作为与曝光掩模的掩模图形的描画误差有关的内容，例如，有掩模图形描画时的边框接连(配合误差)等。
在这里，作为一个例子，对以(i)与曝光掩模的尺寸有关的掩模规格值的偏差为基础的光刻模拟进行说明。在本实施形态中，如图3所示，用使用所谓的ED-tree(ED-树)的评价方法进行光刻模拟。在该评价方法中，对于掩模图形的尺寸的偏差，ED-tree在沿着曝光量的大小(剂量)的方向上变动。为此，对掩模图形的尺寸偏差的ED-tree的重叠部分，与没有掩模图形的尺寸的偏差的情况下比较，当然要小。另外，把对掩模图形的尺寸偏差的ED-tree的重叠部分叫做共同的光刻的余裕度，就是说叫做共同光刻余量。
如上所述，在本实施形态中，借助于光刻模拟，作为光刻工序的余裕度，计算光刻工序的未画出来的被处理衬底(晶片)上的尺寸变动的允许值的余裕度。这时，作为对晶片上的尺寸变动的允许值的余裕度，计算光刻工序的工艺的波动的余裕度。具体地说，作为工艺的波动，使用焦点的波动和曝光量的波动之中的至少一方。
其次，对借助于光刻模拟计算出来的光刻工序的余裕度和在晶片上实际上被认为是必要的光刻工序的余裕度进行比较。将之定为工序3。以下，把借助于光刻模拟计算出来的光刻工序的余裕度简称为光刻余裕度。此外，把在晶片上实际上被认为是必要的光刻工序的余裕度叫做必要光刻余裕度。在该工序3中，具体地说，进行光刻余裕度在所希望的集成电路器件的产品代的规格中是否是比被认为是在晶片制作上被认为是必要的必要光刻余裕度还大的值的判断。在本实施形态中，每次一个部分数据地，对第1设计数据的全部数据比较光刻余裕度和必要光刻余裕度。
在工序3中，当光刻余裕度的值被判断为与必要光刻余裕度的值是同等以上的大小时，就可以把与部分数据对应的集成电路的电路图形判断为可在必要且充分的光刻余裕度之下进行设计。在该情况下，在光刻模拟中使用的部分数据，就作为集成电路的电路图形之中的一部分的电路图形的设计数据被固定下来。
此外，在工序3中，当光刻余裕度的值被判断为比必要光刻余裕度的值小时，就要对部分数据进行修正使得光刻余裕度的值变成为与必要光刻余裕度的值同等以上的大小。就是说，在集成电路的电路图形全体之中，仅仅对被判断为光刻余裕度的值比必要光刻余裕度的值小的图形部分，才进行电路图形的设计变更。将之定为工序4。
以后，对于第1设计数据的所有的数据，每部分数据地，反复进行上述的工序1到4，一直到光刻余裕度的值变成为与必要光刻余裕度的值为同等以上大小为止。借助于此，从第1设计数据中除去那些光刻余裕度的值比必要光刻余裕度的值还小的电路图形的部分数据。与此同时，对于第1设计数据的全部的数据，每部分数据地，对第1设计数据进行修正，一直到光刻余裕度的值变成为与必要光刻余裕度的值为同等以上大小为止。接着，在确认第1设计数据中的光刻余裕度的值的不合适的部分数据全都被修正之后，再用修正后的部分数据更新修正前的同一地方的部分数据。借助于此，制作用来设计集成电路的电路图形的新的设计数据。把该新的设计数据叫做第2设计数据。
所制作的第2设计数据，作为以用来设计集成电路的电路图形的最终的设计数据被固定、被释放(relase)。将之定为工序5。然后，就可以根据被释放的第2设计数据，设计所希望的集成电路器件的电路图形。
此外，在工序3中，对于第1设计数据的全部数据，在被判断为光刻余裕度的值比必要光刻余裕度的值大的情况下，就在工序5中，作为用来设计集成电路的电路图形的最终的设计数据第1设计数据保持原状地进行固定、释放。然后，就可以根据被释放的第1设计数据，设计所希望的集成电路器件的电路图形。
另外，在上述的工序1到4，没有必要每第1设计数据的部分数据地进行。例如，也可以对于第1设计数据的所有的数据一揽子地进行工序1到4。以下具体地进行说明。
首先，在工序2中，对第1设计数据的所有的数据，一揽子地计算光刻余裕度的值。然后，在工序3中，对光刻余裕度和必要光刻余裕度进行比较，判断在第1设计数据中是否含有光刻余裕度的值比必要光刻余裕度的值还小的部分。在在第1设计数据中未含有光刻余裕度的值比必要光刻余裕度的值还小的部分的情况下，就在工序5中第1设计数据保持其原状地进行固定、释放。然后，就可以根据被释放的第1设计数据，设计所希望的集成电路器件的电路图形。
此外，在在第1设计数据中含有光刻余裕度的值比必要光刻余裕度的值还小的部分的情况下，就在工序3中，从第1设计数据中检测(抽出、特定)与该小的部分对应的部分数据。然后，在工序4中，对所检测到的部分数据进行修正，使得光刻余裕度的值变成为与必要光刻余裕度的值变成为同等以上的大小。在确认第1设计数据中的光刻余裕度的值的不合适的部分数据全都被修正之后，就用修正后的部分数据更新与修正后的部分数据对应的修正前的部分数据。借助于此，制作第2设计数据。所制作的第2设计数据，在工序5中被固定、释放。然后，就可以根据所释放的第2设计数据，设计所希望的集成电路器件的电路图形。
图3示出了在用本实施形态的集成电路的图形设计方法进行设计变更前的不合适的电路图形(缺陷电路图形)1和由其光刻工序的模拟得到的图象2。此外，图4示出了在用本实施形态的集成电路的图形设计方法进行设计变更后的合适的电路图形(正确电路图形)3，和由其光刻工序的模拟得到的图象4。
根据与图3(a)所示的缺陷电路图形1对应的设计数据进行光刻模拟。这样一来，如图3(b)所示，在与缺陷电路图形1对应的的图象(晶片图象)2的用虚线围起来的部分上发现了电路图形的短路。在这样的情况下，就要根据本实施形态的集成电路的图形设计方法，把缺陷电路图形1设计变更为如图3(a)所示的那样的正确的电路图形3。然后，再根据与该正确电路图形3对应的修正后的设计数据进行光刻模拟。这样一来，如图4(b)所示，在与正确的电路图形3对应的图象4的用虚线围起来的部分上，电路图形的短路就不存在了。如上所述，倘采用本实施形态的集成电路的图形设计方法，则可以大体上防患于未然地防止形成具有电路图形的短路或电路图形的断开等的缺陷电路的可能性。
如上所述，倘采用本实施形态的集成电路的图形设计方法，则几乎不会存在对所有的第1设计数据都一律地课以严格的规格强迫进行在必要以上的严厉的规格下进行的晶片的制作的电路图形的设计的可能性。此外，也几乎不会存在对所有的第1设计数据都一律地课以宽松的规格，设计不满足实际上被认为是必要的掩模规格值的电路图形的可能性。就是说，根据本实施形态的集成电路的图形设计方法设计的电路图形，具有必要且充分的光刻余裕度。借助于此，几乎不存在使晶片制作工序的成品率降低，使集成电路器件的造价增大的可能性。其结果是，可以效率良好地设计在曝光掩模的掩模规格值方面具有余裕度，同时具有适当的精度的集成电路图形。此外，要形成集成电路图形的晶片，由于可在必要且充分的光刻余裕度的条件下制作，故可以得到高的成品率。因此，即便是在余裕度窄的光刻工序中也可以提高晶片制作工序的成品率，降低集成电路器件的造价。
其次，对本实施形态的未画出来的曝光掩模进行说明。在本实施形态的曝光掩模中，形成有用借助于上述的集成电路的图形设计方法制作的第2设计数据设计的集成电路的电路图形的掩模图形。就是说，在该曝光掩模中形成有根据可以得到必要且充分的光刻余裕度的正确的设计数据设计的集成电路的电路图形的掩模图形。如上所述，倘采用本实施形态的集成电路的图形设计方法，由于可以效率良好地形成具有适当的精度的掩模规格值，故本实施形态的曝光掩模可以提高其成品率，生产效率高。因此，本实施形态的曝光掩模，即便是在余裕度窄的光刻工序中也可以使用，而且，造价便宜且生产效率高。
其次，对本实施形态的集成电路器件的制造方法进行说明。本实施形态的集成电路器件的制造方法，含有用上述的本实施形态的曝光掩模进行图形复制的光刻工序。就是说，用已形成了具有必要且充分的光刻余裕度，和适当的精度的掩模规格值的掩模图形的曝光掩模进行图形复制。借助于此，就可以效率良好地复制满足光刻工序的余裕度条件的适当的掩模图形，形成适当的集成电路的电路图形。此外，要复制上这样的掩模图形并形成电路图形的晶片，可以在必要且充分的的光刻余裕度下制作。借助于此，要在该晶片上形成的集成电路器件，就可以提高电路图形的尺寸精度，就可以提高电性能而且可以得到高的成品率。因此，本实施形态的集成电路器件的制造方法，即便是在余裕度窄的光刻工序中，也可以价格低廉且效率良好地生产集成电路器件。
(实施形态2)其次，边参看图5到图8边说明本发明的实施形态2。图5用流程图示出了本实施形态的曝光掩模的制作方法。图6用曲线图示出了本实施形态的曝光掩模的制作方法中，以掩模图形的面内均一性为基础的光刻工序的模拟结果。图7用曲线图示出了本实施形态的曝光掩模的制作方法中，以掩模图形的透过率为基础的光刻工序的模拟结果。图8用曲线图示出了本实施形态的曝光掩模的制作方法中，以掩模图形的相位差为基础的光刻工序的模拟结果。另外，与实施形态1相同的部分赋予同一标号而省略其详细的说明。
在本实施形态中，对仅仅变更用来在曝光掩模上形成用来复制集成电路的电路图形的掩模图形的掩模规格值之中，那些不满足光刻工序的余裕度的条件的掩模规格值，并根据含有该变更后的掩模规格值的掩模规格值，在曝光掩模上形成掩模图形的、曝光掩模的制作方法进行说明。
从工序1到工序3由于与上述的实施形态1是同样的，故省略它们的说明。但是，光刻模拟，则要在考虑曝光掩模的第1掩模规格值的同时，每本身为第1设计数据的一部分的部分数据地，对第1设计数据的全部的数据进行。
在工序3中，当判断为光刻余裕度的值是必要光刻余裕度的值的同等以上的大小时，就把要考虑的曝光掩模的第1掩模规格值判断为已满足必要且充分的的光刻余裕度。就是说，就判断为已把上述(i)到(iv)的掩模规格值的偏差调整到适当的范围内。在该情况下，就可以把第1设计数据之中的与在光刻模拟中使用的部分数据对应的第1掩模规格值，固定为用来复制集成电路的电路图形的掩模图形的设计数据。
此外，在工序3中，当光刻余裕度的值被判断为比必要光刻余裕度的值更小时，就从光刻模拟的结果中检测(抽出、特定)在上述(i)到(iv)的掩模规格值的偏差之中那些已变成为光刻余裕度的不足的原因的要素(掩模规格值)。然后，使得光刻余裕度的值变成为与必要光刻余裕度值同等以上大小那样地，变更第1掩模规格值中的所检测出的掩模规格值。就是说，仅仅那些已把光刻余裕度的值判断为比必要光刻余裕度的值更小的图形部分，才进行掩模图形的设计变更。将之定为工序6。
其次，用已在工序6中进行了变更的掩模规格值更新变更前的同一内容的掩模规格值，制作新的掩模规格值。将之定为工序7。
以后，边考虑每部分数据地在工序7中制作的新的掩模规格值，边对第1设计数据的全部的数据，反复进行上述的工序2、工序3、工序6和工序7，一直到光刻余裕度的值变成为与必要光刻余裕度的值同等以上的大小为止。由此，以掩模规格值中除去光刻余裕度的值比必要光刻余裕度的值要小的掩模规格值。与此同时，对于第1设计数据的全部的数据，每部分数据地，对第1掩模规格值的各个掩模规格值进行变更，一直到光刻余裕度的值变成为与必要光刻余裕度的值同等以上大小为止。接着，在确认第1掩模规格值中的光刻余裕度的值的不合适的掩模规格值全都被变更之后，再在工序7中，用变更后的掩模规格值更新变更前的同一内容的掩模规格值。借助于此，制作用来在曝光掩模上形成将集成电路的电路图形复制到未画出来的半导体衬底等上的掩模图形的、新的掩模规格值。把该新的掩模规格值叫做第2掩模规格值。
所制作的第2掩模规格值，作为用来在曝光掩模上形成掩模图形的最终的掩模规格值被固定、被释放。将之定为工序8。然后，就可以根据被释放的第2掩模规格值，在曝光掩模上形成具有必要且充分的光刻余裕度的所希望的掩模图形。其结果是可以制作具有适当的光学性能的所希望的曝光掩模。
此外，在工序3中，假定对于第1设计数据的全部的数据，判断为光刻余裕度的值比必要的光刻余裕度的值大。就是说，在对于第1设计数据的全部数据，第1掩模规格值都被判断为满足必要且充分的光刻余裕度的情况下，就在工序8中，把第1掩模规格值作为用来形成掩模图形的最终的掩模规格值完全保持原状不变地固定、释放。然后，根据所释放的第1掩模规格值在曝光掩模上形成所希望的掩模图形。
另外，上述的工序2、工序3、工序6和工序7，没有必要每第1设计数据的部分数据地进行。例如也可以对第1设计数据的全部的数据一揽子地进行工序2、工序3、工序6和工序7。以下，具体地进行说明。
首先，在工序2中，对第1设计数据的全部的数据，在考虑第1掩模规格值的同时一揽子地计算光刻余裕度的值。然后，在工序3中，对光刻余裕度的值和必要光刻余裕度的值进行比较，判断在第1掩模规格值中是否含有光刻余裕度的值比必要光刻余裕度的值还小的掩模规格值。在在第1设计数据中未含有光刻余裕度的值比必要光刻余裕度的值还小的部分的情况下，就在工序8中保持其原状地进行固定、释放第1掩模规格值。然后，就可以根据被释放的第1掩模规格值，在曝光掩模上形成掩模图形。
此外，在在第1掩模规格值中含有光刻余裕度的值比必要光刻余裕度的值还小的掩模规格值的情况下，就在工序3中，从第1掩模规格值中检测(抽出、特定)与该小的部分对应的掩模规格值。然后，在工序6中，变更所检测到的掩模规格值，使得光刻余裕度的值变成为与必要光刻余裕度的值为同等以上的大小。在确认第1掩模规格值中的光刻余裕度的值的不合适的掩模规格值全都被变更之后，就在工序7中，用变更后的掩模规格值更新变更前的掩模规格值。借助于此，制作第2掩模规格值。所制作的第2掩模规格值，在工序8中被固定、释放。然后，就可以根据所释放的第2掩模规格值，在曝光掩模上形成所希望的掩模图形。
此外，曝光掩模的第1和第2掩模规格值的偏差的各自的具体的内容(原因)，与上述的实施形态1的(i)到(iv)的掩模规格值的偏差是同样的。此外，在本实施形态中，也借助于光刻模拟，作为光刻工序的余裕度，计算对光刻工序的未画出来的被处理衬底(晶片)上的尺寸变动的允许值的余裕度。这时，作为对晶片上的尺寸变动的允许值的余裕度，计算光刻工序的工艺波动的余裕度。具体地说，作为工艺的波动，要使用焦点的波动和曝光量的波动中的至少一方。
图6(a)、(b)用曲线示出了对于未画出来的规定的电路图形的设计数据，关于掩模图形的面内均一性设定2个掩模规格值的情况下的、本实施形态的光刻模拟的结果。这时，把掩模图形的面内均一性的掩模规格值设定为3σ＝20nm和3σ＝16nm这2个值。此外，把掩模图形的透过率(Trans)的掩模规格值设定为6％。此外，把掩模图形的相位差(Phase)的掩模规格值设定为180度。
由该图6(a)、(b)可知，在必要光刻宽容度为EL(ExposureLatitude)＝4.0％，考虑掩模规格值的偏差后的焦点深度为DOF(Depth ofFocus)＝0.4微米的情况下，若使用3σ＝20nm的掩模参数，则光刻余裕度的值就达不到必要的大小。就是说，光刻余裕度的值达不到4.0％。然而，在必要光刻余裕度为EL＝4.0％，考虑到掩模规格值的偏差后的焦点深度DOF＝0.4微米的情况下，如果使用3σ＝16nm的掩模参数，则光刻余裕度的值会达到必要的的大小。就是说，光刻余裕度的值会达到4.0％。由这些结果可知，若使用本实施形态的掩模的制作方法，则把掩模图形的面内均一性设置在3σ＝16nm以内就变成为必要且充分的条件。
此外，图7(a)、(b)，用曲线示出了对于未画出来的规定的电路图形的设计数据，关于掩模图形的透过率设定2个掩模规格值的情况下的、本实施形态的光刻模拟的结果。这时，把掩模图形的透过率的掩模规格值设定为6％±0.4％和6％±0.2％这2个范围。此外，把掩模图形的面内均一性的掩模规格值设定为3σ＝16nm。此外，把掩模图形的相位差的掩模规格值设定为180度。
由该图7(a)、(b)可知，在必要光刻余裕度为EL＝4.0％，考虑掩模规格值的偏差后的焦点深度为DOF＝0.4微米的情况下，若使用6％±0.4％的掩模参数，则光刻余裕度的值就达不到4.0％。然而，在必要光刻余裕度为EL＝4.0％，考虑到掩模规格值的偏差后的焦点深度DOF＝0.4微米的情况下，如果使用6％±0.2％的掩模参数，则光刻余裕度的值会达到4.0％。由这些结果可知，若使用本实施形态的掩模的制作方法，则把掩模图形的透过率设置在6％±0.2％以内就变成为必要且充分的条件。
此外，图8(a)、(b)，用曲线示出了对于未画出来的规定的电路图形的设计数据，关于掩模图形的相位差设定2个掩模规格值的情况下的、本实施形态的光刻模拟的结果。这时，把掩模图形的相位差的规格值设定为180度±4度和180度±2度这2个范围。此外，把掩模图形的透过率的掩模规格值设定为6％。此外，把掩模图形的面内均一性的掩模规格值设定为3σ＝16nm。
由该图8(a)、(b)可知，在必要光刻余裕度为EL＝4.0％，考虑掩模规格值的偏差后的焦点深度为DOF＝0.4微米的情况下，若使用180度±2度的掩模参数，则光刻余裕度的值就达到了4.0％。即便是在必要光刻余裕度为EL＝4.0％，考虑到掩模规格值的偏差后的焦点深度DOF＝0.4微米的情况下，如果即便是使用180度±4度的掩模参数，光刻余裕度的值也会达到4.0％。由这些结果可知，若使用本实施形态的掩模的制作方法，则把掩模图形的相位差设置在180度±4度以内就变成为必要且充分的条件。即，对于曝光掩模来说，只要把掩模图形的相位差设定在难于加上负荷的180度±4度以内的规格值就是充分的，而无须设定为180度±2度这样的严厉的规格值。
如上所述，倘采用本实施形态的曝光掩模的制作方法，则几乎不会存在对所有的曝光掩模的第1掩模规格值都一律地设定严格的掩模规格值强迫进行在必要以上的严厉的规格下进行的掩模图形的形成的可能性。此外，也几乎不会存在对所有的第1掩模规格值都一律地设定宽松的掩模规格值，形成不满足实质上被认为是必要的掩模规格值的掩模图形的可能性。就是说，根据本实施形态的曝光掩模的制作方法形成的掩模图形，具有必要且充分的光刻余裕度。借助于此，几乎不存在使曝光掩模的制作工序的成品率降低，使曝光掩模的的造价增大的可能性。其结果是，可以效率良好地形成具有适合于集成电路的设计图形的适当的精度的掩模规格值的掩模图形。因此，即便是在余裕度窄的光刻工序中，也可以提高曝光掩模的制作工序的成品率，降低曝光掩模的造价。
其次，简要地说明本实施形态的未画出来的曝光掩模。在本实施形态的曝光掩模上，已形成了用上述的曝光掩模的制作方法制作的已考虑到第2掩模规格值的集成电路的电路图形的掩模图形。就是说，在该曝光掩模上，形成了根据可以得到必要且充分的光刻余裕度的适当的设计数据和掩模规格值设定的集成电路的电路图形的掩模图形。如上所述，倘采用本实施形态的曝光掩模的制作方法，由于可以效率良好地形成具有适当的精度的掩模规格值的掩模图形，故本实施形态的曝光掩模提高了其成品率，生产效率高。因此，本实施形态的曝光掩模即便是在余裕度窄的光刻工序中也可以使用，而且造价低廉且生产效率高。
其次简要地说明本实施形态的集成电路器件的制造方法。本实施形态的集成电路器件的制造方法，包括使用上述的本实施形态的曝光掩模进行图形的复制的光刻工序。就是说，用已形成了具有必要且充分的光刻余裕度和适当的精度的掩模规格值的掩模图形的曝光掩模进行图形复制。借助于此，就可以因复制满足光刻工序的余裕度的条件的适当的掩模图形而可以效率良好地形成适当的集成电路的电路图形。此外，采用复制这样的掩模图形形成电路图形的晶片，可以在必要和充分的光刻余裕度下制作。借助于此，要在该晶片上形成的集成电路器件，可以提高电路图形的尺寸精度，可以提高电性能而且可以得到高的成品率。因此本实施形态的集成电路器件的制造方法，即便是在余裕度窄的光刻工序中，也可以廉价且效率良好地生产集成电路器件。
另外，本发明的集成电路的图形设计方法、曝光掩模的制作方法、曝光掩模和集成电路器件的制造方法，不受上述的实施形态1和2各个实施形态的制约。在不脱离本发明的技术思想的范围内，可以采用把这些构成或工序等的一部分设定为各种各样地变更，或适宜、适当地把各种设定组合起来使用的办法予以实施。
例如，也可以一并使用实施形态1的集成电路的图形设计方法和实施形态2的曝光掩模的制作方法。
倘采用本发明的集成电路的图形设计方法，则可以效率良好地设计使曝光掩模的规格值具有余裕度且具有适当的精度的集成电路图形。因此，即便是在余裕度窄的光刻工序中，也可以提高晶片制造工序的成品率，降低集成电路器件的造价。
此外，倘采用本发明的曝光掩模的制作方法，则可以效率良好地形成适合于集成电路的设计图形的具有适当的精度的掩模规格值的掩模图形。因此，即便是在余裕度窄的光刻工序中，也可以提高曝光掩模制造工序的成品率，降低曝光掩模的造价。
此外，倘采用本发明的曝光掩模，则可以效率良好地形成具有适当的精度的掩模规格值的掩模图形。因此，即便是在余裕度窄的光刻工序中也可以使用，而且造价低廉且生产效率高。
再有，倘采用本发明的集成电路器件的制造方法，则可以效率良好地复制满足光刻工序的余裕度的条件的掩模图形，形成适当的集成电路的电路图形。因此即便是在余裕度窄的光刻工序中，也可以廉价且效率良好地生产集成电路器件。
权利要求
1.一种集成电路的图形设计方法，其特征在于包括如下的工序对于用来设计集成电路的电路图形的第1设计数据之中的至少一部分的部分数据，计算考虑到在复制上述电路图形时使用的曝光掩模的规格值的在被处理衬底上进行的光刻工序的余裕度的工序；对上述所计算出的光刻工序的余裕度和在上述被处理衬底上的实际上被认为是必要的光刻工序的余裕度进行比较的工序；在被判断为上述所计算的光刻工序的余裕度比在上述实际上被认为是必要的光刻工序的余裕度小的情况下，使得在上述被处理衬底上进行的光刻工序的余裕度成为与上述实际上被认为是必要的光刻工序的余裕度同等或同等以上的大小那样地修正上述部分数据的工序；和用上述修正后的部分数据更新上述第1设计数据制作第2设计数据的工序。
2.根据权利要求1所述的集成电路的图形设计方法，其特征在于每上述部分数据地，对上述第1设计数据的全部数据，进行从计算在上述被处理衬底上进行的光刻工序的余裕度的工序到修正上述部分数据的工序。
3.根据权利要求1所述的集成电路的图形设计方法，其特征在于对上述第1设计数据的全部数据，一揽子地进行计算在上述被处理衬底上进行的光刻工序的余裕度的工序，和对上述计算出来的光刻工序的余裕度与在上述被处理衬底上实际上被认为是必要的光刻工序的余裕度进行比较的工序，同时在上述一揽子地计算出来的光刻工序的余裕度中含有比上述被认为是必要的光刻工序的余裕度还小的部分的情况下，从上述第1设计数据中检测与该小的部分对应的上述部分数据，对上述部分数据进行修正，使得对所检测到的上述部分数据的在上述被处理衬底上进行的光刻工序的余裕度成为与上述实际上被认为是必要的光刻工序的余裕度同等或同等以上的大小。
4.根据权利要求1所述的集成电路的图形设计方法，其特征在于作为上述曝光掩模的规格值，使用与上述曝光掩模的尺寸有关的规格值，在上述曝光掩模是相移掩模的情况下，与其透过率或相位差有关的规格值，与上述曝光掩模的掩模缺陷有关的规格值、和与上述曝光掩模的掩模图形的描画误差有关的规格值，或者把这些之中的若干个组合起来的规格值。
5.根据权利要求1所述的集成电路的图形设计方法，其特征在于计算在上述被处理衬底上进行的光刻工序的余裕度的工序，计算对上述光刻工序的上述被处理衬底上的尺寸变动的允许值的余裕度。
6.根据权利要求5所述的集成电路的图形设计方法，其特征在于作为对上述光刻工序的上述被处理衬底上的尺寸变动的允许值的余裕度，计算上述光刻工序的工艺的波动的余裕度。
7.根据权利要求6所述的集成电路的图形设计方法，其特征在于作为上述光刻工序的工艺的波动，使用焦点的波动，和曝光量的波动之中的至少一方。
8.一种曝光掩模的制作方法，其特征在于包括如下工序对于用来设计集成电路的电路图形的设计数据之中的至少一部分的部分数据，计算考虑到在复制上述电路图形时使用的曝光掩模的第1规格值的在被处理衬底上进行的光刻工序的余裕度的工序；对上述所计算出的光刻工序的余裕度和在上述被处理衬底上实际上被认为是必要的光刻工序的余裕度进行比较的工序；在被判断为上述所计算出的光刻工序的余裕度比在上述实际上被认为是必要的光刻工序的余裕度小的情况下，使得在上述被处理衬底上的光刻工序的余裕度成为与上述实际上被认为是必要的光刻工序的余裕度同等或同等以上的大小那样地，使上述第1规格值之中上述计算出来的光刻工序的余裕度变更为比上述实际上被认为是必要的光刻工序的余裕度更小的规格值的工序；用上述变更后的规格值更新上述第1规格值设定第2规格值的工序；根据第2规格值在上述曝光掩模上形成用来复制上述电路图形的掩模图形的工序。
9.根据权利要求8所述的曝光掩模的制作方法，其特征在于每上述部分数据地，对上述设计数据的全部数据，进行从计算在上述被处理衬底上的光刻工序的余裕度的工序到变更上述规格值的工序。
10.根据权利要求8所述的曝光掩模的制作方法，其特征在于对上述设计数据的全部数据，一揽子地进行计算在上述被处理衬底上的光刻工序的余裕度的工序，和对上述计算出来的光刻工序的余裕度与在上述被处理衬底上实际上被认为是必要的光刻工序的余裕度进行比较的工序，同时在上述一揽子地计算出来的光刻工序的余裕度中含有比上述被认为是必要的光刻工序的余裕度还小的部分的情况下，从上述第1规格值中检测与该小的部分对应的上述规格值，对上述规格值进行变更，使得对所检测到的上述规格值的在上述被处理衬底上的光刻工序的余裕度成为与上述实际上被认为是必要的光刻工序的余裕度同等或同等以上的大小。
11.根据权利要求8所述的曝光掩模的制作方法，其特征在于作为上述曝光掩模的第1和第2规格值，使用与上述曝光掩模的尺寸有关的规格值，在上述曝光掩模是相移掩模的情况下，与其透过率或相位差有关的规格值，与上述曝光掩模的掩模缺陷有关的规格值、和与上述曝光掩模的掩模图形的描画误差有关的规格值，或者把这些之中的若干个组合起来的规格值。
12.根据权利要求8所述的曝光掩模的制作方法，其特征在于计算在上述被处理衬底上的光刻工序的余裕度的工序，计算对上述光刻工序中的上述被处理衬底上的尺寸变动的允许值的余裕度。
13.根据权利要求12所述的曝光掩模的制作方法，其特征在于作为对上述光刻工序的上述被处理衬底上的尺寸变动的允许值的余裕度，计算上述光刻工序的工艺的波动的余裕度。
14.根据权利要求13所述的曝光掩模的制作方法，其特征在于作为上述光刻工序的工艺的波动，使用焦点的波动，和曝光量的波动之中的至少一方。
15.一种曝光掩模，其特征在于形成有由权利要求1所述的集成电路的图形设计方法设计的集成电路的电路图形的掩模图形。
16.一种曝光掩模，其特征在于用权利要求8所述的曝光掩模的制作方法形成有掩模图形。
17.一种集成电路器件的制造方法、其特征在于包括用权利要求15或16所述的曝光掩模进行图形复制的光刻工序。
全文摘要
本发明提供即便是在余裕度窄的光刻工序中也可以提高晶片的成品率，可以降低集成电路器件的造价的集成电路的图形设计方法。对用来设计集成电路的电路图形的第1设计数据之中的至少一部分的部分数据计算出来的在被处理衬底上进行的光刻工序的余裕度和在被处理衬底上实际上被认为是必要的光刻工序的余裕度进行比较。在所计算的光刻工序的余裕度比被认为是必要的余裕度小的情况下，使得在被处理衬底上的光刻工序的余裕度成为与被认为是必要的光刻工序的余裕度同等以上的大小那样地修正部分数据。用修正后的部分数据更新第1设计数据以制作第2设计数据。
文档编号G03F1/68GK1499571SQ20031011323
公开日2004年5月26日 申请日期2003年11月7日 优先权日2002年11月8日
发明者桥本耕治, 吾, 德留慎吾, 树, 野岛茂树 申请人:株式会社东芝