像素结构及显示面板的制作方法

像素结构及显示面板的制作方法
【专利摘要】本发明提供一种像素结构与显示面板，其使用绝缘凸块搭配漏极的延伸部或单层导电凸块作为像素电极与漏极的电性连接结构，而不需于钝化层形成接触洞，因此可以大幅提高开口率与解析度。
【专利说明】像素结构及显示面板
【技术领域】
[0001]本发明关于一种像素结构及显示面板，尤指一种利用凸块结构作为薄膜晶体管元件的漏极与像素电极之间的电性连接结构的像素结构及显示面板。
【背景技术】
[0002]一般而言，显示面板包括多个像素结构，且各像素结构包括薄膜晶体管元件、储存电容以及像素电极等元件。在现有显示面板中，薄膜晶体管元件上会覆盖一钝化层，以保护薄膜晶体管元件。由于像素电极必须与薄膜晶体管元件的漏极电性连接，因此钝化层必须具有一接触洞暴露出漏极，而像素电极会填入接触洞内并与漏极接触。然而，考量到制程极限与对位偏差，接触洞的尺寸至少必须在20微米至25微米之间，甚至更大，因此会造成开口率的牺牲，特别是在小尺寸显示面板上，接触洞的设置将使得开口率与解析度无法进一步提闻。

【发明内容】

[0003]本发明的目的之一在于提供一种像素结构及显示面板，以提升开口率及解析度。
[0004]本发明的一实施例提供一种像素结构，包括一第一基板、一薄膜晶体管元件、一第一绝缘凸块、一第一介电薄膜、一钝化层以及一第一电极。薄膜晶体管元件设置于第一基板上，且薄膜晶体管元件包括一栅极、一主动层、一栅极绝缘层、一源极以及一漏极。第一绝缘凸块设置于第一基板上，其中第一绝缘凸块具有一侧壁以及一上表面，且漏极至少覆盖第一绝缘凸块的侧壁的一部分与上表面的一部分。第一介电薄膜设置于第一基板上，其中第一介电薄膜覆盖薄膜晶体管元件并暴露出漏极的一部分。钝化层设置于第一介电薄膜上，其中钝化层与第一介电薄膜至少部分暴露出位于第一绝缘凸块的上表面上的漏极。第一电极设置于钝化层上并与钝化层所暴露出的漏极电性连接。
[0005]本发明的另一实施例提供一种显示面板，包括上述像素结构、一第二基板与第一基板相对设置，以及一显示介质层设置于第一基板与第二基板之间。
[0006]本发明的又一实施例提供一种像素结构，包括一第一基板、一薄膜晶体管元件、一第一单层导电凸块、一第一介电薄膜、一钝化层以及一第一电极。薄膜晶体管元件设置于第一基板上，且薄膜晶体管元件包括一栅极、一主动层、一栅极绝缘层、一源极以及一漏极。第一单层导电凸块设置于第一基板上，其中第一单层导电凸块具有一侧壁、一下表面以及一上表面，且第一单层导电凸块与漏极电性连接。第一介电薄膜设置于第一基板上，其中第一介电薄膜覆盖薄膜晶体管元件并部分暴露出第一单层导电凸块。钝化层设置于第一介电薄膜上，其中钝化层至少部分暴露出第一单层导电凸块。第一电极设置于钝化层上并与钝化层所暴露出的第一单层导电凸块电性连接。
[0007]本发明的再一实施例提供一种显示面板，包括上述像素结构、一第二基板与第一基板相对设置，以及一显示介质层设置于第一基板与第二基板之间。
[0008]本发明的像素结构与显示面板使用绝缘凸块搭配漏极的延伸部或单层导电凸块作为像素电极与漏极的电性连接结构，而不需于钝化层形成接触洞，因此可以大幅提高开口率与解析度。
【专利附图】

【附图说明】
[0009]图1至图6绘示了本发明的第一实施例的像素结构的制作方法示意图；
[0010]图7绘示了本发明的第一实施例的显示面板的示意图；
[0011]图8绘示了本发明的第一实施例的第一变化实施例的像素结构的示意图；
[0012]图9绘示了本发明的第一实施例的第一变化实施例的显示面板的示意图；
[0013]图10绘示了本发明的第一实施例的第二变化实施例的像素结构的上视示意图，图11为沿图10的A-A’剖线绘示的像素结构的剖面示意图；
[0014]图12绘示了本发明的第一实施例的第二变化实施例的显示面板的示意图；
[0015]图13绘示了本发明的第一实施例的第三变化实施例的像素结构的示意图；
[0016]图14绘示了本发明的第一实施例的第三变化实施例的显示面板的示意图；
[0017]图15绘示了本发明的第二实施例的像素结构的示意图；
[0018]图16绘示了本发明的第二实施例的显示面板的示意图；
[0019]图17绘示了本发明的第二实施例的第一变化实施例的像素结构的示意图；
[0020]图18绘示了本发明的第二实施例的第一变化实施例的显示面板的示意图；
[0021]图19绘示了本发明的第二实施例的第二变化实施例的像素结构的示意图；
[0022]图20绘示了本发明的第二实施例的第二变化实施例的显示面板的示意图。
[0023]其中，附图标记:
[0024]10第一基板
[0025]12第一图案化导电层
[0026]G 栅极
[0027]GL栅极线
[0028]GI栅极绝缘层
[0029]CH主动层
[0030]14重掺杂半导体层
[0031]16第一绝缘凸块
[0032]16S 侧壁
[0033]16T上表面
[0034]16B下表面
[0035]18第二图案化导电层
[0036]S 源极
[0037]D 漏极
[0038]DL数据线
[0039]TFT薄膜晶体管元件
[0040]20第一介电薄膜
[0041]22钝化层
[0042]22T上表面[0043]24第一电极
[0044]30像素结构
[0045]50显示面板
[0046]40第二基板
[0047]42显示介质层
[0048]43遮光图案
[0049]44第二电极
[0050]46主间隔物
[0051]48副间隔物
[0052]27触控元件
[0053]29绝缘层
[0054]31像素结构
[0055]22A凹陷部
[0056]51显示面板
[0057]32像素结构
[0058]CL共通线
[0059]XL连接线
[0060]26第二电极
[0061]28第二介电薄膜
[0062]24B分支电极
[0063]24S 狭缝
[0064]52显示面板
[0065]33像素结构
[0066]17第二绝缘凸块
[0067]17S 侧壁
[0068]17T上表面
[0069]17B下表面
[0070]53显示面板
[0071]70像素结构
[0072]61第一单层导电凸块
[0073]6IS 侧壁
[0074]6IB下表面
[0075]61T上表面
[0076]Dl侧表面
[0077]80显示面板
[0078]71像素结构
[0079]81显示面板
[0080]72像素结构
[0081]62第二单层导电凸块[0082]62S 侧壁
[0083]62T上表面
[0084]62B下表面
[0085]82显示面板
【具体实施方式】
[0086]为使熟悉本发明所属【技术领域】的一般技艺者能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成的功效。
[0087]请参考图1至图6。图1至图6绘示了本发明的第一实施例的像素结构的制作方法示意图，其中图1至图5以剖面型式绘示，而图6以上视型式绘示。如图1所示，首先提供第一基板10。第一基板10可为各式硬质或可挠式基板例如玻璃基板、塑胶基板或石英基板。接着，于第一基板10上形成第一图案化导电层12，其中第一图案化导电层12可包括栅极G以及栅极线GL(如图6所示)与栅极G电性连接。第一图案化导电层12可选用不透明图案化导电层，其材料可为金属或合金，例如金、银、铜、铝、钛、钥等金属或其合金，或其它适合的不透明导电材料。或者，第一图案化导电层12亦可选用透明图案化导电层，其材料可为例如氧化铟锡(ITO)、氧化铟锌(IZO)或其它适合的透明导电材料。接着，于第一图案化导电层12上依序形成栅极绝缘层GI，以及主动层CH。栅极绝缘层GI覆盖栅极G，其材料可为无机绝缘材料例如氧化硅、氮化硅或氮氧化硅等、有机绝缘材料或有机/无机混成绝缘材料。此外，栅极绝缘层GI可为单层结构或多层结构。主动层CH形成于栅极绝缘层GI上并实质上对应栅极G。主动层CH作为薄膜晶体管元件的通道层之用，并利用栅极绝缘层GI与栅极G电性隔离。在本实施例中，主动层CH的材料选用非晶硅，但不以此为限。主动层CH的材料可包括其它种类的硅材料例如多晶硅、单晶硅、微晶硅或纳米晶硅、氧化物半导体材料例如氧化铟镓锌(indium gallium zinc oxide, IGZO)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化铟锡(indium tin oxide, ITO)、氧化钛(titanium oxide, TiO)、氧化锌(zinc oxide, ZnO)、氧化铟(indium oxide, InO)、氧化嫁(gallium oxide, GaO)，或其它各种适合的半导体材料。另外，可选择性于主动层CH上形成一重掺杂半导体层14，以提升主动层CH与后续形成的源极与漏极的欧姆接触(ohmic contact)，其中主动层CH与重掺杂半导体层14可利用同一道图案化制程定义，但不以此为限。
[0088]如图2所示，接着于第一基板10上形成第一绝缘凸块16。第一绝缘凸块16举例形成于栅极绝缘层GI上，其中第一绝缘凸块16具有一侧壁16S、一上表面16T以及一下表面16B,且下表面16B与栅极绝缘层GI接触。在本实施例中，第一绝缘凸块16的下表面16B的面积可大于上表面16T的面积，且第一绝缘凸块16的侧壁16S为一倾斜侧壁，亦即第一绝缘凸块16的剖面形状类似梯形。另外，第一绝缘凸块16的材料较佳可选用有机材料例如有机感光材料如光阻材料，藉此其可利用曝光显影制程形成。此外，第一绝缘凸块16的高度可大于I微米，例如为3微米，但不以此为限。
[0089]如图3所示，随后于第一基板10上形成一导电层(图未示)，并对导电层进行一图案化制程例如蚀刻制程以形成第二图案化导电层18，且重掺杂半导体层14可一并于图案化制程中进一步被定义以分别对应于栅极G的两相对侧并分别与栅极G部分重叠。第二图案化导电层18包括源极S、漏极D以及数据线DL(如图6所示)，其中源极S设置于栅极G的一侧的重掺杂半导体层14上并与数据线DL电性连接，而漏极D设置于栅极G的另一相对侧的重掺杂半导体层14上。此外，漏极D并更进一步延伸而至少覆盖第一绝缘凸块16的侧壁16S的一部分与上表面16T的一部分。在本实施例中，漏极D完全覆盖第一绝缘凸块16的侧壁16S与上表面16T，但不以此为限。在其它变化实施例中，漏极D可以仅覆盖第一绝缘凸块16的侧壁16S的一部分与上表面16T的一部分或仅覆盖侧壁16S的一部份。栅极G、主动层CH、栅极绝缘层G1、重掺杂半导体层14、源极S以及漏极D构成本实施例的薄膜晶体管元件TFT。本实施例的薄膜晶体管元件TFT是以底栅型(bottom gate)薄膜晶体管元件为范例，但不以此为限。薄膜晶体管元件TFT亦可以是顶栅型(top gate)薄膜晶体管元件或其它类型的薄膜晶体管元件，例如岛状蚀刻终止(Island stop ；IS)薄膜晶体管元件或是共平面(Coplanar)薄膜晶体管元件。第二图案化导电层18可选用不透明图案化导电层或透明图案化导电层，且其材料可与第一图案化导电层12相同或不同。如前所述，由于第一绝缘凸块16的侧壁16S为倾斜侧壁，因此漏极D可以顺着侧壁16S形成并延伸至上表面16T而不会产生断线。
[0090]如图4所不,接着于第一基板10上形成第一介电薄膜20,其中第一介电薄膜20覆盖薄膜晶体管元件TFT并暴露出漏极D的一部分。精确地说，在本实施例中，第一介电薄膜20覆盖位于第一绝缘凸块16的侧壁16S的漏极D，并至少暴露出位于第一绝缘凸块16的上表面16T或/及侧壁16S上的漏极D的一部分。第一介电薄膜20的材料可为无机绝缘材料例如氧化硅、氮化硅或氮氧化硅等、有机绝缘材料或有机/无机混成绝缘材料。随后，于第一介电薄膜20上形成一钝化层22，其中钝化层22至少部分暴露出位于第一绝缘凸块16的上表面16T上或/及侧壁16S上的漏极D。在本实施例中，钝化层22的厚度小于第一绝缘凸块16的高度，也就是说，钝化层22的上表面22T低于第一绝缘凸块16的上表面16T，因此钝化层22暴露出第一绝缘凸块16的上表面16T以及一部分的侧壁16S，但不以此为限。在其它变化实施例中，钝化层22的厚度可大于第一绝缘凸块16的高度，但可具有一开口至少暴露出位于第一绝缘凸块16的上表面16T上的漏极D。或者，钝化层22的厚度实质上可以等于第一绝缘凸块16的高度，并暴露出位于第一绝缘凸块16的上表面16T上的漏极D。在本实施例中，钝化层22具有保护薄膜晶体管元件TFT的作用，且钝化层22较佳具有一平坦上表面。钝化层22可为有机介电层,且其材料较佳可选用有机感光材料例如光阻材料，藉此其可利用曝光显影制程形成。另外，钝化层22亦可为一彩色滤光层，其可为红色滤光层、绿色滤光层、蓝色滤光层或其它颜色的滤光层。
[0091]如图5与图6所示，接着于钝化层22上形成第一电极24，以形成本实施例的像素结构30。第一电极24与钝化层22所暴露出的漏极D接触并电性连接，且第一电极24为一像素电极，其材料例如为氧化铟锡(ITO)、氧化铟锌(IZO)或其它适合的透明导电材料或不透明导电材料。在本实施例中，第一绝缘凸块16于钝化层22之前先形成，且漏极D于形成钝化层22之前先覆盖于第一绝缘凸块16的上表面16T，因此于形成钝化层22之后会自然地使得第一绝缘凸块16的上表面16T的漏极D暴露出来而不需于钝化层22中形成暴露出漏极D的接触洞，藉此第一电极24可直接与第一绝缘凸块16的上表面16T的漏极D接触而电性连接。另外，由于现有钝化层的接触洞的尺寸至少必须在20微米至25微米之间，而本实施例的第一绝缘凸块16的下表面16B的宽度例如约可介于3微米至5微米，因此本实施例的像素结构30使用第一绝缘凸块16的作法可大幅提升开口率与解析度。[0092]请参考图7，并一并参考图6。图7绘示了本发明的第一实施例的显示面板的示意图。如图7所不,本实施例的显不面板50包括至少一个像素结构30、一第二基板40以及一显示介质层42。像素结构30如前述实施例所述，在此不再赘述。第二基板40与第一基板10相对设置，且第二基板40上可进一步设置遮光图案43，例如黑色矩阵。第二基板40可与第一基板10选用相同或不同的材料。若像素结构30的钝化层22是彩色滤光层，则第二基板40上可不需设置彩色滤光层；若像素结构30的钝化层22不是彩色滤光层，则第二基板40可另设置彩色滤光层(图未示)。另外，显示介质层42设置于第一基板10与第二基板40之间。在本实施例中，显示面板50以一垂直电场型液晶显示面板为范例，因此显示介质层42为一液晶层，且第二基板40上另设置有第二电极44，其中第二电极44为一共通电极，其具有一共通电压，可与第一电极(像素电极)24的像素电压形成一垂直电场以驱动显示介质层42。在其它变化实施例中，显示面板50可为电泳显示面板、电湿润显示面板或其它类型的显示面板，且显示介质层42可为电泳材料、电湿润材料或其它适合的显示介质材料。本实施例的显示面板50更可另包括至少一主间隔物46以及至少一副间隔物48，其中主间隔物46以及副间隔物48设置于第一基板10与第二基板40之间并可设置于第二基板40上。主间隔物46与副间隔物48实质上可以具有相同的高度，但不以此为限，且主间隔物46可对应于第一绝缘凸块16设置，而副间隔物48可与薄膜晶体管元件TFT、栅极线GL或数据线DL对应设置，换句话说，主间隔物46与第一绝缘凸块16重叠，而副间隔物48与薄膜晶体管元件TFT重叠。在本实施例中，由于钝化层22的上表面低于第一绝缘凸块16的上表面16T，因此即使主间隔物46与副间隔物48实质上具有相同的高度/厚度，主间隔物46可同时与第一基板10或其上的结构例如第一电极24与第二基板40或其上的结构例如遮光图案43接触，以发挥维持第一基板10与第二基板40的间隙的作用；另一方面，副间隔物48平常不会与第一基板10或其上的结构例如钝化层22接触，但在显示面板50受到外力按压或因为其它因素产生形变时，副间隔物48会与第一基板10或其上的结构接触而发挥辅助支撑的作用。主间隔物46与副间隔物48可设置于相同或不同的像素结构30内，且其数量与配置密度可视需要加以调整。另外，本实施例的显示面板50更可选择性地包括触控元件27，用以提供触控输入功能。触控元件27可包括电容式触控元件、电阻式触控元件、光学式触控元件或其它适合的触控元件。在本实施例中，触控元件27选用一电容式触控元件，其可包括多个感应电极例如透明感应电极，且感应电极可由单一层导电图案或多层导电图案所构成。另外，本实施例的触控元件27设置于第二基板40面对第一基板10的表面(亦即内表面)，并利用一绝缘层29与第二电极44电性隔离，但不以此为限。在其它变化实施例中，触控元件27亦可设置于第二基板40的外表面，或是设置于另一基板上再贴附于第二基板40的外表面。
[0093]本发明的像素结构及显示面板并不以上述实施例为限。下文将依序介绍本发明的其它较佳实施例的像素结构及显示面板，且为了便于比较各实施例的相异处并简化说明，在下文的各实施例中使用相同的符号标注相同的元件，且主要针对各实施例的相异处进行说明，而不再对重复部分进行赘述。另外，本发明的所有实施例或变化实施例的显示面板均可因应触控输入需求整合触控元件，其类型与位置如前文所述在下文不再赘述。
[0094]请参考图8。图8绘示了本发明的第一实施例的第一变化实施例的像素结构的示意图。如图8所示，不同于第一实施例，在第一变化实施例的像素结构31中，钝化层22的厚度大于第一绝缘凸块16的高度，也就是说，钝化层22的上表面22T高于第一绝缘凸块16的上表面16T，但钝化层22具有一凹陷部22A暴露出位于第一绝缘凸块16的上表面16T上的漏极D，而第一电极24则填入凹陷部22A内而与漏极D接触并电性连接。
[0095]请参考图9。图9绘示了本发明的第一实施例的第一变化实施例的显示面板的示意图。如图9所示，第一变化实施例的显示面板51包括上述实施例的像素结构31、第二基板40以及显示介质层42。不同于第一实施例的显示面板，在第一变化实施例中，由于钝化层22的上表面22T高于第一绝缘凸块16的上表面16T，因此副间隔物48对应于第一绝缘凸块16设置，而主间隔物46则与薄膜晶体管元件TFT、栅极线(图未示)或数据线(图未示)对应设置。在此状况下，尽管主间隔物46与副间隔物48实质上具有相同的高度/厚度，主间隔物46可同时与第一基板10或其上的结构例如钝化层22与第二基板40或其上的结构例如遮光图案43接触，以发挥维持第一基板10与第二基板40之间隙的作用，而副间隔物48可以发挥辅助支撑的作用。
[0096]请参考图10与图11。图10绘示了本发明的第一实施例的第二变化实施例的像素结构的上视示意图，图11为沿图10的A-A’剖线绘示的像素结构的剖面示意图。如图10与图11所示，不同于第一变化实施例，在第二变化实施例的像素结构32中，漏极D仅覆盖第一绝缘凸块16的侧壁16S的一部分与上表面16T的一部分，但不以此为限，在其它变化实施例中，漏极D可仅覆盖于第一绝缘凸块16的侧壁16S的一部分。此外，像素结构32另包括共通线CL、连接线XL、第二电极26以及第二介电薄膜28。共通线CL设置于第一基板10上，用以提供共通电压。共通线CL可设置于第一绝缘凸块16之下，并与第一绝缘凸块16至少部分重叠，但不以此为限。此外，共通线CL可为第一图案化导电层12的一部分，但不以此为限。连接线XL与共通线CL接触并电性连接，其中连接线XL至少覆盖第一绝缘凸块16的侧壁16S的另一部分与上表面16T的另一部分，并被第一介电薄膜20所覆盖，且连接线XL与漏极D电性隔离，即连接线XL与漏极D不电性连接。连接线XL可为第二图案化导电层18的一部分，但不以此为限。另外，第一介电薄膜20与钝化层22至少暴露出位于第一绝缘凸块16的上表面16T的连接线XL与漏极D。第二电极26设置于钝化层22上，精确地说，第二电极26设置于第一电极24与钝化层22之间，且第二电极26与连接线XL电性连接。第二电极26经由连接线XL与共通线CL电性连接，即连接线XL电性连接于第二电极26与共通线CL之间，因此其具有共通电压，且第二电极26可与第一电极24使用相同或不同材料。第二介电薄膜28设置于第一电极24与第二电极26之间，并覆盖第二电极26与暴露出的连接线XL，用以隔绝第一电极24与第二电极26。本实施例的像素结构32为一平面电场型液晶显示面板例如平面切换型(IPS)液晶显示面板或边缘电场切换型(FFS)液晶显示面板的像素结构，其中第一电极24作为像素电极，而第二电极26作为共通电极，即其具有固定电位，且第一电极24与第二电极26均设置于第一基板10上，但不以此为限。在其它变化实施例中，第一电极24可作为共通电极，而第二电极26可作为像素电极而分别接收不同的电压信号。此外，第一电极24可包括多条分支电极24B，且相邻的分支电极24B之间具有一狭缝24S。第二电极26则可为平面电极(整面电极)，或为包括分支电极与狭缝的图案化电极。另外，在第二变化实施例中，钝化层22的厚度小于第一绝缘凸块16的高度，也就是说，钝化层22的上表面22T低于第一绝缘凸块16的上表面16T，因此钝化层22暴露出第一绝缘凸块16的上表面16T以及一部分的侧壁16S，但不以此为限。在其它变化实施例中，钝化层22的厚度可大于第一绝缘凸块16的高度，但可具有一凹陷部至少暴露出位于第一绝缘凸块16的上表面16T上的漏极D。
[0097]请参考图12。图12绘示了本发明的第一实施例的第二变化实施例的显示面板的示意图。如图12所示,第二变化实施例的显示面板52为一平面电场型液晶显示面板,其包括上述实施例的像素结构32、第二基板40以及显示介质层42。在第二变化实施例中，由于钝化层22的上表面低于第一绝缘凸块16的上表面16T，因此主间隔物46对应于第一绝缘凸块16设置，而副间隔物48则与薄膜晶体管元件TFT、栅极线(图未示)或数据线(图未示)对应设置。在此状况下，尽管主间隔物46与副间隔物48实质上具有相同的高度/厚度，主间隔物46可同时与第一基板10或其上的结构例如第一电极24与第二基板40或其上的结构例如遮光图案43接触，以发挥维持第一基板10与第二基板40的间隙的作用，而副间隔物48可以发挥辅助支撑的作用。
[0098]请参考图13。图13绘示了本发明的第一实施例的第三变化实施例的像素结构的示意图。如图13所示，不同于第二变化实施例，第三变化实施例的像素结构33另包括第二绝缘凸块17设置于第一基板10上。第二绝缘凸块17具有侧壁17S、上表面17T以及下表面17B。共通线CL设置于第一基板10上以及第二绝缘凸块17之下，并可与第二绝缘凸块17部分重叠，但不以此为限。例如，第二绝缘凸块17的下表面17B可与共通线CL接触。第一绝缘凸块16与第二绝缘凸块17实质上可以具有相等的高度，且由相同的材料与制程所形成。漏极D至少覆盖第一绝缘凸块16的侧壁16S的一部分与上表面16T的一部分。在本实施例中，漏极D完全覆盖第一绝缘凸块16的侧壁16S与上表面16T，但不以此为限。在其它变化实施例中，漏极D可以仅覆盖第一绝缘凸块16的侧壁16S的一部分与上表面16T的一部分或仅覆盖第一绝缘凸块16的侧壁16S的一部分。另外，连接线XL与共通线CL接触并电性连接，其中连接线XL至少覆盖第二绝缘凸块17的侧壁17S的一部分与上表面17T的一部分。在本实施例中，连接线XL完全覆盖第二绝缘凸块17的侧壁17S与上表面17T，但不以此为限。在其它变化实施例中，连接线XL可以仅覆盖第二绝缘凸块17的侧壁17S的一部分与上表面17T的一部分或仅覆盖第二绝缘凸块17的侧壁17S的一部分。此外，第一介电薄膜20与钝化层22至少暴露出位于第二绝缘凸块17的上表面17T上的连接线XL。第一电极24设置于钝化层22上并与钝化层22及第一介电薄膜20所暴露出的漏极D电性连接。第二电极26设置于钝化层22上与第一电极24下,亦即设置于钝化层22与第一电极24之间，且第二电极26与连接线XL接触且电性连接。第二介电薄膜28设置于第一电极24与第二电极26之间，用以隔绝第一电极24与第二电极26。在第三变化实施例中，钝化层22的厚度小于第一绝缘凸块16与第二绝缘凸块17的高度，也就是说，钝化层22的上表面22T低于第一绝缘凸块16的上表面16T与第二绝缘凸块17的上表面17T，因此钝化层22暴露出第一绝缘凸块16的上表面16T以及一部分的侧壁16S以及第二绝缘凸块17的上表面17T以及一部分的侧壁17S，但不以此为限。在其它变化实施例中，钝化层22的厚度可大于第一绝缘凸块16与第二绝缘凸块17的高度，但可具有至少一凹陷部暴露出位于第一绝缘凸块16的上表面16T上的漏极D以及位于第二绝缘凸块17的上表面17T的连接线XL0
[0099]请参考图14。图14绘示了本发明的第一实施例的第三变化实施例的显示面板的示意图。如图14所示,第三变化实施例的显示面板53为一平面电场型液晶显示面板,其包括上述实施例的像素结构33、第二基板40以及显示介质层42。在第三变化实施例中，由于钝化层22的上表面低于第一绝缘凸块16的上表面16T，因此主间隔物46可对应于第一绝缘凸块16及/或第二绝缘凸块17设置，而副间隔物48则与薄膜晶体管元件TFT、栅极线(图未示)或数据线(图未示)对应设置。在此状况下，尽管主间隔物46与副间隔物48实质上具有相同的高度/厚度，主间隔物46可同时与第一基板10或其上的结构例如第一电极24与第二基板40或其上的结构例如遮光图案43接触，以发挥维持第一基板10与第二基板40的间隙的作用，而副间隔物48可以发挥辅助支撑的作用。
[0100]请参考图15。图15绘示了本发明的第二实施例的像素结构的示意图。如图15所示，本实施例的像素结构70包括第一基板10、薄膜晶体管元件TFT、第一单层导电凸块61、第一介电薄膜20、钝化层22以及第一电极24。薄膜晶体管元件TFT设置于第一基板10上，且薄膜晶体管元件TFT包括栅极G、主动层CH、栅极绝缘层G1、两个重掺杂半导体层14、源极S以及漏极D。第一单层导电凸块61设置于第一基板10上，其中第一单层导电凸块61具有一侧壁61S、一下表面61B以及一上表面61T,且第一单层导电凸块61与漏极D接触以电性连接。在本实施例中，第一单层导电凸块61的下表面61B的面积可大于上表面61T的面积，且第一单层导电凸块61的侧壁61S为一倾斜侧壁，亦即第一单层导电凸块61的剖面形状类似梯形。此外，第一单层导电凸块61的下表面16B的一部份与漏极D接触且另一部分未与漏极D接触，且第一单层导电凸块61与漏极D的侧表面Dl接触，或是第一单层导电凸块61覆盖漏极D的一部份，但不以此为限。第一单层导电凸块61为单层导电材料所构成的单层导电结构，而不是由多层导电材料所堆迭构成，因此第一单层导电凸块61可具有较低及较均匀的电阻值，也具有制程简单的优点。第一单层导电凸块61的材料可为单一种导电材料或多种导电材料。举例而言，第一单层导电凸块61的材料可为金属或合金,例如金、银、铜、铝、钛、钥等，或者金属氧化物例如氧化铟锡(ITO)、氧化铟锌(IZO)，或其它适合的导电材料。第一介电薄膜20设置于第一基板10上，其中第一介电薄膜20覆盖薄膜晶体管元件TFT并部分暴露出第一单层导电凸块61。举例而言，第一介电薄膜20至少覆盖第一单层导电凸块61的侧壁61S的一部分并暴露出第一导电凸块61的上表面61T，且第一单层导电凸块61的下表面61B与栅极绝缘层GI接触。钝化层22设置于第一介电薄膜20上，其中钝化层22至少部分暴露出第一单层导电凸块61。第一电极24设置于钝化层22上并与钝化层22所暴露出的第一单层导电凸块61电性连接。在本实施例中，钝化层22的厚度大于第一单层导电凸块61的高度,也就是说,钝化层22的上表面22T高于第一单层导电凸块61的上表面61T，但钝化层22具有一凹陷部22A暴露出第一单层导电凸块61的上表面61T，而第一电极24则填入凹陷部22A内而与第一单层导电凸块61接触并电性连接。
[0101]不同于第一实施例将漏极D延伸至第一绝缘凸块16的作法，本实施例直接使用第一单层导电凸块61作为漏极D与第一电极(像素电极)24之间的电性连接结构，亦可以不需于钝化层22形成接触洞。在本实施例中，薄膜晶体管元件TFT的漏极D的宽度可为3至5微米，而第一单层导电凸块61的下表面61B的宽度例如约3微米至5微米，相较于现有钝化层的接触洞的尺寸至少必须在20微米至25微米之间，本实施例的像素结构70使用第一单层导电凸块61的作法可大幅提升开口率与解析度，同时第一单层导电凸块61也具有较佳的导电性。
[0102]请参考图16。图16绘示了本发明的第二实施例的显示面板的示意图。如图16所示，本实施例的显示面板80包括至少一个像素结构70、第二基板40以及显示介质层42。像素结构70如前述实施例所述，在此不再赘述。第二基板40与第一基板10相对设置，且第二基板40上可进一步设置遮光图案43，例如黑色矩阵。第二基板40可与第一基板10选用相同或不同的材料。若像素结构70的钝化层22是彩色滤光层，则第二基板40上可不需设置彩色滤光层；若像素结构70的钝化层22不是彩色滤光层，则第二基板40可设置彩色滤光层(图未示)。另外，显示介质层42设置于第一基板10与第二基板40之间。在本实施例中，显示面板80以一垂直电场型液晶显示面板为范例，因此显示介质层42为液晶层，且第二基板40上另设置有第二电极44，其中第二电极44为共通电极，其具有共通电压，可与第一电极(像素电极)24的像素电压形成垂直电场以驱动显示介质层。在其它变化实施例中，显示面板80可为电泳显示面板、电润显示面板或其它类型的显示面板,则显示介质层42可为电泳材料、电湿润材料或其它适合的显示介质材料。本实施例的显示面板80更另包括至少一主间隔物46以及至少一副间隔物48，其中主间隔物46及副间隔物48设置于第一基板10与第二基板40之间且可设置于第二基板40上。主间隔物46与副间隔物48实质上可以具有相同的高度，但不以此为限，且副间隔物48对应于第一单层导电凸块61设置，而主间隔物46则与薄膜晶体管元件TFT、栅极线(图未示)或数据线(图未示)对应设置。在此状况下，尽管主间隔物46与副间隔物48实质上具有相同的高度/厚度，主间隔物46可同时与第一基板10或其上的结构例如钝化层22与第二基板40或其上的结构例如遮光图案43接触，以发挥维持第一基板10与第二基板40的间隙的作用，而副间隔物48可以发挥辅助支撑的作用。
[0103]请参考图17。图17绘示了本发明的第二实施例的第一变化实施例的像素结构的示意图。如图17所示，不同于第二实施例，在第一变化实施例的像素结构71中，钝化层22的厚度小于第一单层导电凸块61的高度，也就是说，钝化层22的上表面22T低于第一单层导电凸块61的上表面61T,因此钝化层22暴露出第一单层导电凸块61的上表面61T以及一部分的侧壁61S，但不以此为限。或者，钝化层22的厚度实质上可以等于第一单层导电凸块61的高度,并暴露出位于第一单层导电凸块61的上表面61T。
[0104]请参考图18。图18绘示了本发明的第二实施例的第一变化实施例的显示面板的示意图。如图18所示，第一变化实施例的显示面板81包括上述实施例的像素结构71、第二基板40以及显示介质层42。不同于第二实施例的显示面板，在第一变化实施例中，由于钝化层22的上表面22T低于第一单层导电凸块61的上表面61T,因此主间隔物46对应于第一单层导电凸块61设置，而副间隔物48与薄膜晶体管元件TFT、栅极线(图未示)或数据线(图未示)对应设置。在此状况下，尽管主间隔物46与副间隔物48实质上具有相同的高度/厚度，主间隔物46可同时与第一基板10或其上的结构例如第一电极24与第二基板40或其上的结构例如遮光图案43接触，以发挥维持第一基板10与第二基板40的间隙的作用，而副间隔物48可以发挥辅助支撑的作用。
[0105]请参考图19。图19绘示了本发明的第二实施例的第二变化实施例的像素结构的示意图。如图19所示，不同于第二实施例，第二变化实施例的像素结构72包括第一单层导电凸块61、第二单层导电凸块62、共通线CL、第一电极24、第二电极26以及一第二介电薄膜28。第二单层导电凸块62设置于第一基板10上,并具有侧壁62S、上表面62T以及下表面62B。共通线CL设置于第一基板10上并与第二单层导电凸块62电性连接，用以提供共通电压。共通线CL可设置于第二单层导电凸块62之下，并可与第二单层导电凸块62的下表面62B接触并至少部分重叠，但不以此为限。此外，共通线CL可为第一图案化导电层12的一部分，但不以此为限。另外，第一介电薄膜20与钝化层22至少暴露出位于第一单层导电凸块61的上表面6IT与第二单层导电凸块62的上表面62T。第一电极24设置于钝化层22上并与钝化层22所暴露出的第一单层导电凸块61电性连接。第二电极26设置于钝化层22上与第一电极24下,且与第一介电薄膜20与钝化层22所暴露出的第二单层导电凸块62电性连接。第二电极26经由第二单层导电凸块62与共通线CL电性连接，因此其具有共通电压，且第二电极26可与第一电极24使用相同或不同材料。第二介电薄膜28设置于第一电极24与第二电极26之间，用以隔绝第一电极24与第二电极26。本实施例的像素结构32为一平面电场型液晶显示面板例如平面切换型(IPS)液晶显示面板或边缘电场切换型(FFS)液晶显示面板的像素结构，其中第一电极24作为像素电极，而第二电极26作为共通电极，且第一电极24与第二电极26均设置于第一基板10上。此外,第一电极24可包括多条分支电极(图未示)，且相邻的分支电极之间具有一狭缝(图未示)。第二电极26则可为与第一电极24的狭缝重叠的平面电极(整面电极)，或为包括分支电极与狭缝的图案化电极。另外，在第二变化实施例中，钝化层22的厚度大于第一单层导电凸块61与第二单层导电凸块62的高度，且钝化层22具有一凹陷部22A至少暴露出第一单层导电凸块61与第二单层导电凸块62。在其它变化实施例中，钝化层22的厚度可以小于第一单层导电凸块61与第二单层导电凸块62的高度。
[0106]请参考图20。图20绘示了本发明的第二实施例的第二变化实施例的显示面板的示意图。如图20所示,第二变化实施例的显示面板82为一平面电场型液晶显示面板,其包括上述实施例的像素结构72、第二基板40以及显示介质层42。在第二变化实施例中，由于钝化层22的上表面22T高于第一单层导电凸块61的上表面61T与第二单层导电凸块62的上表面62T，因此副间隔物48对应于第一单层导电凸块61或第二单层导电凸块62设置，而主间隔物46则与薄膜晶体管元件TFT、栅极线(图未示)或数据线(图未示)对应设置。在此状况下，尽管主间隔物46与副间隔物48实质上具有相同的高度/厚度，主间隔物46可同时与第一基板10或其上的结构例如第二介电薄膜28与第二基板40或其上的结构例如遮光图案43接触，以发挥维持第一基板10与第二基板40的间隙的作用，而副间隔物48可以发挥辅助支撑的作用。在其它变化实施例中，钝化层22的厚度可以小于第一单层导电凸块61与第二单层导电凸块62的高度。
[0107]综上所述，本发明的像素结构与显示面板使用绝缘凸块搭配漏极的延伸部或单层导电凸块作为像素电极与漏极的电性连接结构，而不需于钝化层形成接触洞，因此可以大幅提高开口率与解析度。
[0108]以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
【权利要求】
1.一种像素结构，其特征在于，包括: 一第一基板; 一薄膜晶体管元件，设置于该第一基板上，该薄膜晶体管元件包括一栅极、一主动层、一栅极绝缘层、一源极以及一漏极； 一第一绝缘凸块，设置于该第一基板上，其中该第一绝缘凸块具有一侧壁以及一上表面，且该漏极至少覆盖该第一绝缘凸块的该侧壁的一部分与该上表面的一部分； 一第一介电薄膜，设置于该第一基板上，其中该第一介电薄膜覆盖该薄膜晶体管元件并暴露出该漏极的一部分； 一钝化层，设置于该第一介电薄膜上，其中该钝化层与该第一介电薄膜至少部分暴露出位于该第一绝缘凸块的该上表面上的该漏极；以及 一第一电极，设置于该钝化层上并与该钝化层所暴露出的该漏极电性连接。
2.根据权利要求1所述的像素结构，其特征在于，该第一介电薄膜更至少覆盖该第一绝缘凸块的该侧壁的一部分，且该第一绝缘凸块与该栅极绝缘层接触。
3.根据权利要求1所述的像素结构，其特征在于，另包括: 一共通线，设置于该第一基板上； 一连接线，与该共通线电性连接，其中该连接线至少覆盖该第一绝缘凸块的该侧壁的一部分与该上表面的一部分，该第一介电薄膜与该钝化层至少暴露出位于该第一绝缘凸块的该上表面的该连接线，且该连接线与该漏极电性隔离； 一第二电极，设置于该钝化层上并与该第一介电薄膜与该钝化层所暴露出的该连接线电性连接；以及 一第二介电薄膜，设置于该第一电极与该第二电极之间，用以隔绝该第一电极与该第二电极。
4.根据权利要求1所述的像素结构，其特征在于，该钝化层包括一彩色滤光层或一有机介电层。
5.根据权利要求1所述的像素结构，其特征在于，另包括: 一第二绝缘凸块，设置于该第一基板上，其中该第二绝缘凸块具有一侧壁以及一上表面； 一共通线，设置于该第一基板上； 一连接线，与该共通线电性连接，其中该连接线至少覆盖该第二绝缘凸块的该侧壁的一部分与该上表面的一部分，该第一介电薄膜与该钝化层至少暴露出位于该第二绝缘凸块的该上表面上的该连接线； 一第二电极，设置于该钝化层上并与该第一介电薄膜与该钝化层所暴露出的该连接线电性连接；以及 一第二介电薄膜，设置于该第一电极与该第二电极之间，用以隔绝该第一电极与该第二电极。
6.根据权利要求5所述的像素结构，其特征在于，该第一绝缘凸块与该第二绝缘凸块实质上具有相等的高度。
7.—种显示面板，其特征在于，包括: 如权利要求1所述的该像素结构；一第二基板，与该第一基板相对设置；以及 一显不介质层，设置于该第一基板与该第二基板之间。
8.根据权利要求7所述的显示面板，其特征在于，另包括: 一主间隔物，设置于该第一基板与该第二基板之间；以及 一副间隔物，设置于该第二基板上； 其中该主间隔物与该副间隔物实质上具有相同的高度，该钝化层的一上表面低于该第一绝缘凸块的该上表面，且该主间隔物对应于该第一绝缘凸块设置。
9.根据权利要求7所述的显示面板，其特征在于，另包括: 一主间隔物，设置于该第一基板与该第二基板之间；以及 一副间隔物，设置于该第二基板上； 其中该主间隔物与该副间隔物实质上具有相同的高度，该钝化层的一上表面高于该第一绝缘凸块的该上表面，且该副间隔物对应于该第一绝缘凸块设置。
10.根据权利要求7所述的显示面板，其特征在于，另包括一触控元件，设置于该第二基板上。
11.一种像素结构，其特征在于，包括: 一第一基板; 一薄膜晶体管元件，设置于该第一基板上，该薄膜晶体管元件包括一栅极、一主动层、一栅极绝缘层、一源极以及一漏极； 一第一单层导电凸块，设置于该第一基板上，其中该第一单层导电凸块具有一侧壁、一下表面以及一上表面，且该第一单层导电凸块与该漏极电性连接； 一第一介电薄膜，设置于该第一基板上，其中该第一介电薄膜覆盖该薄膜晶体管元件并部分暴露出该第一单层导电凸块； 一钝化层，设置于该第一介电薄膜上，其中该钝化层至少部分暴露出该第一单层导电凸块；以及 一第一电极，设置于该钝化层上并与该钝化层所暴露出的该第一单层导电凸块电性连接。
12.根据权利要求11所述的像素结构，其特征在于，该第一单层导电凸块的该下表面的一部份未与该漏极接触，该第一单层导电凸块与该漏极的一侧表面接触，其中该薄膜晶体管元件的该漏极的最大宽度为3微米至5微米，该第一单层导电凸块的该下表面的最大宽度为3微米至5微米。
13.根据权利要求11所述的像素结构，其特征在于，该第一介电薄膜更至少覆盖该第一单层导电凸块的该侧壁的一部分并暴露出该第一导电凸块的该上表面，且该第一单层导电凸块与该栅极绝缘层接触。
14.根据权利要求11所述的像素结构，其特征在于，该钝化层包括一彩色滤光层或一有机介电层。
15.根据权利要求11所述的像素结构，其特征在于，另包括: 一第二单层导电凸块，设置于该第一基板上，其中该第二单层导电凸块具有一侧壁以及一上表面； 一共通线，设置于该第一基板上并与该第二单层导电凸块电性连接，其中该第一介电薄膜与该钝化层至少部分暴露出该第二导电凸块； 一第二电极，设置于该钝化层上并与该第一介电薄膜与该钝化层所暴露出的该第二单层导电凸块电性连接；以及 一第二介电薄膜，设置于该第一电极与该第二电极之间，用以隔绝该第一电极与该第二电极。
16.根据权利要求15所述的像素结构，其特征在于，该第一单层导电凸块与该第二单层导电凸块实质上具有相等的高度。
17.—种显示面板，其特征在于，包括: 如权利要求11所述的该像素结构； 一第二基板，与该第一基板相对设置；以及 一显不介质层，设置于该第一基板与该第二基板之间。
18.根据权利要求17所述的显示面板，其特征在于，另包括: 一主间隔物，设置于该第一基板与该第二基板之间；以及 一副间隔物，设置于 该第二基板上； 其中该主间隔物与该副间隔物实质上具有相同的高度，该钝化层的一上表面低于该第一单层导电凸块的该上表面，且该主间隔物对应于该第一单层导电凸块设置。
19.根据权利要求17所述的显示面板，其特征在于，另包括: 一主间隔物，设置于该第一基板与该第二基板之间；以及 一副间隔物，设置于该第二基板上； 其中该主间隔物与该副间隔物实质上具有相同的高度，该钝化层的一上表面高于该第一单层导电凸块的该上表面，且该副间隔物对应于该第一单层导电凸块设置。
20.根据权利要求17所述的显示面板，其特征在于，另包括一触控元件，设置于该第二基板上。
【文档编号】G02F1/13GK103984130SQ201410197216
【公开日】2014年8月13日 申请日期:2014年5月12日 优先权日:2014年3月28日
【发明者】张吉和, 李锡烈 申请人:友达光电股份有限公司