031]图5是根据本发明的各个方面的用于评价深紫外(DUV)耀光影响的示例方法的流程图。
[0032]图6A和图6B是根据本发明的各个方面的利用图5的方法中的不同掩模图案化衬底的顶不意图。
[0033]图7是根据本发明的各个方面的临界尺寸(CD)对DUV耀光的图表。
【具体实施方式】
[0034]为了实施本发明的不同部件，本发明提供了许多不同的实施例或实例。以下描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算限定。例如，以下描述中第一部件形成在第二部件上方或上可包括其中第一和第二部件以直接接触形成的实施例，并且也可包括其中额外的部件形成到第一和第二部件中的实施例，从而使得第一和第二部件不直接接触。再者，本发明可在各个实例中重复参照数字和/或字母。该重复是为了简明和清楚，而且其本身没有规定所述各种实施例和/或结构之间的关系。
[0035]另外，可以在本文中使用诸如“下面”、“在…之下”、下部”、“在…之上”、“上部”等的空间相对术语以便于说明书描述附图中示出的一个元件或部件与另一个(些)元件或部件的关系。空间相对术语意图涵盖使用或操作中的器件的除了附图中示出的方位之外的不同方位。例如，如果附图中的器件翻转，则描述为在其他元件或者部件“之下”或者“下面”的元件可以定位成在其他元件或者部件“之上”。因此，示例术语“在…之下”可以涵盖之上和之下两种方位。装置可以以其他方位定向(旋转90度或处于其他方位)并且本文使用的空间相对描述符可以相应地以类似的方式解释。
[0036]参照图1，公开了可以从本发明的一个或者多个实施例获益的EUV光刻工艺10。EUV光刻工艺10使用EUV辐射源20，包括约13.5nm的EUV波长。
[0037]EUV光刻工艺10还使用照明器30。照明器30可以包括反射光学器件，诸如单镜或者具有多个镜的镜系统以便将来自辐射源20的光导向至掩模40上。在EUV波长范围内，通常使用反射光学器件。然而，折射光学器件也可以通过波带片实现。
[0038]EUV光刻工艺10也可以使用掩模40(本文使用的术语掩模、光掩模、以及中间掩模是指相同的物品)或者多个掩模。在本实施例中，掩模40是反射掩模。掩模40可以结合其他分辨率增强技术，诸如光学邻近校正(OPC)。以下将进一步详细地描述掩模40。
[0039]EUV光刻系统和工艺10也使用投影光学箱(POB) 50。POB 50可以具有折射光学器件或者反射光学器件。POB 50收集从掩模40反射的辐射(例如，图案化的辐射)。
[0040]目标60包括具有对EUV辐射敏感的光敏层(例如，光刻胶层或者抗蚀剂)的半导体晶圆。目标60可以通过目标衬底工作台支撑。目标衬底工作台对目标衬底位置提供控制从而使得掩模的图像以重复的方式扫描至目标衬底上(但是其他光刻方法也可行)。
[0041]EUV曝光光源可以包含一些带外辐射(OOB)且一部分该辐射可以到达晶圆表面(有时称为耀光)并且导致图像对比度的下降。与EUV相比，可以到达晶圆表面的OOB辐射可能具有更长的波长，诸如深紫外(DUV)波长。因此，DUV耀光的杂散光水平可能比EUV的杂散光水平低得多。在EUV光刻工艺中，为了更好的光学模拟和预测，评价DUV耀光的影响以及形成压制该影响的策略是重要的。而且，EUV扫描器中的DUV耀光可能是局部耀光而不是由非纯照明波长导致的杂散光。该类型的DUV耀光的影响可能取决于诸如掩模结构和图案密度。以下描述评价该局部耀光以及区分不同类型的耀光的方法。
[0042]以下描述涉及掩模40和掩模制造工艺。掩模制造工艺通常包括两个步骤:掩模衬底制造工艺和掩模图案化工艺。通过层的堆叠(例如，多个反射层)形成掩模衬底。在掩模图案化工艺期间图案化掩模衬底以具有集成电路(IC)器件(或者芯片)层的设计。然后利用图案化的掩模转印电路图案(例如IC器件的层的设计)至半导体晶圆上。可以通过各种光刻工艺将图案反复地转印至多个晶圆上。多个掩模(例如，一组超过50个掩模)可以用于构建完整的IC器件。
[0043]参照图2，掩模衬底100包括由低热膨胀材料(LTEM)制成的材料层102。LTEM材料包括T12、掺杂的S12、和/或本领域公知的其他低热膨胀材料。LTEM层102用于最小化掩模加热导致的图像失真。在本实施例中，LTEM层102包括具有低缺陷水平和光滑表面的材料。另外，导电层104可以沉积在LTEM层102下面(如附图所示)用于静电夹持掩模。在实施例中，导电层104包括氮化铬(CrN)，但是其他组分也是可能的。
[0044]在本实施例中，掩模衬底100具有两个区，第一区110和第二区120。第二区120包括掩模衬底100的边缘区。在第一区110中，低EUV反射(LEUVR)多层130在LTEM层102上方形成。例如，LEUVR多层130的反射率小于2%。在一个实施例中，LEUVR多层130包括四十对1.5nm钼(Mo)和2nm硅(Si)的膜。在另一实施例中，LEUVR多层130包括280nmMoSi。在又一实施例中，LEUVR多层130包括四十对4.5nm Mo和6nm Si的膜。
[0045]在第二区120中，高EUV反射率(HEUVR)多层135在LTEM层102的上方形成。HEUVR多层135包括多个膜对，诸如钼-硅(Mo/Si)膜对(例如，在每个膜对中位于硅层之上或者之下的钼层)。可选地，HEUVR多层135可以包括钼-铍(Mo/Be)膜对，或者在EUV波长处高度反射的任何材料对可以用于HEUVR多层135。HEUVR多层135的每个层的厚度取决于EUV波长和入射角并且被调整以达到在每个界面处反射的EUV光的最大相长干涉和最小化HEUVR多层135对EUV光的吸收。可以选择HEUVR多层135从而使得其对选择的辐射类型/波长提供高反射率。典型的膜对数量是5-60，然而任何数量的膜对是可能的。HEUVR多层135通常达到至少0.2以上的反射比。在一个实施例中，HEUVR多层135包括四十对Mo/Si层。每个Mo/Si膜对具有约7nm的厚度，总厚度是280nm。在这种情况下，实现了约70%的反射率。在一个实施例中，将HEUVR多层135配置成四十对3nm Mo和4nm Si的膜。在一个实施例中，第二区120围绕第一区110。在另一实施例中，第二区120处于掩模的边缘。凭借高EUV反射率，第二区120可以在EUV光刻工艺中为对准工艺提供足够的反射光强度。
[0046]在一个实施例中，在第一区110和第二区120中，LEUVR多层130在LTEM层102的上方形成。然后，通过合适的工艺在第二区120中去除LEUVR多层130，诸如图案化和蚀刻工艺。然后通过合适的沉积技术在第二区120中形成HEUVR多层135。在另一实施例中，在第一区110和第二区120中，在LTEM层102上方形成LEUVR多层130。然后通过合适的沉积技术在第二区120中在LEUVR多层130的上方形成HEUVR多层135。因此，通过使LEUVR多层130作为其底部并且使HEUVR多层135作为其上部形成第二区120中的最终的多层。在该实施例中，HEUVR多层135包括5-10对的Mo/Si层。每个Mo/Si膜对具有约7nm的厚度。
[0047]掩模衬底100还可以包括在LEUVR多层130和HEUVR多层135之上设置的覆盖层140以防止氧化。在一个实施例中，覆盖层140包括钌(Ru)、诸如RuB、RuSi的Ru化合物、铬(Cr)、Cr氧化物、以及Cr氮化物。覆盖层140具有约2.5nm的厚度。可选地，在一个实施例中，覆盖层140在HEUVR多层135的上方而不在LEUVR多层130的上方形成。
[0048]掩模衬底100还包括在第一区