二漏极电流Id2相比，沿着更复杂的路径。第一漏极电流Idl在第二半导体层18及第一半导体层12中沿着第三方向Z流动时产生电阻。此外，在第二半导体层18和第一半导体层12的界面中流动时产生接触电阻。因此，通过采用导通电流优先在第二半导体层18中流动的构造，能够抑制电阻引起的损失。
[0044]显示装置1有时具备背光灯单元。背光灯单元与第一绝缘基板10的主面相反侧的外面对置。该情况下，第一半导体层12接受来自背光灯单元的光的照射，有时特性会产生变动。举出一个例子来讲，在沟道部被照射光的状态下施加使晶体管成为非导通状态的栅极偏置电压(负偏置)，伴随着这时的应力，阈值电压vth进行负偏移。这成为薄膜晶体管TR误动作的原因。第一沟道区域12C与第二沟道区域18C相比沟道长更长，阈值电压Vth更位于正侧，因此，即使产生了稍许的负偏移，影响也很小。此外，在第二沟道区域18C中，第一半导体层12和栅电极WG将来自背光灯单元的光遮挡，因此即使沟道长较短也不易产生漏光电流、伴随即上述原因而产生的阈值电压Vth的负偏移。因此，在上表面WGa的一对边与底面WGb对置的构造中，能够抑制薄膜晶体管TR的误动作。
[0045]第一半导体层12及第二半导体层18优选由氧化物半导体形成。作为这样的氧化物半导体，优选使用至少含有铟、镓或者锌中的某1个的氧化物。作为氧化物半导体的代表例，例如能够列举出氧化铟镓锌(IGZ0)、氧化铟镓(IG0)、铟锌氧化物(ΙΖ0)、锌锡氧化物(ZnSnO)及锌氧化物(ZnO)等。由这样的氧化物半导体构成的半导体层与由非晶硅构成的半导体层相比，能够实现高迀移率。此外，由这样的氧化物半导体构成的半导体层与多晶硅构成半导体层相比，能够以低温且跨及大面积地均匀成膜，能够实现制造成本的减少。此夕卜，通过用相同或者类似的组成的氧化物半导体来形成第一半导体层12和第二半导体层18，能够实现第二区域12B和第四区域18B的界面、以及第一区域12A和第三区域18A的界面的接触电阻的减少。另外，在上述的氧化物半导体中，从接触电阻、迀移率及透明性的观点来看，优选氧化铟镓锌。
[0046]图3是用曲线图来示出本实施方式的薄膜晶体管TR及比较例的薄膜晶体管中的、漏极电流(Id)相对于栅极电压(Vg)的变化的图。
[0047]如图3所示，横轴xl表示栅极电压Vg。左侧的纵轴yl表示漏极电流Id(对数表达)。右侧的纵轴y2表示漏极电流Id(线性表达)。曲线A1及曲线A2表示本实施方式的薄膜晶体管TR的漏极电流Id-栅极电压Vg的特性。这些曲线是将第一沟道区域12C的第一沟道长L1与第二沟道区域18C的第二沟道长L2之比设为5:3来对薄膜晶体管TR的性能进行了模拟的结果。曲线B1及曲线B2表示比较例的薄膜晶体管的漏极电流Id-栅极电压Vg的特性。该比较例的薄膜晶体管是从本实施方式的构成中去除了第一半导体层12所构成的顶栅型薄膜晶体管构造后的薄膜晶体管。曲线A1及曲线B1表示漏极电流Id相对于栅极电压Vg(对数表达)的曲线，值遵照纵轴yl。此外，曲线A2及曲线B2表示漏极电流Id相对于栅极电压Vg(线性表达)的曲线，值遵照纵轴y2。
[0048]观察曲线A1和曲线B1可知，薄膜晶体管TR的阈值电压Vth与比较例的薄膜晶体管的阈值电压相比没有上升。这表示薄膜晶体管TR将第二阈值电压Vth2作为阈值电压Vth来进行动作。S卩，在这样的薄膜晶体管TR中，向栅极线G及栅电极WG的负荷没有增加。此外，曲线A1未表现出驼峰特性。观察曲线A2和曲线B2可知，薄膜晶体管TR的漏极电流为比较例的薄膜晶体管的漏极电流的大致1.6倍。另外，第一沟道区域12C的沟道宽度与第二沟道区域18C的沟道宽度相同，而第一沟道区域12C的第一沟道长L1与第二沟道区域18C的第二沟道长L2不同，因此，如上述那样漏极电流为大致1.6倍，没有成为2倍。根据上述理由，能够得到高性能且抑制了特性差异的薄膜晶体管TR。
[0049]接着，使用图4至图7对薄膜晶体管的制造工序进行说明。图4至图7是用于说明本实施方式的薄膜晶体管TR的制造方法的概略截面图。
[0050]如图4所示，薄膜晶体管TR的制造开始后，首先，在第一绝缘基板10之上，使用溅射法等，对例如IGZO等的氧化物半导体膜进行成膜。然后，对该氧化物半导体膜以岛状实施图案刻画，形成第一氧化物半导体层C01。
[0051]图5示出了进行到栅电极WG的形成为止的状态。如图5所示，接着，在第一绝缘基板10及第一氧化物半导体层C01之上，对绝缘膜进行成膜。进而，在该绝缘膜之上，对金属膜进行成膜。这些绝缘膜及金属膜例如通过派射法或等离子CVD (Chemical VaporDeposit1n)法等而被成膜。此后，一并对这些绝缘膜及金属膜以岛状实施图案刻画，从绝缘膜形成第一绝缘膜14，从金属膜形成栅电极WG。然后，也可以是，将第一绝缘膜14作为掩模，进行第一氧化物半导体层C01的低电阻化处理。例如，对露出的第一氧化物半导体层C01，实施氢等离子处理等还原性气体等离子处理。由此，露出的第一氧化物半导体层C01被还原性的氢等离子还原，被低电阻化。被第一绝缘膜14掩盖的区域的第一氧化物半导体层C01未被还原，因此，维持比较高电阻的状态。结果，从第一氧化物半导体层C01形成第一半导体层12。低电阻化处理的方法没有特别限定，能够适当地选择通过UV光照射进行的还原等。
[0052]在这样的工序中，能够同时进行绝缘膜的图案刻画和第一氧化物半导体层C01的低电阻化。具体地说，能够通过等离子干式蚀刻之一的反应性离子蚀刻(RIE)来对绝缘膜实施图案刻画。此时，作为蚀刻气体，例如使用含有还原性的氟或氢的气体。这样的蚀刻气体例如能够列举出四氟化甲烷(CF4)及氧的混合气体；或者八氟环丁烷(C4F8)、氢及氩的混合气体。结果，在绝缘膜及金属膜的图案刻画时，通过氟等离子或氢等离子使第一氧化物半导体层C01被还原。通过这样的干式蚀刻中使用的气体有可能无法充分地将第一氧化物半导体层C01低电阻化。但是，通过在干式蚀刻时预先辅助地将第一氧化物半导体层C01低电阻化，能够减少以下实施的低电阻化处理的负担。
[0053]图6示出了进行到第二氧化物半导体层C02的形成为止的状态。如图6所示，在形成了栅电极WG后，以覆盖第一绝缘基板10、第一半导体层12及栅电极WG(填充)的方式，在第一绝缘基板10上通过等离子CVD法等对第二绝缘膜16进行成膜。然后，在第二绝缘膜16形成第一接触孔CH1及第二接触孔CH2。接着，在第二绝缘膜16之上，在第一接触孔CH1的内部及第二接触孔CH2的内部，对IGZ0等金属氧化物进行成膜。然后，对该金属氧化物以岛状实施图案刻画，在与第一半导体层12对置的区域，形成第二氧化物半导体层C02。
[0054]本实施例中，为了形成第一氧化物半导体层C01及第二氧化物半导体层C02而使用光蚀刻法。该情况下，为了形成第一氧化物半导体层C01和第二氧化物半导体C02，能够使用同一光掩模。即，能够共享为了形成第一氧化物半导体层C01及第二氧化物半导体C02所使用的光掩模，因此有利于减少制造成本。另外，第一氧化物半导体层C01和第二氧化物半导体C02在尺寸(面积)方面是一致(大致一致)的。
[0055]图7示出了进行到低电阻布线20A、20B的形成为止的状态。如图7所示，接着，在第二绝缘膜16及第二氧化物半导体层C02之上对金属膜进行成膜。然后，金属膜以在与栅电极WG对置的区域断开的方式被实施图案刻画，形成低电阻布线20A、20B。第二氧化物半导体层C02的未被低电阻布线20A、20B覆盖的部分形成第二沟道区域18C。在第二氧化物半导体层C02中，与低电阻布线20A接触的区域形成第三区域18A，与第二电极20B接触的区域形成第四区域18B。结果，形成了具有第三区域18A、第二沟道区域18C及第四区域18B的第二半导体层18。
[0056]接下来，对本实施方式的实施例的显示装置1进行说明。在本实施例中，将薄膜晶体管TR应用于第一薄膜晶体管TR1。图8是示出本实施例的显示装置的液晶显示面板PLN的概略截面图。
[0057]如图8所示，液晶显示面板PLN采用FFS(Fringe Field Switching)方式。但是，本发明中的液晶显示面板的驱动方式没有特别限定，能够进行各种变形，也可以是F