FS方式以外的 IPS (In-Plane Switching)方式、TN (Twist Nematic)方式、VA (VarticalAlignment)方式等。这样的液晶显示面板PLN除了阵列基板AR之外，还具备对置基板CT及液晶层LQ。
[0058]阵列基板AR除了上述构件之外，还具备第三绝缘膜22、第四绝缘膜24、共用电极CE、第五绝缘膜26、像素电极PE及第一取向膜AL1。
[0059]第三绝缘膜22形成在第二绝缘膜16、第二沟道区域18C、低电阻布线20A及低电阻布线20B之上。第三绝缘膜22是为了将第二沟道区域18C相对于氧化.还原物质进行保护而形成的。因此，第三绝缘膜22例如优选使用氧或一氧化碳等、氧化性物质及还原性物质的透过率低的材料。
[0060]第四绝缘膜24覆盖第三绝缘膜22。第四绝缘膜24作为平坦化膜起作用，由此，能够减少阵列基板AR的表面的凹凸。因此，第四绝缘膜24优选由例如丙烯树脂等适于厚膜化的有机材料来形成。
[0061]共用电极CE形成于第四绝缘膜24之上的与开口部AP对应的区域。
[0062]第五绝缘膜26形成于第四绝缘膜24及共用电极CE之上。第五绝缘膜26由例如硅氧化物或硅氮化物等无机材料形成。然而，第三接触孔CH3形成于与第二电极20B对置的区域。该第三接触孔CH3由将第三绝缘膜22、第四绝缘膜24及第五绝缘膜26的每个贯穿的通孔构成。这些通孔全部重叠配置。由此，第三接触孔CH3从第五绝缘膜26到达至第二电极20B。
[0063]像素电极PE形成于第五绝缘膜26之上、以及第三接触孔CH3的内部。像素电极PE与共用电极CE对置。像素电极PE在第三接触孔CH3中与第二电极20B电连接。像素电极PE在与共用电极CE对置的区域，具备第一狭缝SL1、第二狭缝SL2、第一部分分电极PA1及第二部分电极PA2。另外，狭缝的数量不限于2条，形成有所需的条数。像素电极PE及共用电极CE通过例如氧化锡铟(ΙΤ0)、氧化锌铟(ΙΖ0)等具有透光性的导电材料来形成，但是也可以通过铝或钨等其他金属或它们的合金来形成。
[0064]第一取向膜AL1形成于第五绝缘膜26及像素电极PE之上。
[0065]另一方面，对置基板CT具备第二绝缘基板30、遮光层BM、滤色层CF、外涂层0C及第二取向膜AL2。
[0066]第二绝缘基板30通过玻璃、树脂等具有透光性及绝缘性的材料形成。
[0067]遮光层BM形成于第二绝缘基板30之上。遮光层BM与薄膜晶体管TR对置，在与开口部AP对应的区域未形成。遮光层BM是为了抑制因混色引起的显示品质的降低、防止薄膜晶体管TR处的外光的漫反射而设置的。因此，遮光层BM由透光率低且反射率低的材料形成。
[0068]滤色层CF形成于第二绝缘基板及遮光层BM之上。滤色层CF是用于将从开口部AP透射的光着色为例如红色、绿色及蓝色而设置的。
[0069]外涂层0C覆盖滤色层CF。该外涂层0C具有使滤色层CF的表面的凹凸缓和、使设有第二取向膜AL2的面平坦的作用。此外，外涂层0C能够承担防止污染物质从滤色层CF向液晶层LQ侵入的作用。外涂层0C由例如环氧丙烯酸酯等透明树脂形成。
[0070]第二取向膜AL2形成于外涂层0C之上。第一取向膜AL1及第二取向膜AL2由表现出水平取向性的材料形成。这样的第一取向膜AL1及第二取向膜AL2被进行了用于使液晶层LQ的液晶分子初始取向的取向处理。所谓取向处理例如能够列举出摩擦或光取向处理。
[0071]液晶层LQ被保持在阵列基板AR的第一取向膜AL1与对置基板CT的第二取向膜AL2之间。液晶层LQ的液晶分子通过第一取向膜AL1及第二取向膜AL2，而相对于取向膜的表面预倾斜，进行初始取向。
[0072]接着，对液晶显示面板PLN的动作进行说明。在共用电极CE与像素电极PE之间未产生电位差的状态下，即截止时，液晶层LQ的液晶分子维持初始取向。与此相对，在共用电极CE与像素电极PE之间产生电位差、即导通时，液晶层LQ的液晶分子受到在共用电极CE与像素电极PE之间形成的电场的影响而取向发生变化。电场从局部电极产生，弯曲成U字，穿过狭缝而朝向共用电极CE。
[0073]根据上述那样的本实施方式的实施例，能够得到具备特性偏差及占有面积小的薄月旲晶体管的显不装置1。例如，能够提尚液晶显不面板PLN的像素的开口率。或者，能够抑制因薄膜晶体管TR(第一薄膜晶体管TR1)的性能差异引起的显示品质的降低。或者，能够有助于源极驱动器SD及栅极驱动器GD的小型化(占有面积的缩小)。
[0074]接下来，对本实施方式的变形例1的显示装置1进行说明。本变形例1中也是，将薄膜晶体管TR应用于第一薄膜晶体管TR1。图9是示出本变形例1的显示装置的液晶显示面板的阵列基板的概略截面图。另外，在此，图示阵列基板AR中的仅说明所需的主要部分。
[0075]如图9所示，阵列基板AR在第一绝缘基板10之上，具备图2所图示的薄膜晶体管TRo像素电极PE设置于第二绝缘膜16之上。像素电极PE和第二半导体层18在同一水平的层中用与第二半导体层18相同的材料来一体地形成。像素电极PE例如由具有透光性的导电性的氧化物形成。该情况下，也可以是，在第三绝缘膜22的成膜后，将阵列基板AR暴露于还原性气体中，对露出的像素电极PE进行低电阻化处理。
[0076]第三绝缘膜22形成于低电阻布线20A、20B及像素电极PE之上。第三绝缘膜22覆盖第二沟道区域18C，覆盖第一电极20A和第二电极20B的一部分。层间电容膜23覆盖第二绝缘膜16、像素电极PE、第一电极20A、第二电极20B及第三绝缘膜22。共用电极CE形成于层间电容膜23之上，与像素电极PE对置。共用电极CE在与开口部AP对应的区域，具备第三狭缝SL3、第四狭缝SL4、第三部分电极PA3、第四部分电极PA4及第五部分电极PA5。此时，电场从共用电极CE产生，朝向像素电极PE。
[0077]本变形例1中也能够得到与上述的实施例同样的效果。此外，与图8所示的实施例相比，在本变形例1中制造工序减少，因此能够抑制制造成本。
[0078]接下来，对本实施方式的变形例2的显示装置1进行说明。本变形例2中也是将薄膜晶体管TR应用于第一薄膜晶体管TR1。图10是本变形例2的显示装置的液晶显示面板的阵列基板的概略截面图。另外，在此，图示阵列基板AR中的仅说明所需的主要部分。
[0079]如图10所示，阵列基板AR在第一绝缘基板10之上，具备图2所图示的薄膜晶体管TR。共用电极CE设置于第一绝缘基板10的上方。共用电极CE和第一半导体层12在同一水平的层中用与第一半导体层12相同的材料形成，并与第一半导体层12隔开间隔地配置。共用电极CE位于与开口部AP对应的区域。像素电极PE隔着第二绝缘膜16与共用电极CE对置。像素电极PE和第二半导体层18在同一水平的层中用与第二半导体层18相同的材料来一体地形成。该情况下，像素电极PE例如由具有透光性的氧化物形成。像素电极PE在与开口部AP对应的区域，具备第一狭缝SL1、第二狭缝SL2、第一部分分电极PA1及第二部分电极PA2。此时，电场从像素电极PE产生，朝向共用电极CE。
[0080]本变形例2中也能够得到与上述的实施例同样的效果。此外，与图7所示的实施例及图8所不的变形例1相比，在本变形例2中制造工序减少，因此能够抑制制造成本。
[0081]如以上所说明的那样，根据本实施方式，能够得到具备特性偏差及占有面积小的薄膜晶体管的显示装置。
[0082]另外，以上说明了本发明的实施方式，但上述实施方式只是作为例子来提示，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式来实施，能够在不脱离发明的宗旨的范围内进行各种省略、置换及变更。这些实施方式及其变形包含在发明的范围及要旨内，并且，也包含在权利要求书所记载的发明及其等同的范围内。
[0083]例如，薄膜晶体管TR在上述的沟道长(L1、L2)、沟道宽度及间隔T14、T16之中，至少满足Τ16<Τ14的关系即可。能够得到特性偏差及占有面积小的薄膜晶体管TR。该情况下，薄膜晶体管TR更优选满足L2 ( L1的关系。另一方面，薄膜晶体管TR的沟道宽度没有特别限定，但