阵列基板及其制造方法、液晶显示面板的制作方法
【技术领域】
[0001] 本发明设及液晶显示技术领域，具体而言设及一种阵列基板及其制造方法、液晶 显不面板。
【背景技术】
[0002] 在当前的液晶显示器化iquid化ystalDisplay,LCD)的阵列基板的结构中，薄膜 晶体管的栅极设置于基板上，导致形成于栅极上的栅极绝缘层为高度不均匀的层结构，即 栅极绝缘层包括位于栅极上方的高度较大的第一区域和对应栅极外围的高度较小的第二 区域，从而使得形成于栅极绝缘层上的半导体图案层在对应第一区域和第二区域的交界位 置处具有台阶结构，进一步导致形成于半导体图案层上的源极和漏极在对应第一区域和第 二区域的交界位置处也具有台阶结构。该台阶结构通常具有4000~7000A(埃）的高度 差，而当前薄膜晶体管的源极和漏极由于需要保证像素开口率一般被设计的较薄、较窄，因 此极易在该台阶结构处发生断线，影响其与对应信号走线的电连接。
【发明内容】
[0003] 有鉴于此，本发明提供一种阵列基板及其制造方法、液晶显示面板，能够防止在薄 膜晶体管的源极和漏极处发生断线，确保薄膜晶体管的源极和/或漏极与对应信号走线的 电连接。
[0004] 本发明实施例提供的一种阵列基板，包括：基板；依次形成于基板上的绝缘层和 半导体图案；金属走线层，形成于绝缘层和半导体图案上；第一纯化层，形成于金属走线层 上，且第一纯化层形成有第一接触孔，所述第一接触孔暴露位于半导体图案的边缘的金属 走线层；导电层，形成于第一接触孔中且覆盖第一接触孔所暴露的金属走线层。
[0005] 其中，金属走线层为阵列基板的薄膜晶体管的源极和漏极中的至少一者。
[0006] 其中，金属走线层至少包括薄膜晶体管的漏极，所述阵列基板还包括：像素电极 层，形成于第一纯化层且位于第一接触孔的外围，像素电极层通过导电层与薄膜晶体管的 漏极电连接。
[0007] 其中，导电层和像素电极层由同一光罩制程形成。
[0008] 其中，金属走线层至少包括薄膜晶体管的漏极，所述阵列基板还包括：公共电极 层，形成于第一纯化层上，且位于第一接触孔的外围；第二纯化层，形成于公共电极层上且 形成有暴露导电层的第二接触孔；像素电极层，形成于第二纯化层上，且通过导电层与薄膜 晶体管的漏极电连接。
[0009] 其中，导电层和公共电极层由同一光罩制程形成。
[0010] 其中，半导体图案呈矩形设置，金属走线层包括沿半导体图案的第一边缘设置的 第一走线部、沿垂直于第一边缘的第二边缘和第Ξ边缘设置的第二走线部和第Ξ走线部W 及位于第二走线部和第Ξ走线部之间的第四走线部，第四走线部与第一走线部电连接且指 向半导体图案的内部。
[0011] 本发明实施例提供的一种液晶显示面板，包括前述阵列基板W及与该阵列基板相 对间隔的彩膜基板。
[0012] 本发明实施例提供的一种阵列基板的制造方法，包括：在基板上依次形成绝缘层 和半导体图案；在绝缘层和半导体图案上形成一金属走线层；在金属走线层上形成第一纯 化层，且第一纯化层形成有暴露金属走线层的表面的第一接触孔；在第一接触孔中形成导 电层，且导电层覆盖金属走线层被暴露的表面。
[0013] 其中，金属走线层为阵列基板的薄膜晶体管的源极和漏极中的至少一者。
[0014] 本发明实施例的阵列基板及其制造方法、液晶显示面板，在第一纯化层开设的第 一接触孔中增设导电层且该导电层覆盖被第一接触孔暴露的金属走线层，相当于在薄膜晶 体管的源极和/或漏极处开孔并增加一层导电层，增加了源极和漏极的结构强度，从而防 止发生断线，W确保薄膜晶体管的源极和漏极与对应的信号走线的电连接。
【附图说明】
[0015]图1是本发明的阵列基板一实施例的结构剖视图；
[0016] 图2是图1所示阵列基板一实施例的结构俯视图；
[0017]图3是本发明的阵列基板另一实施例的结构剖视图；
[0018] 图4是本发明的阵列基板另一实施例的结构俯视图； 阳019] 图5是本发明的液晶显示面板一实施例的结构剖视图；
[0020] 图6是本发明的阵列基板一实施例的制造方法的流程图。
【具体实施方式】
[0021] 下面将结合本发明实施例中的附图，对本发明所提供的示例性的实施例的技术方 案进行清楚、完整地描述。
[0022] 图1是本发明的阵列基板一实施例的结构剖视图。如图1所示，所述阵列基板10 包括基板11、绝缘层12、半导体图案（层）13、金属走线层14、第一纯化层15W及导电层 16。
[0023] 其中，绝缘层12和半导体图案13依次形成于基板11上；金属走线层14形成于绝 缘层12和半导体图案13上；第一纯化层15形成于金属走线层14上且第一纯化层15形成 有第一接触孔〇1，该第一接触孔〇1暴露金属走线层14的一部分，具体为第一接触孔01暴露 位于半导体图案13的边缘的金属走线层14 ;导电层16形成于第一接触孔〇1中且覆盖第一 接触孔〇1所暴露的那一部分金属走线层14。
[0024] 在本发明实施例中，绝缘层12为高度不均匀的层结构，即图1所示的第一区域Zi 的高度大于第二区域Z2的高度，因此导致半导体图案13在对应第一区域Z1和第二区域Z2 的交界位置处具有台阶结构，进一步导致金属走线层14在对应第一区域Zi和第二区域Z2 的交界位置处也具有台阶结构，基于此，本发明实施例的第一接触孔〇1暴露位于半导体图 案13的边缘的金属走线层14,可W理解为：沿基板11的延伸方向，第一接触孔〇1的开口尺 寸a等于台阶结构的最上层（全部或部分）的尺寸bi、中间层的尺寸bzW及最下层（全部 或部分）的尺寸b3之和，即a=bi+b2+b3。其中，所述尺寸均为沿基板11的同一延伸方向 上的长度。 阳ο巧]对应地，导电层16覆盖第一接触孔〇1所暴露的金属走线层14,结合图1和图2所 示，在所述金属走线层14为阵列基板10的薄膜晶体管Τ的源极S和漏极D所在的源漏极 层时，与现有技术相比，本发明实施例相当于在源极S和漏极D处开孔并增加一层导电层， 增加了源极S和漏极D的结构强度（厚度），从而防止薄膜晶体管Τ的源极S和漏极D发生 断线，W确保其与对应的信号走线（例如数据线、扫描线）的电连接，并且第一接触孔〇1位 于漏极D所在的非显示区域而非像素电极所在的显示区域，因此有利于提高开口率。当然， 金属走线层14还可W仅为薄膜晶体管Τ的源极S和漏极D的其中一者。
[00%]