像素阵列的制作方法
【技术领域】
[0001]本发明是有关于一种像素阵列，且特别是有关于一种显示面板的像素阵列。
【背景技术】
[0002]随着显示技术的蓬勃发展，平面显示技术逐渐朝高阶化与多样化发展，如高解析(High Resolut1n)、立体显不(Stereoscopic Display)与可烧式显不(FlexibleDisplay)等。其中，可挠式显示器虽已发展多年，但受限于材料开发、相关制程技术发展与光学表现并无明显的市场应用。然而，近几年除了在可携式电子产品上发现其踪迹，在大尺寸显示器的应用也逐渐浮上台面。其中藉由传统面板直接弯曲来达成曲面显示，会产生需多光学上的缺陷导致面板的对比下降(Low contract)、色偏(Color shift)与亮度不均(Mura) ο
[0003]举例来说，在像素结构中出现具有黑色条纹的区域为常见的一种缺陷，其成因为上基板在面板弯曲后与下基板间所产生的相对移位，使得上述区域的上、下基板的配向方向不一致，因而产生液晶旋性(LC Twist)，而产生具有黑色条纹的区域，其中黑色条纹的宽度是随着上、下基板的相对位移量增加而变大。
[0004]为了改善此现象，目前是藉由具有条状电极的像素电极，将四个不同配向方向的区域在垂直方向上做排列，如此一来尽管上、下基板因面板弯曲后产生错位，也还是保有上、下基板的配向一致性。然而，此种像素电极的配置方式容易在像素结构内形成较差的液晶排列。
【发明内容】
[0005]本发明提供一种像素阵列，其可改善像素结构中的液晶倒向的排列以避免在像素结构中产生具有黑色条纹的区域，进而提高像素阵列的穿透率。
[0006]本发明提出一种像素阵列，其包括多条扫描线、多条数据线以及多个像素结构。像素结构与扫描线以及数据线电性连接。每一像素结构包括控制元件、主像素电极以及次像素电极。控制元件与其中一条扫描线以及其中一条数据线电性连接。主像素电极与控制元件电性连接，其中数据线贯穿主像素电极的中央，以使主像素电极于数据线的两侧具有四个配向区域。次像素电极与控制元件电性连接且与主像素电极分离开来，其中数据线贯穿次像素电极的中央，以使次像素电极于数据线的两侧具有四个配向区域，其中像素结构与相邻的像素结构电性绝缘，且相邻两像素结构具有间隙，且间隙分别位于相邻两数据线以及相邻两扫描线的中央。
[0007]本发明提出一种像素阵列，其包括第一扫描线、第二扫描线、第一数据线、第二数据线、第一信号线、第二信号线、第一像素结构以及第二像素结构。第一信号线及第二信号线平行第一扫描线以及第二扫描线设置。第一像素结构与第一扫描线以及第一数据线电性连接，其中第一像素结构包括第一控制元件、第一主像素电极以及第一次像素电极。第一控制元件与第一扫描线以及第一数据线电性连接。第一主像素电极与第一控制元件电性连接，其中所述第一数据线贯穿第一主像素电极的中央，以使第一主像素电极于第一数据线的两侧具有四个配向区域。第一次像素电极与第一控制元件电性连接且与第一主像素电极分离开来，其中所述第一数据线贯穿第一次像素电极的中央，以使第一次像素电极于第一数据线的两侧具有四个配向区域。第二像素结构与第二扫描线以及第二数据线电性连接，其中第二像素结构包括第二控制元件、第二主像素电极以及第二次像素电极。第二控制元件与第二扫描线以及第二数据线电性连接。第二数据线贯穿第二像素结构的中央，将第二像素结构分成第二主像素电极以及第二次像素电极。第二主像素电极与第二控制元件电性连接，其中所述第二信号线贯穿第二主像素电极的中央，以使第二主像素电极于第二信号线的两侧具有四个配向区域。第二次像素电极与第二控制元件电性连接且与第二主像素电极分离开来，其中所述第二信号线贯穿第二次像素电极的中央，以使第二次像素电极于第二信号线的两侧具有四个配向区域。
[0008]基于上述，本发明藉由使像素阵列的像素电极的主像素电极以及次像素电极分别具有四个配向区域，且上述四个配向区域彼此间具有不同的液晶倾倒方向(tiltdirect1n)，可减少在上述四个配向区域的交界处产生液晶分子排列不良并提高液晶分子排列的稳定性，进而避免因显示面板弯曲而在单一像素结构内产生的非对称性光学表现(例如:黑色条纹)，使显示画面时具有较好的穿透率(transmiss1n)以及对比值(contract rat1)。
[0009]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
[0010]图1A为依照本发明一实施例的像素阵列的上视示意图。
[0011]图1B为图1A的像素结构的主像素电极以及次像素电极的狭缝图案的变化例的示意图。
[0012]图1C为图1A的像素阵列中像素结构的主像素电极以及次像素电极的配向方向的示意图。
[0013]图2为图1A的像素阵列的像素结构的一种变化例的示意图。
[0014]图3为依照本发明另一实施例的像素阵列的上视示意图。
[0015]图4为图3的像素阵列的像素结构的一种变化例的示意图。
[0016]图5为依照本发明另一实施例的像素阵列的上视示意图。
[0017]图6为依照本发明另一实施例的像素阵列的上视示意图。
[0018]图7为依照本发明一实施例的像素阵列中的像素结构与彩色滤光图案的上视示意图。
[0019]图8为依照本发明另一实施例的像素阵列中的像素结构与彩色滤光图案的上视示意图。
[0020]图9为依照本发明另一实施例的像素阵列中的像素结构与彩色滤光图案的上视示意图。
[0021]图10为依照本发明另一实施例的像素阵列中的像素结构与彩色滤光图案的上视示意图。
[0022]其中，附图标记:
[0023]10、10’、10”、20、30、30’、30”、40:像素阵列
[0024]50、50a、50b、50c:彩色滤光图案
[0025]100、200、300a、300b、400:像素结构
[0026]AD1、AD2:配向定义区
[0027]C1、C2、C3、C4:开口
[0028]d:间隙
[0029]Dl:第一配向方向
[0030]D2:第二配向方向
[0031]D3:第三配向方向
[0032]D4:第四配向方向
[0033]DL1、DL2、DL3:数据线
[0034]LM、LM’、LS、LS’:长度
[0035]Mn M?、Mm、MIV、ManMain Mann Maiv:主像素电极的配向区域
[0036]Ml、Ml’、M2、M2’、M3a、M3b、M4:主像素电极
[0037]Sn S?、Sm, Siv, Sb1, Sb11, Sbnn Sbiv:次像素电极的配向区域
[0038]Sl、Sl’、S2、S2’、S3a、S3b、S4:次像素电极
[0039]SL1、SL2、SL3:扫描线
[0040]SNL1、SNL2、SNL3:信号线
[0041]ST:缝隙
[0042]T、Ta、Tb:控制元件
[0043]WM、V、WS、WS’:宽度
【具体实施方式】
[0044]以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
[0045]图1A为依照本发明一实施例的像素阵列的上视示意图。为了方便说明，图1A仅绘示出像素阵列10中的2X3个像素结构的阵列，然本发明所属领域中具有通常知识者应可以理解，图1A的像素阵列10实际可由更多个像素结构排成所构成的阵列。图1C为图1A的像素阵列中像素结构的主像素电极以及次像素电极的配向方向的示意图，用以清楚说明图1A的实施例中的主像素电极以及次像素电极的配向方向。
[0046]请参照图1A，本实施例的像素阵列10包括多个扫描线SLl?SL2、多条数据线DLl?DL3以及多个像素结构100，且上述多个像素结构100与上述扫描线SLl?SL2以及上述数据线DLl?DL3电性连接。另外，本实施例的像素阵列10更包括多条信号线SNLl?SNL2，其中信号线SNLl?SNL2平行扫描线SLl?SL2设置，其中每一条信号线SNLl?SNL2位于相邻的两条扫描线SLl?SL2之间。
[0047]扫描线SLl?SL2以及信号线SNLl?SNL2的延伸方向与数据线DLl?DL3的延伸方向不相同，较佳的是扫描线SLl?SL2与信号线SNLl?SNL2的延伸方向与数据线DLl?DL3的延伸方向垂直。此外，扫描线SLl?SL2以及信号线SNLl?SNL2可以是位于相同或不相同的膜层，且两者之间彼此电性绝缘且不重叠。扫描线SLl?SL2与数据线DLl?DL3是分别位于不相同的膜层，且两者之间夹有绝缘层(未绘示)，且信号线SNLl?SNL2与数据线DLl?DL3是分别位于不相同的膜层，且两者之间夹有绝缘层(未绘示)。扫描线SLl?SL2以及数据线DLl?DL3主要用来传递驱动像素结构100的驱动信号。
[0048]此外，基于导电性的考量，扫描线SLl?SL2、信号线SNLl?SNL2与数据线DLl?DL3 一般是使用金属材料，然本发明不限于此。根据其他实施例，扫描线SLl?SL2、信号线SNLl?SNL2与数据线DLl?DL3也可以使用其他导电材料，其例如是包括合金、金属氧化物、金属氮化物、金属氮氧化物、石墨烯、纳米炭管、其他合适的导电材料或是上述至少二者材料的堆叠层。
[0049]如图1A所示，本实施例的像素结构100包括控制元件T、主像素电极Ml以及次像素电极SI。其中，每一个像素结构100的控制元件T与其中一条扫描线SLl?SL2以及其中一条数据线DLl?DL3电性连接。
[0050]像素结构100的控制元件T与扫描线SLl以及数据线DLl电性连接。在此，控制元件T例如是薄膜晶体管(Thin Film Transistor，TFT)，其包括栅极、通道层、漏极以及源极，其中栅极