用于等离子体辅助原子层沉积中的rf补偿的方法和装置的制造方法
【技术领域】 本发明总体上涉及半导体加工领域，更具体地涉及用于等离子体辅助原子层沉积中的RF补偿的方法和装置。
【背景技术】
[0001] 集成电路的制造包括许多不同的处理步骤。一个经常使用的操作是电介质膜的 沉积。膜可以被沉积在相对平坦的衬底上，或者可以被沉积到在硅衬底上或在硅衬底内 图案化的特征之间的间隙中。沉积这样的膜的一种方法是通过等离子体辅助原子层沉积 (PAALD)。在这种类型的方法中，以循环方式进行一些操作来沉积共形膜。通常，PAALD工艺 包括以下步骤：(a)向反应室提供一定剂量的第一反应物，（b)吹扫反应室，（c)使第二反应 物流到反应室中，（d)点燃在反应室中的等离子体，以及（e)熄灭等离子体并吹扫反应室。 作为前驱体输送到/吸附在衬底表面上的性质的结果，PAALD工艺的单个循环通常沉积单 层材料。该操作可重复多次，以沉积另外的单层，从而达到期望的膜厚度。
【发明内容】
[0002] 本文的某些实施例涉及用于在反应室中在批（abatch)衬底上沉积膜的方法和装 置。该膜可以通过等离子体辅助原子层沉积工艺进行沉积。
[0003] 在本文的实施例的一个方面，提供了一种用于在反应室中在批衬底上沉积膜的方 法。该方法可以包括在批中的每一个衬底上沉积膜，其中在每一个衬底上沉积膜包括使一 种或多种反应物以气相形式流动进入反应室，并供给RF功率以产生等离子体，将衬底暴露 于等离子体来驱动在衬底上沉积膜的反应；其中，提供的用以产生等离子体的每一衬底的 RF功率在该批中的另外的衬底被处理时发生变化，由此应对（accountfor)在处理另外的 衬底时在反应室中发生的变化。
[0004] 在多个实施例中，提供的用以产生等离子体的RF功率是基于在该批中的衬底上 沉积膜之前进行的校准程序来改变的。该校准程序可以包括：(a)在测试批的衬底上沉积 膜，并记录在测试批中的每一个衬底的所得膜的厚度，（b)在不同电平的RF功率下在第二 组衬底上沉积膜，并记录在第二组衬底中的每一个衬底上所得到的膜厚度，（c)从操作（b) 确定在RF功率和所得到的膜的厚度之间的关系，（d)使用从操作（c)得到的关系和从操作 (a)得到的膜的厚度来确定用于该测试批的衬底的有效的RF功率，和（e)至少部分地基于 用于该测试批的衬底的有效的RF功率，确定指定的RF功率以提供给将来的一个或多个批 中的每一个衬底。（e)中所述的将来的一个或多个批可以包括对其执行本方法的批。
[0005] 在一些实施例中，所述校准程序还包括：在（a)中，在第一RF功率下在测试批中的 每一个衬底上沉积膜，在（e)期间，通过将第一RF功率的平方除以用于测试批的衬底的从 操作（d)得到的有效RF功率来确定提供给将来的一个或多个批中的每一个衬底的指定RF 功率。
[0006] 操作（e)可以包括：至少部分地基于针对操作（a)的测试批中的衬底的记录的室 积累（accumulation)来确定提供给将来的一个或多个批中的每一个衬底的指定的RF功 率。提供给将来的一个或多个批中的每一个衬底的指定的RF功率可以至少部分地基于在 将来的批处理期间发生的室积累。操作（e)可以进一步包括执行统计分析，以得到在指定 的RF功率和室积累之间的数学关系，并且可以进一步包括使用数学关系来控制在执行本 方法的批中的衬底上的沉积期间供给的RF功率。在一些实施例中，数学关系包括三次多项 式关系。在一些实施方案中，每一批和测试批各自包括至少约1〇〇个衬底。在各个不同的 实施例中，操作（c)包括执行统计分析，以确定在RF功率和从操作（b)得到的膜的厚度之 间的线性关系。
[0007] 在某些情况下，批可以包括至少约100个衬底，在批中的衬底上沉积的膜可以具 有相差约1%或更小的厚度。在这些或其它情况下，批可以包括至少约100个衬底，其中，沉 积在该批中的衬底上的膜具有相差约5%或以下的湿蚀刻速率。
[0008] 衬底通常批处理，某些附加操作可能会在每一批期间发生。例如，在一些情况下， 在批中的每一个衬底上沉积膜之后，该方法可以包括清洁反应室以除去在反应室的内表面 上积累的材料。此外，在清洁反应室后，该方法可以包括在反应室的内表面上沉积底涂层。 也可以沉积预涂层。
[0009] 在所公开的实施例的另一个方面，提供了一种用于在批的衬底上沉积膜的装置， 该装置包括：反应室；用于为反应室提供气相反应物的一个或多个入口；衬底支撑件；配置 为使用RF功率生成等离子体的RF生成器；和控制器，其包括指令，该指令用以当批中的另 外的衬底被处理时改变由RF生成器所提供的RF功率，以应对当批中的另外的衬底被处理 时反应室中发生的变化。
[0010] 在多个实施例中，用以改变RF功率的指令是基于校准程序。控制器可以进一步包 括通过如下操作来执行校准程序的指令：(a)在测试批的衬底上沉积膜，并记录在测试批 中的每一个衬底的所得膜的厚度，（b)在不同电平的RF功率下在第二组衬底上沉积膜，并 记录在第二组衬底的每一个衬底上所得到的膜的厚度，（c)从操作（b)确定在RF功率和所 得到的膜的厚度之间的关系，（d)使用从操作（c)得到的关系和从操作（a)得到的膜的厚 度来确定用于该测试批的衬底的有效的RF功率，和（e)至少部分地基于用于该测试批的衬 底的有效的RF功率，确定指定的RF功率以提供给将来的一个或多个批中的每一个衬底，其 中用以改变当该批中的另外的衬底被处理时由RF生成器提供的RF功率的指令包括施加来 自操作（e)的所述指定的RF功率的指令。
[0011] 用以执行校准程序的指令还可以包括用于下述操作的指令：在（a)期间，在第一 RF功率下在测试批中的每一个衬底上沉积膜，在（e)期间，通过将第一RF功率的平方除以 用于测试批中的衬底的、从操作（d)得到的有效RF功率来确定提供给将来的一个或多个批 中的每一个衬底的指定的RF功率。
[0012] 在某些实现方案中，操作（e)包括：至少部分地基于针对操作（a)的测试批中的衬 底的记录的室积累来确定提供给将来的一个或多个批中的每一个衬底的指定的RF功率。 虽然校准程序通常是在与处理该批衬底的反应室相同的反应室中进行的，但在一些实施例 中，校准程序是在第二反应室中进行的。用以改变由RF生成器所提供的RF功率的指令可 以包括基于当批中的另外的衬底被处理时在反应室中积累的改变量来改变RF功率。
[0013] 这些和其它特征将在下面参照相关附图进行说明。
【附图说明】
[0014] 图1示出了表示在ALD批中进行的操作的流程图。
[0015] 图2是示出了在成批处理期间在各个衬底的膜的厚度和厚度不均匀性的曲线图。
[0016] 图3示出了用于校准一种使用RF补偿在衬底上沉积膜的沉积装置的方法的流程 图。
[0017] 图4绘出了示出了测试批的衬底的膜厚度与室积累的关系曲线图。
[0018] 图5绘出了示出在使用RF补偿的各实施例中有用的RF功率和膜厚度的表和曲线 图。
[0019] 图6是示出了对于测试批衬底的有效的RF功率与膜的厚度之间的关系的曲线图。
[0020] 图7是示出了在使用RF补偿的各实施例中有用的、对于测试批衬底的功率缩放比 与积累之间的关系的曲线图。
[0021] 图8是示出了根据一个实施例的最佳的生成器设定值与积累的关系的曲线图。
[0022] 图9和10是示出了可用于在某些实现方案中在衬底上沉积膜的反应室的视图。
[0023] 图11示出了可在某些实施例中使用的多站式反应室。
[0024] 图12是示出了两批衬底的膜厚度与晶片数之间关系的图表：一批是在恒定的射 频功率下处理的，另一批是使用RF补偿处理的。
[0025] 图13是示出了图12的两批衬底的折射率与晶片数之间的关系的图。
[0026] 图14是绘出了图12的两批衬底的湿蚀刻速率与晶片数的关系的图。
[0027] 图15示出了说明图12的两批衬底的干蚀刻速率与晶片数的关系的图。
[0028] 图16是示出了两批衬底的湿蚀刻速率与晶片数的关系的图：一批是在恒定的射 频功率下处理的，另一批是使用RF补偿处理的。 具体实施例
[0029] 在本申请中，术语"半导体晶片"、"晶片"、"衬底"、"晶片衬底"和"部分制造的集成 电路"可互换使用。本领域的普通技术人员将会理解，术语"部分制造的集成电路"可以指 在其上面进行集成电路制造的许多阶段中的任何阶段期间的硅晶片。在半导体器件工业中 使用的晶片或衬底典型地具有200毫米或300毫米或450毫米的直径。下面的详细描述假 设本发明是在晶片上实现的。然而，本发明并不限于此。工件可以是具有各种形状、尺寸和 材料。除半导体晶片外，可利用本发明的优点的其它工件包括诸如印刷电路板等的各种制 品。
[0030] 在下面的说明中，许多具体细节被阐述，以便提供对所呈现的实施例的彻底理解。 公开的实施例可以在没有这些具体细节的部分或全部的情况下实施。在其它情况下，公知 的处理操作没有进行详细说明，以避免不必要地使本公开的实施例不清楚。虽然所公开的 实施例将结合具体的实施例进行说明，但应理解，这并不意在限制本公开的实施例。
[0031] 半导体器件的制造通常涉及在集成制造工艺中在平坦或非平坦衬底上沉积一个 或多个膜。在集成工艺的某些方面，沉积与衬底形貌一致的膜可能是有用的。在某些情况 下有用的一种类型的反应涉及化学气相沉积（CVD)。在典型的CVD工艺中，气相反应物被同 时引入到反应室中，并经历气相反应。反应产物沉积在衬底的表面上。该反应可以通过等离 子体来驱动，在这种情况下，该工艺可以被称为等离子体增强化学气相沉积（PECVD)反应。 如本文所用的，术语CVD意在包括PECVD在内，除非另有说明。CVD工艺具有某些缺点，这些 缺点使得它们在某些情况下不太合适。例如，CVD气相反应的质量运输限制可能会导致"烘 面包（bread-loafing)"沉积效应，其显示在顶面（例如，栅极堆叠的顶面）有较厚的沉积， 而在凹陷的表面（例如，栅极堆叠的底部角）有较薄的沉积。此外，因为一些管芯可能有具 有不同的器件密度的区域，所以，在整个衬底表面上的质量运输的影响可能会导致管芯内 的和晶片内的厚度变化。这些厚度变化可导致一些区域的过度蚀刻和其它区域的欠蚀刻， 从而会降低器件性能和管芯的产量。有关CVD工艺的另一个问题是，它们通常不能在高深 宽比特征中形成保形膜。当器件尺寸不断缩小时，这一问题越来越严重。
[0032] 在许多情况下有用的另一种类型的反应是原子层沉积（ALD)。CVD工艺主要采用 气相反应以将材料快速沉积在衬底表面上，而ALD工艺主要涉及以慢得多的、循环的方式 沉积材料的表面介导的反应。一种类型的