于触控面板用途。
[0074] 透明导电层2既可以是结晶质，也可以是非晶质。本实施方式中，在作为透明导电 层利用溅射法形成ΙΤ0膜时，如果基材1为高分子膜，则会有由耐热性造成的制约，因此无法 在高的温度下进行溅射成膜。由此，刚刚成膜后的ΙΤ0实质上为非晶质膜(也有一部分发生 了结晶化的情况）。此种非晶质的ΙΤ0膜与结晶质的ΙΤ0膜相比透射率低，会有产生加湿热试 验后的电阻变化大等问题的情况。从该观点考虑，一旦形成非晶质的透明导电层后，也可以 通过在大气中的氧存在下进行退火处理，而将透明导电层转化为结晶膜。通过将透明导电 层结晶化，会带来透明性提高、而且加湿热试验后的电阻变化小、加湿热可靠性提高等优 点。而且，透明导电层也可以是没有完全地完成向结晶膜的转化的半结晶膜。如果是半结晶 膜，则与非晶质膜相比容易获得上述的优点。
[0075] 可以通过如下操作来判断透明导电层2为结晶质膜，即，在将透明导电层2在20°C 的盐酸(浓度5重量％ )中浸渍15分钟后，进行水洗、干燥，测定15mm左右间距的端子间电阻 而判断。本说明书中，将在盐酸中的浸渍、水洗、干燥后，15_间距的端子间电阻不超过10k Ω的情况，视为ΙΤ0膜的晶体转化完成。
[0076] 将非结晶质的透明导电层利用加热进行晶体转化所需的时间越短越优选，然而在 想要获得低电阻率的膜的情况下，晶体转化时间有变长的趋势。例如，在作为透明导电层的 形成材料使用ΙΤ0的情况下，可以通过增加氧化锡添加量(例如15重量％ )而大幅度降低电 阻率。如此所述，掺杂剂浓度的增加成为对于电阻率的降低而言合适的方法，然而另一方 面，由于掺杂剂作为相对于主体(主成分)而言的杂质发挥作用，因此会因增加掺杂剂添加 量而难以形成理想的晶体结构，在结晶化中需要更多的能量，因而晶体转化处理所需的时 间变长。
[0077] 用于非结晶质的透明导电层的晶体转化的加热时间可以在10分钟~5小时的范围 中适当地设定，然而在考虑产业用途中的生产率的情况下，优选实质上为10分钟以上且150 分钟以下，更优选为10分钟以上且90分钟以下，进一步优选为10分钟以上且60分钟以下，更 进一步优选为10分钟以上且30分钟以下。通过设定为该范围，可以在确保生产率的同时完 成晶体转化。
[0078] 用于非结晶质的透明导电层的晶体转化的加热温度优选为110°C~180°C，然而从 因设为高温而产生的不佳状况(例如PET膜中的低聚物的析出）的观点考虑，优选为110°C以 上且150°C以下，更优选为110°C以上且140°C以下。通过设定为该范围，可以在抑制膜基材 的不佳状况的同时完成透明导电层的晶体转化。
[0079] 将非结晶质的透明导电层利用加热转化为结晶质后的透明导电层的表面电阻值 优选为200 Ω /□以下，更优选为150 Ω /□以下，进一步优选为90 Ω /□以下。
[0080] 透明导电层2只要作为电阻率值具有1.1X10-4Ω · cm以上且2.8X10-4Ω · cm以 下的低的值即可。特别是只要晶体转化后的透明导电层的电阻率值处于上述范围内即可。 电阻率值优选为1.1X10-4Ω .cm以上且2.5X10-4Ω .cm以下，更优选为1.1X10-4Ω .cm 以上且2.4X10-4Ω .cm以下，进一步优选为1.1X10-4Ω .cm以上且2.2X10-4Ω .cm以下。
[0081] 另外，透明导电层2也可以利用蚀刻等进行图案化。例如，在静电容量式的触控面 板或矩阵式的电阻膜式的触控面板中所用的透明导电性膜中，优选将透明导电层2图案化 为条纹状。而且，在利用蚀刻将透明导电层2图案化的情况下，如果先进行透明导电层2的晶 体转化，则会有难以进行借助蚀刻的图案化的情况。由此，优选在将透明导电层2图案化后 进行透明导电层2的退火处理。
[0082] <底涂层>
[0083]另外，也可以在基材1与透明导电层2之间，考虑光学特性或电气特性、机械特性等 而形成底涂层。作为底涂层的层结构既可以是单层结构，也可以是层叠了 2层以上的多层结 构。
[0084]作为底涂层的材料，可以举出 NaF(1.3)、Na3AlF6(1.35)、LiF(1.36)、MgF2(1.38)、 CaF2( 1.4)、BaF2( 1.3)、BaF2( 1.3)、Si〇2( 1.46)、LaF3( 1.55)、CeF( 1.63)、Al2〇3( 1.63)等无机 物〔括号内的数值表示折射率〕、折射率为1.4~1.6左右的丙烯酸类树脂、氨基甲酸酯树脂、 蜜胺树脂、醇酸树脂、硅氧烷系聚合物、有机硅烷缩合物等有机物、或者上述无机物与上述 有机物的混合物。
[0085] 在底涂层为单层结构的情况下，既可以是利用上述无机物形成的无机底涂层，也 可以利用上述有机物或上述有机物与上述无机物的混合物形成的有机底涂层。在底涂层为 多层结构的情况下，既可以将无机底涂层层叠，也可以将有机底涂层层叠，还可以将无机底 涂层与有机底涂层组合地层叠。
[0086] 优选在高分子膜基材1与透明导电层2之间，具备利用湿式涂布法(例如凹版涂布 法)形成的有机底涂层3。通过采用湿式涂布法，可以减小高分子膜基材1的表面粗糙度，可 以有助于透明导电层2的电阻率的降低。从该观点考虑，形成于高分子膜基材1上的有机底 涂层3的表面粗糙度Ra优选为0. lnm~5nm，更优选为0. lnm~3nm，进一步优选为0. lnm~ 1 · 5nm。而且，表面粗糙度Ra的测定可以利用使用Se iko Instruments公司制的扫描型探针 显微镜(SPI3800)的AFM观察进行，以接触模式使用Si3N4制(弹簧常数为0.09N/m)的探针，以 Ιμπι平方扫描进行，测定表面粗糙度(Ra)。
[0087]有机底涂层3的厚度可以在合适的范围中适当地设定，然而优选为15nm~1500nm， 更优选为20nm~lOOOnm，最优选为20nm~800nm。通过设定为上述范围，就可以充分地抑制 表面粗糙度，因此对于低电阻率化起到高的效果。另外，也可以是将在折射率中存在有0.01 以上的差的2种以上的所述有机物或所述无机物与所述有机物的混合物层叠多层而得的有 机底涂层。
[0088]优选在高分子膜基材1与透明导电层2之间，具备利用真空成膜法(例如溅射法、真 空蒸镀法)形成的无机底涂层4。真空成膜法中，通过形成密度高的无机底涂层4,可以抑制 利用溅射形成透明导电层2时的从高分子膜基材中放出的水或有机气体等杂质气体。其结 果是，可以减少纳入透明导电层内的杂质气体量，从而可以有助于电阻率的抑制。
[0089] 无机底涂层3的厚度优选为2nm~100nm，更优选为3nm~50nm，最优选为4nm~ 30nm。通过设定为上述范围，可以抑制杂质气体的放出。另外，也可以是将在折射率中存在 有0.01以上的差的2种以上的无机物层叠多层而得的无机底涂层。
[0090] 如图1所示，透明导电性膜10优选在高分子膜1的至少一个面侧依次具备利用湿式 涂布法形成的有机底涂层3、利用真空成膜法形成的无机底涂层4、和透明导电层2。通过将 所述有机底涂层与所述无机底涂层组合，就会形成表面平滑、并且能够抑制溅射时的杂质 气体的基材，可以有效地降低透明导电层的电阻率。而且，所述有机底涂层及所述无机底涂 层的各自的厚度可以从上述范围中适当地设定。
[0091] 通过像这样在高分子膜基材1的透明导电层形成面侧形成底涂层，例如即使在将 透明导电层2图案化为多个透明电极的情况下，也可以减少透明导电层形成区域与透明导 电层非形成区域之间的观察性的差。另外，在作为透明基材使用膜基材的情况下，底涂层也 可以作为抑制低聚物等低分子量成分从高分子膜中的析出的密封层发挥作用。
[0092] 也可以在高分子膜基材1的与透明导电层2形成面相反一侧的面上，根据需要设置 硬涂层或易粘接层、防粘连层等。另外，也可以是使用粘合剂等适当的粘接方法贴合了其他 的基材的材料、或在用于与其他的基材贴合的粘合剂层等上临时贴附了隔膜等保护层的材 料。
[0093][透明导电性膜的制造方法]
[0094]本实施方式的透明导电性膜的制造方法包括:将高分子膜基材放置在极限真空度 为3.5 X l(T4Pa以下的真空下的工序A、及在所述高分子膜基材的至少一个面侧利用使用含 有氩的溅射气体、将放电电压设为100V以上且400V以下的溅射法形成透明导电层的工序B。
[0095] 从获得长尺寸状的层叠体的观点考虑，优选例如利用卷对卷法等，在搬送基材的 同时进行透明导电层2的成膜。图2是表示本发明的一个实施方式的溅射成膜装置的构成的 概念图。溅射成膜装置100采用了如下的卷对卷方式，即，基材1被从送出辊53送出，经过导 辊55,由温度调节辊52搬送，经过导辊56,由卷绕辊54卷绕。溅射成膜装置100内被排气到给 定的压力以下(排气机构未图示）。温度调节辊52可以控制为给定的温度。
[0096] 本实施方式的溅射成膜装置100具备1个溅射室11。溅射室11是由溅射成膜装置 100的壳体101、隔壁12和温度调节辊52包围的区域，在溅射成膜时可以形成独立的溅射气 氛。溅射室11具备铟-锡复合氧化物(IT0)靶13、以及使该靶13上产生水平磁场的磁电极14。 IT0靶13与DC电源16及RF电源17连接，由这些电源进行放电，在基材1上形成透明导电层。在 溅射室11内进行借助DC电源16及RF电源17的等离子体控制，并且作为等离子体发生源将氩 气及氧气以给定的体积比（例如氩气:氧气= 99:1)导入溅射室11内。
[0097] IT0靶13的形状既可以是如图2所示的平板型（planer)，也可以是圆筒型 (rotary)〇
[0098]作为ΙΤ0靶13,适合使用含有铟-锡复合氧化物的靶(In2〇3-Sn0 2靶）。在使用In2〇3-Sn02金属氧化物靶的情况下，该金属氧化物靶中的氧化锡(Sn0 2)的量相对于氧化锡(Sn02) 及氧化铟（In2〇3)的合计重量，优选为0.5重量％~15重量％，更优选为3~15重量％，进一步 优选为5~12重量％，特别优选为6~12重量％。如果靶中的氧化锡的量过少，则会有ΙΤ0膜 的耐久性差的情况。另外，如果氧化锡的量过多，则ΙΤ0膜难以结晶化，会有透明性、电阻值 的稳定性不够充分的情况。
[0099]在使用了此种ΙΤ0靶的叠加 RF的DC溅射成膜时，将溅射成膜装置100内的极限真空 度排气到优选为3.5 X l(T4Pa以下，更优选为1.0 X l(T4Pa以下，将高分子膜基材1放置在真 空环境下（工序A)。由此，就可以形成去除了溅射成膜装置100内的水分或从高分子膜基材 中产生的有机气体等杂质的气氛。这是因为，水分、有机气体的存在会使溅射成膜中产生的 悬挂键终结，妨碍ΙΤ0等导电性氧化物的晶体生长