氧化物烧结体和半导体器件的制作方法

氧化物烧结体和半导体器件的制作方法
【专利摘要】本发明提供了一种氧化物烧结体，所述氧化物烧结体包括铟、钨以及锌和锡中的至少一种，且包括复合氧化物晶相作为晶相，所述复合氧化物晶相包括钨以及锌和锡中的至少一种；提供了一种半导体器件(10)，所述半导体器件(10)包括通过使用氧化物烧结体作为靶的溅射方法形成的氧化物半导体膜(14)。
【专利说明】
氧化物烧结体和半导体器件
技术领域
[0001] 本发明涉及一种适于用作通过溅射方法形成氧化物半导体膜的靶的氧化物烧结 体、以及包括通过使用氧化物烧结体形成的氧化物半导体膜的半导体器件。
【背景技术】
[0002] 在液晶显示装置、薄膜EL(电致发光）显示装置、有机EL显示装置等中，非晶硅膜已 经常规地主要用作用于作为半导体器件的TFT(薄膜晶体管）的沟道层的半导体膜。
[0003] 但是，近年来，已经把注意力集中在主要由In-Ga-Zn基复合氧化物（下文中也称为 "IGZ0"）组成的作为上述半导体膜的氧化物半导体膜，这是因为与非晶硅膜相比，该氧化物 半导体膜具有更高载流子迀移率。
[0004] 例如，日本专利公布No. 2008-199005(专利文献1)公开了通过使用靶的溅射方法 形成主要由IGZ0组成的这种氧化物半导体膜。
[0005] 另外，日本专利公布No. 2004-091265(专利文献2)公开了主要由铟制成并包括钨 的氧化物烧结体作为适于在通过溅射方法等形成氧化物半导体膜时使用的材料。
[0006] 引用列表
[0007] 专利文献
[0008] 专利文献1:日本专利公布No. 2008-199005
[0009] 专利文献2:日本专利公布No.2004-091265

【发明内容】

[0010] 技术问题
[0011] 在如日本专利公布No. 2008-199005(专利文献1)中公开的作为如下的半导体器件 的TFT(薄膜晶体管）中，将由市场价格高的金属镓制成的氧化镓用作原料，且因此TFT具有 高制造成本的问题，所述半导体器件包括作为沟道层的主要由IGZ0组成的氧化物半导体 膜。
[0012] 如日本专利公布No. 2004-091265(专利文献2)中公开的作为如下的半导体器件的 TFT具有如下问题:截止电流高即接近IX 10-ηΑ，因此导通电流对截止电流之比不能充分地 增加，除非驱动电压升高至接近70V，所述半导体器件包括作为沟道层的通过使用主要由铟 制成并包括钨的氧化物烧结体制造的氧化物半导体膜。
[0013] 本发明的目的是解决上述问题并提供适于形成具有高特性的半导体器件的氧化 物半导体膜的氧化物烧结体;和包括通过使用氧化物烧结体形成的氧化物半导体膜的半导 体器件。
[0014] 问题的解决方案
[0015] 根据一个方面，本发明涉及氧化物烧结体，所述氧化物烧结体包括锌和锡中的至 少一种以及铟、钨，其中氧化物烧结体包括复合氧化物晶相作为晶相，所述复合氧化物晶相 包括锌和锡中的至少一种以及钨。
[0016] 根据另一个方面，本发明涉及包括氧化物半导体膜的半导体器件，所述氧化物半 导体膜通过经由使用根据上述方面的氧化物烧结体作为靶的溅射方法而形成。
[0017] 发明的效果
[0018] 根据以上所述，可以提供适于形成具有高特性的半导体器件的氧化物半导体膜的 氧化物烧结体，和包括通过使用所述氧化物烧结体形成的所述氧化物半导体膜的半导体器 件。
【附图说明】
[0019] 图1为显示根据本发明的半导体器件的一个示例的示意图，其中图1(A)显示平面 示意图且图1(B)显示沿图1(A)中示出的线IB-IB取得的横截面图。
[0020] 图2为显示用于制造根据本发明的半导体器件的方法的一个示例的横截面示意 图。
【具体实施方式】
[0021] 〈本发明的实施方式的说明〉
[0022] 作为本发明的实施方式的氧化物烧结体为包括锌和锡中的至少一种以及铟、钨的 氧化物烧结体，其中所述氧化物烧结体包括复合氧化物晶相作为晶相，所述复合氧化物晶 相包括锌和锡中的至少一种以及钨。本实施方式的氧化物烧结体包括复合氧化物晶相作为 晶相，所述复合氧化物晶相包括锌和锡中的至少一种以及钨，因此在TFT(薄膜晶体管）中， 可以使截止电流降低且可以使低驱动电压下的导通电流对截止电流之比增加，所述TFT(薄 膜晶体管）为包括通过使用氧化物烧结体形成的氧化物半导体膜作为沟道层的半导体器 件。另外，可以使所述氧化物烧结体的热导率增加。
[0023]本实施方式的氧化物烧结体可以还包括红绿柱石型相作为晶相。结果，在TFT中， 可以使截止电流降低且可以使低驱动电压下的导通电流对截止电流之比增加，所述TFT为 包括通过使用氧化物烧结体形成的氧化物半导体膜作为沟道层的半导体器件。另外，可以 使所述氧化物烧结体的热导率增加。
[0024] 当本实施方式的氧化物烧结体包括复合氧化物晶相和红绿柱石型相作为晶相时， 双相占有比率可以等于或高于95%且等于或低于100%，所述双相占有比率为横截面中所 述复合氧化物晶相和所述红绿柱石型相的总面积对氧化物烧结体的横截面的面积的占有 比率，所述复合氧化物晶相包括锌和锡中的至少一种以及钨。结果，在TFT中，可以使截止电 流降低且可以使低驱动电压下的导通电流对截止电流之比增加，并且可以降低主面中的特 性的变化，所述TFT为包括通过使用氧化物烧结体形成的氧化物半导体膜作为沟道层的半 导体器件。另外，可以使所述氧化物烧结体的热导率增加。
[0025] 在本实施方式的氧化物烧结体中，复合氧化物晶相占有比率可以高于0%且等于 或低于50%，所述复合氧化物晶相占有比率为横截面中包括锌和锡中的至少一种以及钨的 复合氧化物晶相的面积对氧化物烧结体的横截面的面积的占有比率。结果，在TFT中，可以 使截止电流降低且可以使低驱动电压下的导通电流对截止电流之比增加，并且可以减少主 面中的特性的变化，所述TFT为包括通过使用氧化物烧结体形成的氧化物半导体膜作为沟 道层的半导体器件。另外，可以使所述氧化物烧结体的热导率增加。
[0026] 在本实施方式的氧化物烧结体中，复合氧化物晶相可以包括选自如下组中的至少 一种类型的晶相:ZnW〇4型相、Zn2W 3〇8型相、WSn〇4型相、WSn2〇5型相和WSn 3〇6型相。结果，在TFT 中，可以使截止电流降低且可以使低驱动电压下的导通电流对截止电流之比增加，所述TFT 为包括通过使用氧化物烧结体形成的氧化物半导体膜作为沟道层的半导体器件。另外，可 以使所述氧化物烧结体的热导率增加。
[0027] 在本实施方式的氧化物烧结体中，钨对包括在氧化物烧结体中的全部金属元素和 硅的含量比率可以等于或高于0.5原子％且等于或低于20原子％。结果，在TFT中，可以使低 驱动电压下的导通电流对截止电流之比增加，所述TFT为包括通过使用氧化物烧结体形成 的氧化物半导体膜作为沟道层的半导体器件。另外，可以使氧化物半导体膜的膜形成速度 增加。
[0028] 在本实施方式的氧化物烧结体中，选自如下组中的至少一种类型的元素对包括在 氧化物烧结体中的全部金属元素和硅的含量比率可以等于或高于0.1原子％且等于或低于 10原子％，其中所述组由铝、钛、铬、镓、铪、锆、硅、钼、钒、铌、钽和铋组成。结果，在TFT中，可 以使截止电流降低且可以使低驱动电压下的导通电流对截止电流之比增加，所述TFT为包 括通过使用氧化物烧结体形成的氧化物半导体膜作为沟道层的半导体器件。
[0029] 作为本发明的另一个实施方式的半导体器件为如下的半导体器件:包括通过经由 使用上述实施方式的氧化物烧结体作为靶的溅射方法形成的氧化物半导体膜。由于本实施 方式的半导体器件包括通过经由使用上述实施方式的氧化物烧结体作为靶的溅射方法形 成的氧化物半导体膜，所以本实施方式的半导体器件具有高特性。
[0030] 〈本发明的【具体实施方式】〉
[0031] [第一实施方式:氧化物烧结体]
[0032] 作为本发明的实施方式的氧化物烧结体为包括锌和锡中的至少一种以及铟、钨的 氧化物烧结体，其中所述氧化物烧结体包括复合氧化物晶相作为晶相，所述复合氧化物晶 相包括锌和锡中的至少一种以及钨。本实施方式的氧化物烧结体包括复合氧化物晶相作为 晶相，所述复合氧化物晶相包括锌和锡中的至少一种以及钨，因此在TFT(薄膜晶体管）中， 可以使截止电流降低且可以使低驱动电压下的导通电流对截止电流之比增加，所述TFT(薄 膜晶体管）为包括通过使用氧化物烧结体形成的氧化物半导体膜作为沟道层的半导体器 件。另外，可以使所述氧化物烧结体的热导率增加。
[0033](包括Zn和Sn中的至少一种以及In、W)
[0034] 从降低截止电流和增加低驱动电压下的导通电流对截止电流之比、以及增加 TFT (薄膜晶体管）中的氧化物烧结体的热导率的观点来看，优选本实施方式的氧化物烧结体包 括Zn(锌)和Sn(锡）中的至少一种以及In(铟）、W(钨），且包括In作为主要成分，所述TFT(薄 膜晶体管)为包括通过使用本实施方式的氧化物烧结体形成的氧化物半导体膜作为沟道层 的半导体器件。此处的主要成分是指In对本实施方式的氧化物烧结体中包括的金属元素和 Si (硅)的含量比率为等于或高于50原子％。
[0035](复合氧化物晶相）
[0036] 从降低截止电流和增加低驱动电压下的导通电流对截止电流之比、以及增加 TFT (薄膜晶体管）中的氧化物烧结体的热导率的观点来看，本实施方式的氧化物烧结体包括复 合氧化物晶相作为晶相，所述复合氧化物晶相包括Zn和Sn中的至少一种以及W，所述TFT(薄 膜晶体管)为包括通过使用本实施方式的氧化物烧结体形成的氧化物半导体膜作为沟道层 的半导体器件。
[0037] 从降低截止电流和增加低驱动电压下的导通电流对截止电流之比、以及增加 TFT (薄膜晶体管）中的氧化物烧结体的热导率的观点来看，优选复合氧化物晶相包括选自如下 组中的至少一种类型的晶相:ZnW〇4型相、Zn 2W3〇8型相、WSn〇4型相、WSn2〇5型相和WSn 3〇6型相， 所述TFT(薄膜晶体管)为包括通过使用包括复合氧化物晶相的氧化物烧结体形成的氧化物 半导体膜作为沟道层的半导体器件。所述复合氧化物晶相由X射线衍射测量识别。
[0038] ZnW〇4型相是用于ZnW〇4相的通用术语，其为Si和除In、W和Zn以外的金属元素中的 至少一种被包括在ZnW〇4相的一部分中的相；以及具有与ZnW〇4相的晶体结构相同的晶体结 构的相，其中氧在这些相中局部地不足或过量。Zn 2W3〇8型相是用于Zn2W3〇 8相的通用术语，其 为Si和除In、W和Zn以外的金属元素中的至少一种被包括在Zn2W 3〇8相的一部分中的相；以及 具有与Zn2W3〇8相的晶体结构相同的晶体结构的相，其中氧在这些相中局部地不足或过量。 WSn〇4型相是用于WSn〇4相的通用术语，其为Si和除In、W和Sn以外的金属元素中的至少一种 被包括在WSn〇4相的一部分中的相；以及具有与WSn〇4相的晶体结构相同的晶体结构的相，其 中氧在这些相中局部地不足或过量。WSn 2〇5型相是用于WSn2〇5相的通用术语，其为Si和除 In、W和Sn以外的金属元素中的至少一种被包括在WSn2〇5相的一部分中的相；以及具有与 WSn2〇5相的晶体结构相同的晶体结构的相，其中氧在这些相中局部地不足或过量。WSn3〇6型 相是用于WSn3〇6相的通用术语，其为Si和除In、W和Sn以外的金属元素中的至少一种被包括 在WSn 306相的一部分中的相；以及具有与WSn 3 06相的晶体结构相同的晶体结构的相，其中氧 在这些相中局部地不足或过量。可以存在一种或多种这些复合氧化物晶相。
[0039] ZnW〇4相是具有通过P12/cl(13)的空间群表示的晶体结构且具有JCH)S卡片的01-088-0251中定义的晶体结构的锌钨酸盐化合物晶相。Zn 2W3〇8相是具有通过P63mc(186)的空 间群表示的晶体结构且在C.R.Seances Acad.Sci.(Ser.C)，1970,第271-136页中公开的锌 钨酸盐化合物晶相。WSn〇4晶相是具有通过Pnna (52)的空间群表示的晶体结构且具有JCH)S 卡片的01-070-1049中定义的晶体结构的锡钨酸盐化合物晶相。WSn2〇5相是具有通过P121/ cl(14)的空间群表示的晶体结构且在Inorg.Chem.，（2007)，46,第7005-7011页中公开的锡 钨酸盐化合物晶相。WSn 3〇6相是具有通过C12/cl(15)的空间群表示的晶体结构且在 Inorg. Chem .，（ 2007 )，46，第7005-7011页中公开的锡钨酸盐化合物晶相。
[0040]其中Si和除构成这些复合氧化物晶相的金属元素以外的金属元素中的至少一种 被包括在ZnW〇4相、Zn2W3〇8相、WSnCU相、WSn2〇5相和WSn3〇6相中的任一种相的一部分中的相可 以具有如下的晶体结构:使得Si和除构成这些复合氧化物晶相的金属元素以外的金属元素 中的至少一种固溶在ZnW〇4相、Zn 2W3〇8相、WSn〇4相、WSn2〇5相和WSn 3〇6相中的任一种相的一部 分中。例如，Si和除构成这些复合氧化物晶相的金属元素以外的金属元素中的至少一种可 以以取代型方式固溶在ZnW〇4相、Zn 2W3〇8相、WSn〇4相、WSn2〇5相和WSn 3〇6相中的任一种的W位 点和/或Zn位点或Sn位点的一部分中，或可以以填隙型方式固溶在ZnW〇4相、Zn 2W3〇8相、WSn〇4 相、WSn2〇5相和WSn3〇6相中的任一种的晶格之间中。
[0041 ](红绿柱石型相）
[0042] 从降低截止电流和增加低驱动电压下的导通电流对截止电流之比、以及增加 TFT 中的氧化物烧结体的热导率的观点来看，优选本实施方式的氧化物烧结体进一步包括红绿 柱石型相作为晶相，所述TFT为包括通过使用本实施方式的氧化物烧结体形成的氧化物半 导体膜作为沟道层的半导体器件。
[0043]红绿柱石型相是用于红绿柱石相的通用术语，其为具有与红绿柱石相的晶体结构 相同的晶体结构的相，其中Si和除In及W以外的金属元素中的至少一种被包括在红绿柱石 相的一部分中。红绿柱石型相由X射线衍射测量识别。红绿柱石相是氧化铟（Im〇 3)的一种晶 相，且指的是JCPDS卡片的6-0416中定义的晶体结构，并且还被称为"稀土氧化物C型相(或C 稀土结构相)"。其中Si和除In及W以外的金属元素中的至少一种被包括在红绿柱石相的一 部分中的相可以具有如下的晶体结构：Si和除In及W以外的金属元素中的至少一种固溶在 红绿柱石相的一部分中。
[0044](复合氧化物晶相占有比率）
[0045] 从降低截止电流和增加低驱动电压下的导通电流对截止电流之比、以及增加 TFT (薄膜晶体管）中的氧化物烧结体的热导率的观点来看，在本实施方式的氧化物烧结体中， 复合氧化物晶相占有比率优选为高于〇%且等于或低于50%，更优选等于或高于0.5%且等 于或低于30%，且进一步优选等于或高于0.5%且等于或低于15%，所述复合氧化物晶相占 有比率为横截面中包括锌和锡中的至少一种以及钨的复合氧化物晶相的面积对氧化物烧 结体的横截面的面积的占有比率，所述TFT(薄膜晶体管)为包括通过使用本实施方式的氧 化物烧结体形成的氧化物半导体膜作为沟道层的半导体器件。
[0046] 如下计算复合氧化物晶相占有比率。首先，通过使用具有能量分散X射线荧光光谱 仪的扫描二次电子显微镜（SEM-EDX)，利用SEM观察经镜面处理的(mirror-finished)氧化 物烧结体的横截面，且利用EDX分析各个相的组成。在X射线衍射测量中通过Θ-2Θ方法识别 各个相的晶体结构。通过X射线衍射测量识别的相具有不同的金属元素组成比。氧化物烧结 体的相之中的金属元素的组成比的不同具有与利用上述EDX分析的相之中的组成比的不同 的趋势相同的趋势。例如，当以X射线衍射测量识别In 2〇3相、WSn2〇5相和WSn3〇 6相时，在利用 EDX进行的分析中，In2〇3相具有高的In比（例如，In/(In+W+Sn))，且WSn 2〇5相和WSn3〇6相具有 高的W比（例如，W/(In+W+Sn))和/或高的Sn比（例如，Sn/(In+W+Sn))。通过SEM-EDX获得各个 烧结粉末的金属比，且可以将具有高的In比的区域确定为In 2〇3相并且可以将具有高的W比 和/或高的Sn比的区域确定为WSn2〇5相和WSn3〇6相。
[0047](复合氧化物晶相和红绿柱石型相的双相占有比率）
[0048]当本实施方式的氧化物烧结体包括复合氧化物晶相和红绿柱石型相作为晶相时， 从降低截止电流和增加低驱动电压下的导通电流对截止电流之比、减少主面中的特性的变 化、以及增加 TFT中的氧化物烧结体的热导率的观点来看，双相占有比率优选为等于或高于 95%且等于或低于100%，更优选等于或高于98%且等于或低于100%，所述双相占有比率 为复合氧化物晶相和红绿柱石型相的总面积对横截面中的氧化物烧结体的横截面的面积 的占有比率，所述TFT为包括通过使用氧化物烧结体形成的氧化物半导体膜作为沟道层的 半导体器件。
[0049 ]根据如下方法计算氧化物烧结体的红绿柱石型相的面积的占有比率，所述方法与 用于计算作为复合氧化物晶相的面积对氧化物烧结体的横截面的面积的占有比率的复合 氧化物晶相占有比率的方法相似。因此，根据如下方法计算双相占有比率，所述方法与用于 计算作为复合氧化物晶相的面积对氧化物烧结体的横截面的面积的占有比率的复合氧化 物晶相占有比率的方法相似，所述双相占有比率为复合氧化物晶相和红绿柱石型相的总面 积对横截面的面积的占有比率。
[0050] (钨的含量比率）
[0051] 从增加低驱动电压下的导通电流对截止电流之比和增加 TFT中的氧化物半导体膜 的膜形成速度的观点来看，在本实施方式的氧化物烧结体中，钨对包括在氧化物烧结体中 的全部金属元素和硅的含量比率优选为等于或高于0.5原子％且等于或低于20原子％，更 优选等于或高于0.5原子％且等于或低于10原子％，并且进一步优选等于或高于7原子％且 等于或低于10原子％，所述TFT为包括通过使用本实施方式的氧化物烧结体形成的氧化物 半导体膜作为沟道层的半导体器件。
[0052] 通过ICP(电感耦合等离子体)质谱分析法测量氧化物烧结体中的Si或金属元素诸 如W的含量。钨的含量比率为W的含量对氧化物烧结体中的全部金属元素和Si的总含量的百 分比。
[0053](金属元素和Si的含量比率）
[0054]从降低截止电流和增加 TFT中的低驱动电压下的导通电流对截止电流之比的观点 来看，选自由A1 (铝）、Ti (钛）、Cr(铬）、Ga(镓）、Hf (铪）、锆(Zr)、Si (硅）、Mo(钼）、V(钒）、Nb (铌）、Ta(钽)和Bi(铋)组成的组中的至少一种类型的元素对包括在氧化物烧结体中的全部 金属元素和Si(硅）的含量比率优选为等于或高于0.1原子％且等于或低于10原子％，更优 选等于或高于0.1原子％且等于或低于5原子％，且进一步优选等于或高于0.1原子％且等 于或低于1原子％，所述TFT为包括通过使用本实施方式的氧化物烧结体形成的氧化物半导 体膜作为沟道层的半导体器件。
[0055] 当A1、Ti、Cr、Ga、Hf、Si、V和Nb中的至少一种类型的元素的含量比率为等于或高于 0.1原子％时，包括通过使用氧化物烧结体获得的氧化物半导体的半导体器件的截止电流 有利地降低。然而，如果这种元素的含量比率高于10原子％，则半导体器件的导通电流倾向 于降低。
[0056] 另外，当Zr、Mo、Ta和Bi中的至少一种类型的元素的含量比率为等于或高于0.1原 子％时，包括通过使用氧化物烧结体获得的氧化物半导体的半导体器件的导通电流有利地 增加。然而，如果这种元素的含量比率高于10原子％，则半导体器件的截止电流倾向于增 加。
[0057] 由于将通过使用根据本实施方式的氧化物烧结体形成的氧化物半导体膜用作半 导体器件的半导体层，所以期望电阻率高于期望作为透明导电膜的电阻率。具体地，优选通 过使用根据本实施方式的氧化物烧结体形成的氧化物半导体膜的电阻率等于或高于IX 10-4Ω cm。为此，优选可能包括在氧化物烧结体中的Si的含量比率为以Si/In原子数之比低 于0.007。另外，优选可能包括在氧化物烧结体中的Ti的含量比率为以Ti/In原子数之比低 于0.004。
[0058]通过四端子法测量氧化物半导体膜的电阻率。通过溅射方法形成Mo电极作为电极 构件。然后，在-40 V至40 V的电压扫描外电极且通过电流时测量内电极之间的电压。由此计 算电阻率值。
[0059](制造氧化物烧结体的方法）
[0060]制造本实施方式的氧化物烧结体的方法没有特别限制。然而，从有效地制造本实 施方式的氧化物烧结体的观点来看，用于制造本实施方式的氧化物烧结体的方法包括如下 步骤:制备原料粉末的混合物;煅烧所述混合物;模制煅烧的粉末;和烧结模制体。
[0061] 1.制备原料粉末的步骤
[0062] 作为用于氧化物烧结体的原料粉末，制备构成氧化物烧结体的金属元素和Si的氧 化物粉末，如氧化铟粉末(例如In2〇3粉末）、氧化钨粉末(例如W0 3粉末）、氧化锌粉末(例如 ZnO粉末)和氧化锡粉末(例如Sn02粉末）。对于氧化钨粉末，从获得高热导率的观点来看，期 望将与W〇3粉末相比具有缺乏氧的化学组成的粉末如W〇2.72粉末和W0 2.Q粉末用作原料。从避 免金属元素和Si非故意进入氧化物烧结体并获得稳定性的观点来看，优选原料粉末的纯度 尚，即等于或尚于99.9质量％。
[0063] 2.制备原料粉末的一次混合物的步骤
[0064] 在上述原料粉末中，首先研磨并混合作为氧化物粉末的原料粉末如W〇2.72粉末或 W〇2.0粉末、ZnO粉末和Sn02粉末。此时，当期望获得ZnW〇4型相作为氧化物烧结体的晶相时，以 1:1的摩尔比混合作为原料粉末的W0 2.72粉末或W02.Q粉末和ZnO粉末。当期望获得Zn2W 3〇8型 相作为氧化物烧结体的晶相时，以3 : 2的摩尔比混合作为原料粉末的W〇2.72粉末或W02.Q粉末 和ZnO粉末。当期望获得WSn0 4型相作为氧化物烧结体的晶相时，以1:1的摩尔比混合作为原 料粉末的W02.72粉末或W0 2.Q粉末和Sn02粉末。当期望获得WSn2〇5型相作为氧化物烧结体的晶 相时，以1: 2的摩尔比混合作为原料粉末的W02.72粉末或W02.Q粉末和Sn0 2粉末。当期望获得 WSn3〇6型相作为氧化物烧结体的晶相时，以1:3的摩尔比混合作为原料粉末的W02.72粉末或 W02.o粉末和Sn02粉末。用于研磨和混合原料粉末的方法没有特别限制，可以使用干型方法 或湿型方法。具体地，原料粉末通过使用球磨机、行星球磨机、珠磨机等被研磨并混合。以此 方式，获得原料粉末的一次混合物。可以优选使用诸如自然干燥或喷雾干燥的干燥方法干 燥通过使用湿型研磨并混合方法获得的混合物。
[0065] 3.煅烧一次混合物的步骤
[0066] 随后，煅烧获得的一次混合物。煅烧一次混合物的温度没有特别限制。然而，期望 该温度低于1200Γ以防止煅烧产物的粒径变得太大以及烧结密度降低。为了获得包括 ZnW〇4型相、Zn2W3〇8型相、WSn〇4型相、WSn2〇 5型相和/或WSn3〇6型相作为晶相的烧结产物，期望 所述温度等于或高于500°C。因此，温度优选等于或高于500°C且低于1000°C，且更优选等于 或高于550°C且等于或低于900°C。以此方式，获得包括ZnW〇4型相、Zn 2W3〇8型相、WSn〇4型相、 WSn2〇5型相和/或WSn3〇6型相作为晶相的烧结产物。包括25体积％或以上的氧的空气气氛或 氧氮混合气氛适合作为煅烧气氛。
[0067] 4.制备原料粉末的二次混合物的步骤
[0068] 随后，通过与上述方法类似的研磨和混合方法将上述原料粉末中获得的煅烧产物 和Ιη203粉末研磨和混合。以此方式，获得原料粉末的二次混合物。
[0069] 5.模制二次混合物的步骤
[0070] 随后，模制获得的二次混合物。用于模制二次混合物的方法没有特别限制。然而， 从增大烧结密度的观点来看，优选单轴挤压方法、CIP(冷等静压)方法、铸造方法等。以此方 法，获得模制体。
[0071] 6.烧结模制体的步骤
[0072] 随后，烧结获得的模制体。用于烧结模制体的温度没有特别限制。然而，从将烧结 密度(对应于实际烧结密度对理论密度的百分比）设定为等于或高于90%和增加热导率的 观点来看，温度优选等于或高于l〇〇〇°C且等于或低于1500°C，更优选等于或高于1050°C且 等于或低于1200°C。此外，烧结气氛没有特别限制。然而，从避免构成氧化物烧结体的晶体 的粒径变大且避免破裂发生的观点来看，以及从增加热导率的观点来看，优选大气压和空 气气氛、氧气氛、氮气氛混合的气氛等，且大气压和空气气氛是特别优选的。以此方式，获得 本实施方式的氧化物烧结体。
[0073][第二实施方式:半导体器件]
[0074] 参照图1，作为本发明的另一个实施方式的半导体器件10包括通过经由使用第一 实施方式的氧化物烧结体作为靶的溅射方法形成的氧化物半导体膜14。由于本实施方式的 半导体器件包括通过经由使用上述实施方式的氧化物烧结体作为靶的溅射方法形成的氧 化物半导体膜，所以本实施方式的半导体器件具有高特性。
[0075] 尽管本实施方式的半导体器件10没有特别限制，本实施方式的半导体器件10为例 如TFT(薄膜晶体管），所述TFT(薄膜晶体管)为包括通过经由使用第一实施方式的氧化物烧 结体作为靶的溅射方法形成的氧化物半导体膜14作为沟道层的半导体器件。由于作为本实 施方式的半导体器件10的一个示例的TFT包括通过经由使用上述实施方式的氧化物烧结体 作为靶的溅射方法形成的氧化物半导体膜14作为沟道层，所以使截止电流降低并且使低驱 动电压下的导通电流对截止电流之比增加。
[0076] 更具体地，如图1中所示，作为本实施方式的半导体器件10的TFT包括衬底11、设置 在衬底11上的栅电极12、设置在栅电极12上作为绝缘层的栅绝缘膜13、设置在栅绝缘膜13 上作为沟道层的氧化物半导体膜14、以及被彼此不接触地设置在氧化物半导体膜14上的源 电极15和漏电极16。
[0077](制造半导体器件的方法）
[0078] 参照图2,用于制造本实施方式的半导体器件10的方法没有特别限制。然而，从有 效地制造具有高特性的半导体器件的观点来看，优选用于制造本实施方式的半导体器件10 的方法包括如下步骤:在衬底11上形成栅电极12(图2(A))，在栅电极12上形成作为绝缘层 的栅绝缘膜13(图2(B))，在栅绝缘膜13上形成作为沟道层的氧化物半导体膜14(图2(C))， 以及在氧化物半导体膜14上形成彼此不接触的源电极15和漏电极16(图2(D))。
[0079] 1.形成栅电极的步骤
[0080] 参照图2(A)，栅电极12形成在衬底11上。虽然没有特别限制衬底11，但是从增加透 明度、价格稳定和表面光滑的观点考虑，优选石英玻璃衬底、无碱玻璃衬底、碱性玻璃衬底 等等。虽然没有特别限制栅电极12,但是从高抗氧化性以及低电阻的观点来看，优选Mo电 极、Ti电极、W电极、A1电极、Cu电极等等。虽然没有特别限制形成栅电极12的方法，但是从允 许在衬底的主面上大面积且均匀形成的观点来看，优选真空气相沉积方法，溅射方法等。 [0081 ] 2.形成栅绝缘膜的步骤
[0082] 参照图2(B)，栅绝缘膜13形成在栅电极12上作为绝缘层。虽然没有特别限制栅绝 缘膜13,但是从高绝缘性的观点来看，优选SiO x膜、SiNx膜等。虽然没有特别限制形成栅绝缘 膜13的方法，但是从允许在具有其上形成栅电极的衬底的主面上大面积且均匀形成并确保 绝缘性的观点来看，优选等离子体CVD (化学气相沉积)方法等。
[0083] 3.形成氧化物半导体膜的步骤
[0084] 参照图2(C)，氧化物半导体膜14形成在栅绝缘膜13上作为沟道层。从制造具有高 特性的半导体器件10的观点来看，通过经由使用第一实施方式的氧化物烧结体作为靶的溅 射方法形成氧化物半导体膜14。在此，溅射方法是指通过如下形成由形成靶的原子构成的 膜的方法:将靶以及衬底设置在膜形成腔中以彼此面对，对靶施加电压，且以惰性气体离子 溅射靶的表面，由此从靶释放形成靶的原子并在衬底(也包括如上所述具有栅电极以及其 上形成的栅绝缘膜的衬底)上沉积原子。
[0085] 4.形成源电极和漏电极的步骤
[0086] 参照图2(D)，源电极15和漏电极16彼此不接触地形成在氧化物半导体膜14上。虽 然源电极15和漏电极16没有特别限制，但是从高耐氧化性、低电阻以及与氧化物半导体膜 的低接触电阻的观点来看，优选Mo电极、Ti电极、W电极、A1电极、Cu电极等。虽然没有特别限 制形成源电极15和漏电极16的方法，但是从允许在具有其上形成了氧化物半导体膜的衬底 的主面上大面积且均匀形成的观点来看，优选真空气相沉积方法、溅射方法等。虽然没有特 别限制形成彼此不接触的源电极15以及漏电极16的方法，但是从允许在具有其上形成了氧 化物半导体膜的衬底的主面上大面积且均匀地形成源电极和漏电极的图案的观点来看，优 选通过使用光刻胶的蚀刻方法形成。
[0087] 示例
[0088] (示例 1 至5)
[0089] 1.粉末原料的制备
[0090] 制备了具有0.5μπι至1.2μπι的粒径且具有99.9质量％的纯度的W02.72粉末、具有1.0 μπι的平均粒径且具有99.99质量％的纯度的ΖηΟ粉末、和具有1. Ομπι的平均粒径且具有99.99 质量％的纯度的Ιη2〇3粉末。
[0091 ] 2.原料粉末的一次混合物的制备
[0092]首先，在所制备的原料粉末中，将W02.72粉末和ΖηΟ粉末放入球磨机中，且研磨并混 合18小时以制备原料粉末的一次混合物。将W〇2.72粉末和ΖηΟ粉末之间的摩尔混合比设定为 W〇2.72: ZnO = 1:1。将乙醇用作上述研磨和混合时的分散介质。在空气中干燥所获得的原料 粉末的一次混合物。
[0093] 3.-次混合物的煅烧
[0094]随后，将所获得的原料粉末的一次混合物放入氧化铝制成的坩锅中，且在空气气 氛中，在800°C的温度下煅烧8小时。从使煅烧的粉末的粒径尽可能小的观点来看，优选较低 的煅烧温度，只要所述煅烧温度为允许晶相形成的温度即可。以此方式，获得包括ZnW0 4型 相作为晶相的煅烧产物。
[0095] 4.原料粉末的二次混合物的制备
[0096]随后，将所获得的煅烧产物与作为所制备的原料粉末的Ιη203粉末一起放入锅中， 且进一步放入研磨和混合球磨机中12小时，且研磨并混合12小时以制备原料粉末的二次混 合物。设定煅烧产物与In2〇 3粉末之间的混合比，使得W02.72粉末、ΖηΟ粉末以及In2〇 3粉末之中 的摩尔混合比如表1中的示例1至5中所示。将乙醇用作上述研磨和混合时的分散介质。通过 喷雾干燥对所获得的混合粉末进行干燥。
[0097] 5.二次混合物的模制
[0098] 随后，通过压制模制所获得的二次混合物，且进一步通过CIP在具有室温(5°C至30 °C)的静态水中，在190MPa的压力下进行压力模制。由此获得具有100mm的直径以及约9mm的 厚度的盘状模制体。
[0099] 6.模制体的烧结
[0100] 随后，在表1中的示例1至5中所示的烧结温度下，在空气气氛下，烧结所获得的模 制体8小时。由此获得氧化物烧结体。
[0101] 7.氧化物烧结体的性质的评估
[0102] 通过从氧化物烧结体的一部分获得样本并通过粉末X射线衍射方法进行晶体分析 而识别所获得的氧化物烧结体的晶相。将Cu-Κα射线用作X射线以识别晶相。氧化物烧结体 中存在的晶相在表1中示出。
[0103] 如下识别复合氧化物晶相和作为上述获得的氧化物烧结体的横截面中的红绿柱 石型相的Ιη203型相。
[0104] 从氧化物烧结体的一部分获得样本且样本表面被抛光以使表面光滑。随后，通过 使用SEM-EDX，通过SEM观察样本表面且通过EDX分析相应晶粒的金属元素的组成比。根据这 些晶粒的金属元素的组成比的倾向对晶粒进行分组。随后，可将晶粒分成具有高Zn含量比 率以及高W含量比率的晶粒组，以及具有非常低的Zn含量比率以及非常低的W含量比率且具 有高In含量比率的晶粒组。具有高Zn含量比率以及高W含量比率的晶粒组被断定为作为复 合氧化物晶相的ZnW〇4型相，且具有非常低的Zn含量比率以及非常低的W含量比率以及具有 高In含量比率的晶粒组被断定为作为红绿柱石型相的In 2〇3型相。
[0105] 将复合氧化物晶相占有比率和双相占有比率不于表1中，所述复合氧化物晶相占 有比率为复合氧化物晶相的面积对上述横截面中的氧化物烧结体的该横截面的面积的占 有比率，所述双相占有比率(下文中称为复合氧化物晶相和作为红绿柱石型相的In 2〇3型相 的双相占有比率)为所述复合氧化物晶相和作为红绿柱石型相的In2〇 3型相的总面积对上述 横截面中的氧化物烧结体的上述横截面的面积的占有比率。
[0106] 通过ICP质谱分析法测量所获得的氧化物烧结体中的金属元素和Si的含量。基于 这些含量，计算W对包括在所述氧化物烧结体中的金属元素和Si的含量比率。结果示于表1 中。在表1中，"添加元素"是指选自如下的元素 M:A1(铝）、Ti (钛）、Cr(铬）、Ga(镓）、Hf (铪）、 锆(Zr)、Si (硅）、Mo(钼）、V(钒）、Nb(铌）、Ta(钽)和Bi(铋），且在示例1至5中没有使用添加元 素。
[0107] 通过激光闪光法测量获得的氧化物烧结体的热导率。从氧化物烧结体的一部分获 得样本并加工成20mm直径X 1mm厚度的盘状。为了获得良好的热吸收和辐射率，在样本表面 上施加碳喷涂，其后，利用脉冲激光束照射样本表面。激光束具有1.06μπι的波长和0.4毫秒 的脉冲宽度。在表1中示出假定示例1的热导率为1时的各个示例的相对热导率。
[0108] 8.靶的制造
[0109] 将所获得的氧化物烧结体加工成具有3英寸(76.2_)直径以及5.0_厚度的靶。
[0110] 9.半导体器件的制造
[0111] (1)栅电极的形成
[0112]参照图2(A)，首先制备50mmX 50mmX 0.6mm厚度的合成石英玻璃衬底作为衬底11， 且具有1 OOnm厚度的Mo电极通过溅射方法形成在衬底11上作为栅电极12。
[0113] (2)栅绝缘膜的形成
[0114]参照图2(B)，随后，具有200nm厚度的非晶SiOx膜通过等离子体CVD方法形成在栅 电极12上作为栅绝缘膜13。
[0115] (3)氧化物半导体膜的形成
[0116] 参照图2(C)，随后，具有35nm厚度的氧化物半导体膜14通过经由使用由示例1至5 中各自的氧化物烧结体加工成的靶的RF (交流)磁控溅射方法形成在栅绝缘膜13上。在此， 具有3英寸(76.2mm)直径的靶的平面为溅射表面。
[0117] 具体地，具有上述栅电极12以及其上形成的栅绝缘膜13的衬底11被设置在溅射设 备(未示出）的膜形成腔中的水冷衬底保持器上，使得露出栅绝缘膜13。上述靶以90mm的距 离设置以面对栅绝缘膜13。膜形成腔中的真空度设定为约6Xl(T 5Pa且如下地溅射靶。
[0118] 首先，利用栅绝缘膜13和靶之间插入的挡板，将Ar(氩)气和02(氧)气的混合气体 引入膜形成腔中直至达到〇.5Pa的压力。混合气体中的0 2气的含量比率为1体积％。将120W 的RF电功率施加至靶以引起溅射放电，且由此进行靶表面的清洗(预溅射)10分钟。
[0119]随后，将120W的溅射RF电功率施加至同一靶，且在保持膜形成腔中的气氛的条件 下，移除上述挡板且氧化物半导体膜14形成在栅绝缘膜13上。偏压没有特意施加至衬底保 持器且衬底保持器仅为水冷的。此时，设定膜形成时间使得氧化物半导体膜14具有35nm的 厚度。以此方式，通过使用从氧化物烧结体加工的靶，通过RF(交流)磁控溅射方法形成氧化 物半导体膜14。氧化物半导体膜14用作作为半导体器件10的TFT(薄膜晶体管）中的沟道层。 各个示例中的氧化物半导体膜14的膜形成速度示于表2中。由表2可以看出，当W含量比率变 得太高时膜形成速度降低。
[0120]随后，蚀刻由此形成的氧化物半导体膜14的一部分以形成源电极形成部14s，漏电 极形成部14d以及沟道部14c。将源电极形成部14s以及漏电极形成部14d各自的主面尺寸设 定为lOOgmXIOOym，且将沟道长度C L(参照图1(A)和1(B)以及图2,沟道长度CL是指源电极15 和漏电极16之间的沟道部14c的距离)设定为40μηι，且将沟道宽度C w(参照图1 (A)和1 (B)以 及图2,沟道宽度Cw是指沟道部14c的宽度)设定为50μπι。此时，在高度上示于图1和2中的25 个沟道部以及在宽度上的25个沟道部以3mm间隔设置在75mmX 75mm的衬底主面中，使得作 为高度上的半导体器件的25个薄膜晶体管(TFT)以及宽度上的25个薄膜晶体管以3mm间隔 设置在75mm X 75mm的衬底主面中。
[0121 ]具体地，通过以草酸:水=1:10的体积比制备包括草酸和水的蚀刻水溶液，且将具 有依次形成在衬底11上的栅电极12、栅绝缘膜13以及氧化物半导体膜14的衬底11浸入这种 蚀刻水溶液中而进行氧化物半导体膜14的一部分的上述蚀刻。此时，在热浴中使蚀刻水溶 液的温度升至40 °C。
[0122] (4)源电极和漏电极的形成
[0123] 参照图2(D)，随后在氧化物半导体膜14上形成彼此分离的源电极15以及漏电极 16。
[0124] 具体地，在氧化物半导体膜14上施加抗蚀剂(未示出）且曝光并显影使得仅露出氧 化物半导体膜14的源电极形成部14s以及漏电极形成部14d的主面。通过溅射方法分别在氧 化物半导体膜14的源电极形成部14s以及漏电极形成部14d的主面上形成彼此分离的作为 源电极15的具有100nm厚度的Mo电极以及作为漏电极16的具有100nm厚度的Mo电极。随后， 剥离氧化物半导体膜14上的抗蚀剂。对于作为源电极以及漏电极的这些Mo电极来说，对于 一个沟道部设置一个源电极和一个漏电极使得作为高度上的半导体器件的25个薄膜晶体 管(TFT)以及宽度上的25个薄膜晶体管以3mm间距设置在75mmX 75mm的衬底主面中。由此制 造包括作为沟道层的氧化物半导体膜14的TFT作为半导体器件10。
[0125] 随后，在氮气气氛下，在300°C下热处理作为半导体器件10的所获得的TFT1小时。
[0126] 10.半导体器件的特性的评估
[0127] 如下评估作为半导体器件的TFT的特性。首先，使测量针与栅电极、源电极以及漏 电极接触。7V的源漏电压Vds施加至源电极和漏电极之间，且施加至源电极和栅电极之间的 源栅电压V gs从10V改变至15V且此时测量源漏电流Ids。将源栅电压Vgs为-5V时的源漏电流Ids 定义为截止电流。将各个示例中的截止电流的值示于表2中。将源栅电压Vgs为15V时的源漏 电流Ids定义为导通电流并且将导通电流的值对截止电流的值的比示于表2中。
[0128] 随后，对于作为以3mm间距设置在75mm X 75mm的衬底主面中的高度上的25个半导 体器件和宽度上的25个半导体器件的全部TFT，获得了源漏电流Ids为1 X 10_5A时的源栅电 压Vgs并将源栅电压Vgs的变化作为△ Vgs示于表2中。表2显示，随着变化△ ￥83变得更小，主面 中的作为半导体器件的TFT的特性的变化变得更小。

[0132] (示例6 至 8)
[0133] 1.粉末原料的制备
[0134] 以与示例1至5相似的方式制备了 W〇2.o粉末、ZnO粉末和In2〇3粉末，不同之处在于制 备了具有〇 · 5μπι至1 · 2μπι的粒径且具有99 · 9质量％的纯度的WO2.0粉末代替具有0 · 5μπι至1 · 2μ m的粒径且具有99.9质量％的纯度的恥2.72粉末。
[0135] 2.原料粉末的一次混合物的制备
[0136] 首先，在所制备的原料粉末中，将W02.o粉末和ZnO粉末放入球磨机中，且研磨并混 合18小时以制备原料粉末的一次混合物。将W0 2.Q粉末和ZnO粉末之间的摩尔混合比设定为 W02. 〇: ZnO = 3:2。将乙醇用作上述研磨和混合时的分散介质。在空气中干燥所获得的原料粉 末的一次混合物。
[0137] 3.-次混合物的煅烧
[0138] 随后，将所获得的原料粉末的一次混合物放入氧化铝制成的坩锅中，且在空气气 氛中，在950°C的温度下煅烧5小时。从使煅烧的粉末的粒径尽可能小的观点来看，优选较低 的煅烧温度，只要所述煅烧温度为允许晶相形成的温度即可。以此方式，获得包括Zn 2W308型 相作为晶相的煅烧产物。
[0139] 4.原料粉末的二次混合物的制备
[0140]随后，将所获得的煅烧产物与作为所制备的原料粉末的Ιη205粉末一起放入锅中， 且进一步放入研磨和混合球磨机中12小时，且研磨并混合12小时以制备原料粉末的二次混 合物。设定煅烧产物与In2〇3粉末之间的混合比，使得W02.〇粉末、ZnO粉末以及In 2〇3粉末之中 的摩尔混合比如表1中的示例6至8中所示。将乙醇用作上述研磨和混合时的分散介质。通过 喷雾干燥对所获得的混合粉末进行干燥。
[0141] 5.二次混合物的模制
[0142] 随后，以与示例1至5相似的方式获得了具有100mm的直径以及约9mm的厚度的盘状 模制体，不同之处在于使用了所获得的二次混合物。
[0143] 6.模制体的烧结
[0144] 随后，在表1中的示例6至8中所示的烧结温度下，在空气气氛下，烧结所获得的模 制体8小时。由此获得氧化物烧结体。
[0145] 7.氧化物烧结体的性质的评估
[0146] 通过粉末X射线衍射方法进行晶体分析而识别所获得的氧化物烧结体的晶相。将 Cu-Κα射线用作X射线以识别晶相。识别了作为红绿柱石型相的Ιη203型相的存在和复合氧化 物晶相的Zn2W3〇8型相的存在。随后，以与不例1至5相似的方式进彳丁复合氧化物晶相占有比 率的计算、复合氧化物晶相和作为红绿柱石型相的In 2〇3型相的双相占有比率的计算、W含量 比率的计算和相对热导率的计算，不同之处在于将通过使用SEM-EDX分组的具有高Zn含量 比率和高W含量比率的一组晶粒断定为作为复合氧化物晶相的Zn 2W3〇8型相。结果示于表1 中。在示例6至8中没有使用添加元素。
[0147] 8.靶的制造
[0148] 与示例1至5相似，将所获得的氧化物烧结体加工成具有3英寸(76.2mm)直径以及 5.0mm厚度的革巴。
[0149] 9.半导体器件的制造
[0150] 与示例1至5相似，制造了作为半导体器件的TFT。在各个示例中的氧化物半导体膜 14的膜形成速度示于表2中。
[0151] 10.半导体器件的特性的评估
[0152] 将源栅电压Vgs为-5V时的源漏电流Ids定义为截止电流的值。将源栅电压Vgs为15V 时的源漏电流Ids定义为导通电流的值。然后，与示例1至5相似，测量了作为为半导体器件的 TFT的特性的导通电流的值对截止电流的值之比和源栅电压Vgs的变化Δ Vgs。结果示于表2 中。
[0153] (示例9 至 13)
[0154] 1.粉末原料的制备
[0155] 以与示例1至5相似的方式制备了 W02.72粉末、Sn02粉末和In2〇3粉末，不同之处在于 制备了具有Ι.Ομπι的平均粒径且具有99.99质量％的纯度的511〇2粉末代替具有1.(^111的平均 粒径且具有99.99质量％的纯度的ΖηΟ粉末。
[0156] 2.原料粉末的一次混合物的制备
[0157] 首先，在所制备的原料粉末中，将W02.72粉末和Sn02粉末放入球磨机中，且研磨并混 合18小时以制备原料粉末的一次混合物。将W02.72粉末和Sn〇2粉末之间的摩尔混合比设定为 W〇2.72: Sn02 = 1:1。将乙醇用作上述研磨和混合时的分散介质。在空气中干燥所获得的原料 粉末的一次混合物。
[0158] 3 ·-次混合物的煅烧
[0159] 随后，将所获得的原料粉末的一次混合物放入氧化铝制成的坩锅中，且在空气气 氛中，在650Γ的温度下煅烧5小时。从使煅烧的粉末的粒径尽可能小的观点来看，优选较低 的煅烧温度，只要所述煅烧温度为允许晶相形成的温度即可。以此方式，获得包括WSn0 4型 相作为晶相的煅烧产物。
[0160] 4.原料粉末的二次混合物的制备
[0161] 随后，将所获得的煅烧产物与作为所制备的原料粉末的Ιη203粉末一起放入锅中， 且进一步放入研磨和混合球磨机中12小时，且研磨并混合12小时以制备原料粉末的二次混 合物。设定煅烧产物与In 2〇3粉末之间的混合比，使得W02.72粉末、Sn02粉末以及In 2〇3粉末之 中的摩尔混合比如表1中的示例9至13中所示。将乙醇用作上述研磨和混合时的分散介质。 通过喷雾干燥对所获得的混合粉末进行干燥。
[0162] 5.二次混合物的模制
[0163] 随后，以与示例1至5相似的方式获得了具有100mm的直径以及约9mm的厚度的盘状 模制体，不同之处在于使用了所获得的二次混合物。
[0164] 6.模制体的烧结
[0165] 随后，在表1中的示例9至13中所示的烧结温度下，在空气气氛下，烧结所获得的模 制体8小时。由此获得氧化物烧结体。
[0166] 7.氧化物烧结体的性质的评估
[0167] 通过粉末X射线衍射方法进行晶体分析而识别所获得的氧化物烧结体的晶相。将 Cu-Κα射线用作X射线以识别晶相，识别了红绿柱石型相的Ιη203型相的存在和复合氧化物晶 相的WSn0 4型相的存在。随后，以与示例1至5相似的方式进行复合氧化物晶相占有比率的计 算、复合氧化物晶相和作为红绿柱石型相的In 2〇3型相的双相占有比率的计算、W含量比率的 计算和相对热导率的计算，不同之处在于通过使用SEM-EDX，将晶粒分为具有高Sn含量比率 和高W含量比率的晶粒组，以及具有非常低的Sn含量比率以及非常低的W含量比率且具有高 In含量比率的晶粒组，具有高Sn含量比率以及高W含量比率的晶粒组被断定为作为复合氧 化物晶相的WSn〇4型相，且具有非常低的Sn含量比率以及非常低的W含量比率且具有高In含 量比率的晶粒组被断定为作为红绿柱石型相的In 2〇3型相。结果示于表1中。在示例9至13中 没有使用添加元素。
[0168] 8.靶的制造
[0169] 与示例1至5相似，将所获得的氧化物烧结体加工成具有3英寸(76.2mm)直径以及 5.0mm厚度的革巴。
[0170] 9.半导体器件的制造
[0171] 与示例1至5相似，制造了作为半导体器件的TFT。在各个示例中的氧化物半导体膜 14的膜形成速度示于表2中。
[0172] 10.半导体器件的特性的评估
[0173] 将源栅电压Vgs为-5V时的源漏电流Ids定义为截止电流的值，且将源栅电压Vgs为 15V时的源漏电流Ids定义为导通电流的值。然后，与示例1至5相似，测量了作为为半导体器 件的TFT的特性的导通电流的值对截止电流的值之比和源栅电压V gs的变化AVgs。结果示于 表2中。
[0174] (示例14 至 16)
[0175] 1.粉末原料的制备
[0176] 以与示例9至13相似的方式制备了 WO2.72粉末、Sn〇2粉末和In2〇3粉末。
[0177] 2.原料粉末的一次混合物的制备
[0178] 首先，在所制备的原料粉末中，将W02.72粉末和Sn02粉末放入球磨机中，且研磨并混 合18小时以制备原料粉末的一次混合物。将W02.72粉末和Sn〇2粉末之间的摩尔混合比设定为 W〇2.72: Sn02 = 1: 2。将乙醇用作上述研磨和混合时的分散介质。在空气中干燥所获得的原料 粉末的一次混合物。
[0179] 3.-次混合物的煅烧
[0180] 随后，将所获得的原料粉末的一次混合物放入氧化铝制成的坩锅中，且在空气气 氛中，在800°C的温度下煅烧5小时。从使煅烧的粉末的粒径尽可能小的观点来看，优选较低 的煅烧温度，只要所述煅烧温度为允许晶相形成的温度即可。以此方式，获得包括WSn 2〇5型 相作为晶相的煅烧产物。
[0181 ] 4.原料粉末的二次混合物的制备
[0182] 随后，将所获得的煅烧产物与作为所制备的原料粉末的Ιη203粉末一起放入锅中， 且进一步放入研磨和混合球磨机中12小时，且研磨并混合12小时以制备原料粉末的二次混 合物。设定煅烧产物与In203粉末之间的混合比，使得W02.72粉末、Sn02粉末以及In 2〇3粉末 之中的摩尔混合比如表1中的示例14至16中所示。将乙醇用作上述研磨和混合时的分散介 质。通过喷雾干燥对所获得的混合粉末进行干燥。
[0183] 5.二次混合物的模制
[0184] 随后，以与示例1至5相似的方式获得了具有100mm的直径以及约9_的厚度的盘状 模制体，不同之处在于使用了所获得的二次混合物。
[0185] 6.模制体的烧结
[0186] 随后，在表1中的示例14至16中所示的烧结温度下，在空气气氛下，烧结所获得的 模制体8小时。由此获得氧化物烧结体。
[0187] 7.氧化物烧结体的性质的评估
[0188] 通过粉末X射线衍射方法进行晶体分析而识别所获得的氧化物烧结体的晶相。将 Cu-Κα射线用作X射线以识别晶相，识别了红绿柱石型相的Ιη203型相的存在和复合氧化物晶 相的WSn 2〇5型相的存在。随后，以与示例9至13相似的方式进行复合氧化物晶相占有比率的 计算、复合氧化物晶相和作为红绿柱石型相的In 2〇3型相的双相占有比率的计算、W含量比率 的计算和相对热导率的计算，不同之处在于将通过使用SEM-EDX分组的具有高Sn含量比率 和尚W含量比率的晶粒组断定为作为复合氧化物晶相的WSn2〇5型相。结果不于表1中。在不例 14至16中没有使用添加元素。
[0189] 8.靶的制造
[0190] 与示例1至5相似，将所获得的氧化物烧结体加工成具有3英寸(76.2mm)直径以及 5.0mm厚度的革巴。
[0191] 9.半导体器件的制造
[0192] 与示例1至5相似，制造了作为半导体器件的TFT。在各个示例中的氧化物半导体膜 14的膜形成速度示于表2中。
[0193] 10.半导体器件的特性的评估
[0194] 将源栅电压Vgs为-5V时的源漏电流Ids定义为截止电流的值，且将源栅电压Vgs为 15V时的源漏电流Ids定义为导通电流的值。然后，与示例1至5相似，测量了作为为半导体器 件的TFT的特性的导通电流的值对截止电流的值之比和源栅电压V gs的变化AVgs。结果示于 表2中。
[0195] (示例17 至 19)
[0196] 1.粉末原料的制备
[0197] 以与示例9至13相似的方式制备了 W〇2.o粉末、Sn02粉末和In2〇3粉末，不同之处在于 制备了具有〇 . 5μπι至1.2μπι的粒径且具有99.9质量％的纯度的W02.Q粉末代替具有0.5μπι至 1.2μπι的粒径且具有99.9质量％的纯度的W0 2.72粉末。
[0198] 2.原料粉末的一次混合物的制备
[0199] 首先，在所制备的原料粉末中，将W02.o粉末和Sn02粉末放入球磨机中，且研磨并混 合18小时以制备原料粉末的一次混合物。将W0 2.Q粉末和Sn02粉末之间的摩尔混合比设定为 W02. 〇: Sn02 = 1: 3。将乙醇用作上述研磨和混合时的分散介质。在空气中干燥所获得的原料 粉末的一次混合物。
[0200] 3.-次混合物的煅烧
[0201] 随后，将所获得的原料粉末的一次混合物放入氧化铝制成的坩锅中，且在空气气 氛中，在950°C的温度下煅烧5小时。从使煅烧的粉末的粒径尽可能小的观点来看，优选较低 的煅烧温度，只要所述煅烧温度为允许晶相形成的温度即可。以此方式，获得包括WSn 306型 相作为晶相的煅烧产物。
[0202] 4.原料粉末的二次混合物的制备
[0203]随后，将所获得的煅烧产物与作为所制备的原料粉末的Ιη203粉末一起放入锅中， 且进一步放入研磨和混合球磨机中12小时，且研磨并混合12小时以制备原料粉末的二次混 合物。设定煅烧产物与In2〇 3粉末之间的混合比，使得W02. 〇粉末、Sn02粉末以及In2〇3粉末之中 的摩尔混合比如表1中的示例17至19中所示。将乙醇用作上述研磨和混合时的分散介质。通 过喷雾干燥对所获得的混合粉末进行干燥。
[0204] 5.二次混合物的模制
[0205]随后，以与示例1至5相似的方式获得了具有100mm的直径以及约9_的厚度的盘状 模制体，不同之处在于使用了所获得的二次混合物。
[0206] 6.模制体的烧结
[0207] 随后，在表1中的示例17至19中所示的烧结温度下，在空气气氛下，烧结所获得的 模制体8小时。由此获得氧化物烧结体。
[0208] 7.氧化物烧结体的性质的评估
[0209]通过粉末X射线衍射方法进行晶体分析而识别所获得的氧化物烧结体的晶相。将 Cu-Κα射线用作X射线以识别晶相，识别了红绿柱石型相的Ιη203型相的存在和复合氧化物晶 相的WSn 3〇6型相的存在。随后，以与示例9至13相似的方式进行复合氧化物晶相占有比率的 计算、复合氧化物晶相和作为红绿柱石型相的In 2〇3型相的双相占有比率的计算、W含量比率 的计算和相对热导率的计算，不同之处在于将通过使用SEM-EDX分组的具有高Sn含量比率 和高W含量比率的晶粒组断定为作为复合氧化物晶相的WSn 3〇6型相。结果示于表1中。在示例 17至19中没有使用添加元素。
[0210] 8.靶的制造
[0211]与示例1至5相似，将所获得的氧化物烧结体加工成具有3英寸(76.2mm)直径以及 5.0mm厚度的革巴。
[0212] 9.半导体器件的制造
[0213] 与示例1至5相似，制造了作为半导体器件的TFT。在各个示例中的氧化物半导体膜 14的膜形成速度示于表2中。
[0214] 10.半导体器件的特性的评估
[0215]将源栅电压Vgs为-5V时的源漏电流Ids定义为截止电流的值，且将源栅电压V gs为 15V时的源漏电流Ids定义为导通电流的值。然后，与示例1至5相似，测量了作为为半导体器 件的TFT的特性的导通电流的值对截止电流的值的比和源栅电压V gs的变化AVgs。结果示于 表2中。
[0216] (示例20 至 36)
[0217] 以与示例1至19相似的方式制造了氧化物烧结体，不同之处在于，在制备原料粉末 的二次混合物时，除煅烧产物和Im〇3粉末以外，添加了包括如表3中的示例20至36中所示的 添加兀素的氧化物粉末(Al2〇3、Ti〇2、Cr2〇3、Ga2〇3、Hf〇2、Si〇2、V2〇5、Nb2〇3、Zr〇2、Mo〇2、Ta2〇3、 Bi2〇3)作为原料粉末。包括添加元素的氧化物粉末的摩尔混合比示于表3中。将获得的氧化 物烧结体加工成靶，并且制造了作为半导体器件的TFT，其包括通过经由使用这种靶的RF磁 控溅射方法形成的氧化物半导体膜。
[0218]获得的氧化物烧结体的性质示于表3中，且获得的作为半导体器件的TFT的特性示 于表4中。测量性质和特性的方法与示例1至19的相似。

[0222] (比较例1至2)
[0223] 以与示例1至8或示例9至19相似的方式制造了氧化物烧结体，不同之处在于，当制 造氧化物烧结体时，制备原料粉末的混合物且之后在不进行煅烧的条件下模制并烧结所述 原料粉末的混合物。将获得的氧化物烧结体加工成靶，并且制造了作为半导体器件的TFT， 其包括通过经由使用这种靶的RF磁控溅射方法形成的氧化物半导体膜。由于在不进行煅烧 的条件下模制并烧结所述原料粉末的混合物，所以确认没有产生复合氧化物晶相。比较例1 和2在WO2.72粉末或W〇2.o粉末、ZnO粉末或Sn〇2粉末和In 2〇3粉末之中的摩尔混合比方面彼此 不同。氧化物烧结体的性质示于表3中，且作为半导体器件的TFT的特性示于表4中。测量性 质和特性的方法与所述示例的方法相似。
[0224] 参考表1至4,在作为半导体器件的TFT(薄膜晶体管）中，可以使截止电流降低至低 于1 X 10-ηΑ且可以使低驱动电压下的导通电流对截止电流之比增加至八位数(八位数表示 等于或高于1 X 1〇8且低于1 X 1〇9,下文中将同样适用），所述半导体器件包括:通过使用包括 铟、钨及锌和锡中的至少一种的氧化物烧结体形成的氧化物半导体膜作为沟道层;且包括 复合氧化物晶相作为晶相，所述复合氧化物晶相包括钨及锌和锡中的至少一种。另外，可以 使氧化物烧结体的热导率增加。在表2和4中的导通电流对截止电流之比的部分中，九位数 表示等于或高于1 X 1〇9且低于1 X 1〇1()，且五位数表示等于或高于1 X 1〇5且低于1 X 1〇6。
[0225] 应该理解，本文中公开的实施方式和示例在各个方面都是说明性的和非限制性 的。本发明的范围由权利要求的项而不是以上说明书限定，并且意在包括与权利要求的术 语等价的意思和范围内的任何修改。
[0226] 附图标记列表
[0227] 10半导体器件；11衬底；12栅电极；13栅绝缘膜；14氧化物半导体膜；14c沟道部； 14d漏电极形成部；14s源电极形成部；15源电极；16漏电极。
【主权项】
1. 一种氧化物烧结体，所述氧化物烧结体包括锌和锡中的至少一种、铟以及钨，其中 所述氧化物烧结体包括复合氧化物晶相作为晶相，所述复合氧化物晶相包括锌和锡中 的至少一种以及钨。2. 根据权利要求1所述的氧化物烧结体，进一步包括红绿柱石型相作为晶相。3. 根据权利要求2所述的氧化物烧结体，其中 双相占有比率为等于或高于95%且等于或低于100%，所述双相占有比率为所述氧化 物烧结体的横截面中所述复合氧化物晶相和所述红绿柱石型相的总面积对所述横截面的 面积的占有比率。4. 根据权利要求1至3中的任一项所述的氧化物烧结体，其中 复合氧化物晶相占有比率为尚于〇%且等于或低于50%，所述复合氧化物晶相占有比 率为所述氧化物烧结体的横截面中所述复合氧化物晶相的面积对所述横截面的面积的占 有比率。5. 根据权利要求1至4中的任一项所述的氧化物烧结体，其中 所述复合氧化物晶相包括选自以下组中的至少一种类型的晶相，其中所述组由ZnWO4型 相、Zn2W3O8型相、WSn〇4型相、WSn2O 5型相和WSn3O6型相组成。6. 根据权利要求1至5中的任一项所述的氧化物烧结体，其中 钨对包括在所述氧化物烧结体中的全部金属元素和硅的含量比率为等于或高于0.5原 子％且等于或低于20原子％。7. 根据权利要求1至6中的任一项所述的氧化物烧结体，其中 选自以下组中的至少一种类型的元素对包括在所述氧化物烧结体中的全部金属元素 和硅的含量比率为等于或高于0.1原子％且等于或低于10原子％，其中所述组由铝、钛、铬、 镓、铪、锆、硅、钼、钒、铌、钽和铋组成。8. -种半导体器件，所述半导体器件包括通过使用根据权利要求1所述的氧化物烧结 体作为靶的溅射方法形成的氧化物半导体膜。
【文档编号】H01L21/363GK105899472SQ201580003932
【公开日】2016年8月24日
【申请日】2015年4月8日
【发明人】宫永美纪, 绵谷研, 绵谷研一, 曾我部浩, 曾我部浩一, 粟田英章, 栗巢贤, 栗巢贤一
【申请人】住友电气工业株式会社