具有执行器的半导体装置的制作方法

专利名称：具有执行器的半导体装置的制作方法
技术领域：
本发明涉及具有具备执行器的MEMS(微型机电系统)元件的半导体装置。
背景技术：
近年，具有利用微细加工技术形成的可动结构的MEMS元件的开发日益兴盛。
作为主要的MEMS元件，例如，有可变电容、开关、传感器、陀螺仪、镜面器件等。在这种MEMS元件中，有使用在施加电压时变形的压电体的压电型MEMS元件。
此处，作为用作可变电容的压电型MEMS元件的一例，有美国专利第6359374号说明书及美国专利第6355498号说明书。此美国专利第6359374号说明书及美国专利第6355498号说明书中的执行器是由上部电极、下部电极及夹在这些上部电极和下部电极之间的压电体膜构成的。于是，通过调整施加在执行器的上部电极及下部电极上的电压就可以使执行器成为可动，通过可变电容的上部电极及下部电极间的距离的改变，可使电容值改变。
然而，在美国专利第6359374号说明书及美国专利第6355498号说明书这样的结构中，在压电体膜上存在台阶，并非是平坦的。因此，在对压电体膜的上下电极施加电压时，压电体膜的伸展方向不均匀，向压电体膜的横向方向的伸展量减小。在执行器可动时，可能在压电体膜的台阶部分产生裂纹而降低成品率。
如上所述，在现有的压电型MEMS元件中，由于压电体膜不是平坦的，存在MEMS元件的可靠性低下的问题。
本发明提供谋求提高MEMS元件的可靠性的半导体装置。

发明内容
根据本发明的第1观点的半导体装置是具有表面MEMS元件的半导体装置，包括半导体基板；以及在上述半导体基板的上方设置空间而配置的执行器，该执行器具有下部电极及上部电极和夹在这些下部电极及上部电极之间的压电体层，在上述下部电极、上述上部电极及上述压电体层之中至少上述压电体层的整个表面基本上是平坦的。
根据本发明的第2观点的半导体装置包括具有第1区域和第2区域的半导体基板；在上述第1区域中的上述半导体基板的上方设置空间而配置的、具有下部电极及上部电极和夹在这些下部电极及上部电极之间的压电体层的执行器；在上述第1区域中的上述半导体基板上形成的第1电极层；在上述第1区域中的上述半导体基板的上方与上述第1电极层对置配置，设置上述半导体基板和上述空间而形成的相应于上述执行器的可动而运动的第2电极层；以及在上述第2区域中的上述半导体基板上形成的由与上述第1电极层同质材料构成的栅电极。


图1为示出本发明的实施方式1的MEMS元件的平面图。
图2为示出沿着图1的II-II线的MEMS元件的剖面图。
图3为示出沿着图1的III-III线的MEMS元件的剖面图。
图4为示出本发明的实施方式1的MEMS元件的概略等效电路图。
图5为示出在图2的执行器为可动时的MEMS元件的剖面图。
图6为示出在本发明的实施方式1的执行器为可动时的可变电容的变化的示图。
图7～图13为示出本发明的实施方式1的MEMS元件的制造工序的剖面图。
图14为示出本发明的实施方式2的半导体装置的剖面图。
图15～图17为示出本发明的实施方式2的半导体装置的制造工序的剖面图。
图18为示出本发明的实施方式3的半导体装置的剖面图。
图19为示出本发明的实施方式4的半导体装置的剖面图。
图20为示出本发明的实施方式5的半导体装置的剖面图。
图21为示出本发明的实施方式5的VCO电路的电路图。
图22为示出本发明的实施方式6的收发装置的示意图。
图23为示出本发明的实施方式6的收发装置的匹配电路的电路图。
图24为关于本发明的实施方式6的可变电容的寄生电阻的说明图。
图25为示出本发明的实施方式7的滤波电路的电路图。
图26为示出本发明的实施方式8的MEMS元件的平面图。
图27为示出沿着图26的XXVII-XXVII线的MEMS元件的剖面图。
图28为示出沿着图26的XXVIII-XXVIII线的MEMS元件的剖面图。
图29为示出本发明的实施方式9的MEMS元件的平面图。
图30(a)、(b)为示出沿着图29的XXX-XXX线的MEMS元件的剖面图。
图31为示出沿着图29的XXXI-XXXI线的MEMS元件的剖面图。
图32为示出本发明的实施方式9的MEMS元件的概略等效电路图。
图33为示出本发明的实施方式10的半导体芯片的结构图。
图34为示出实施方式10的微调系统的测试工序的流程图。
图35为示出本发明的实施方式11的半导体芯片的结构图。
图36为示出实施方式11的微调系统的测试工序的流程图。
图37为示出本发明的实施方式11的半导体装置的剖面图。
图38为示出本发明的实施方式11的半导体装置的变形例的剖面图。
图39为示出本发明的实施方式12的MEMS元件的平面图。
图40为示出沿着图39的XL-XL线的MEMS元件的剖面图。
图41为示出沿着图39的XLI-XLI线的MEMS元件的剖面图。
图42为示出图40的执行器为可动时的MEMS元件的剖面图。
图43～图47为示出本发明的实施方式12的MEMS元件的制造工序的剖面图。
图48为示出本发明的实施方式12的MEMS元件和MOS晶体管的混装结构的剖面图。
图49为示出本发明的实施方式12的MEMS元件和铁电存储器的混装结构的剖面图。
图50为示出本发明的实施方式13的MEMS元件的平面图。
图51为示出沿着图50的LI-LI线的MEMS元件的剖面图。
图52为示出沿着图50的LII-LII线的MEMS元件的剖面图。
图53为示出本发明的实施方式13的MEMS元件和MOS晶体管的混装结构的剖面图。
图54为示出本发明的实施方式13的MEMS元件和铁电存储器的混装结构的剖面图。
图55为示出本发明的实施方式14的可动前的MEMS元件的剖面图。
图56为示出本发明的实施方式14的可动时的MEMS元件的剖面图。
图57为示出本发明的实施方式14的MEMS元件和MOS晶体管的混装结构的剖面图。
图58为示出本发明的实施方式14的MEMS元件和铁电存储器的混装结构的剖面图。
图59为示出本发明的实施方式15的MEMS元件的平面图。
图60为示出沿着图59的LX-LX线的MEMS元件的剖面图。
图61为示出沿着图59的LXI-LXI线的MEMS元件的剖面图。
图62(a)、(b)为示出本发明的实施方式15的MEMS元件的可动状态的示图。
图63为示出本发明的实施方式15的MEMS元件和MOS晶体管的混装结构的剖面图。
图64为示出本发明的实施方式15的MEMS元件和铁电存储器的混装结构的剖面图。
图65为示出本发明的实施方式15的MEMS元件的变形例的剖面图。
图66为示出本发明的实施方式16的MEMS元件的平面图。
图67为示出沿着图66的LXVII-LXVII线的MEMS元件的剖面图。
图68为示出沿着图66的LXVIII-LXVIII线的MEMS元件的剖面图。
图69为示出本发明的实施方式16的MEMS元件和MOS晶体管的混装结构的剖面图。
图70为示出本发明的实施方式16的MEMS元件和铁电存储器的混装结构的剖面图。
图71为示出本发明的实施方式17的由变换元件阵列构成的MEMS元件的平面图。
图72为示出本发明的实施方式17的MEMS元件的平面图。
图73为示出沿着图72的LXXIII-LXXIII线的MEMS元件的剖面图。
图74为示出本发明的实施方式17的MEMS元件的变形例的剖面图。
图75为示出本发明的实施方式17的MEMS元件和MOS晶体管的混装结构的剖面图。
图76为示出本发明的实施方式17的MEMS元件和铁电存储器的混装结构的剖面图。
图77为示出本发明的实施方式18的MEMS元件的平面图。
图78为示出沿着图77的LXXVIII-LXXVIII线的MEMS元件的剖面图。
图79为示出本发明的实施方式18的MEMS元件和MOS晶体管的混装结构的剖面图。
图80为示出本发明的实施方式18的MEMS元件和铁电存储器的混装结构的剖面图。
图81～图85为示出本发明的各实施方式的MEMS元件的变形例的剖面图。
图86为本发明的各实施方式的MEMS元件的剖面图，示出在非可动时双支承梁结构的执行器斜向下方的示例的示图。
图87为本发明的各实施方式的MEMS元件的剖面图，示出在非可动时单臂梁结构的执行器斜向下方的示例的示图。
图88为本发明的各实施方式的MEMS元件的剖面图，示出在非可动时双支承梁结构的执行器斜向上方的示例的示图。
图89为本发明的各实施方式的MEMS元件的剖面图，示出在非可动时单臂梁结构的执行器斜向上方的示例的示图。
具体实施例方式
下面参照附图对本发明的实施方式进行说明。在说明时，对所有附图共用的部分赋予相同的标号。
本发明的实施方式涉及具有执行器的表面MEMS。
执行器，为了使MEMS元件的可动部运动，例如，将电气信号变换为机械动作。这一执行器，依驱动方式可以分类为静电型、热力型、电磁型及压电型。其中压电型是利用压电材料的压电效应实现可动结构。具有压电型执行器的MEMS元件(压电型MEMS元件)具有可以同时实现低电压动作和低功耗的优点，例如，适用于便携式机器的部件。
在本发明的实施方式中，是以将这种压电型MEMS元件应用于[1]可变电容、[2]开关、[3]镜面、[4]传感器、[5]超声波变换元件、[6]FBAR(薄膜体声谐振器)滤波器为例进行说明。
可变电容本发明的实施方式1至实施方式11示出压电型MEMS元件用作可变电容的结构。
实施方式1实施方式1是MEMS元件用作可变电容的一例。
(1)结构图1为示出本发明的实施方式1的MEMS元件的平面图。图2为示出沿着图1的II-II线的MEMS元件的剖面图。图3为示出沿着图1的III-III线的MEMS元件的剖面图。图4为示出本发明的实施方式1的MEMS元件的概略等效电路图。下面对实施方式1的MEMS元件的结构进行说明。
如图1及图2所示，在半导体基板(例如，硅基板)11上形成热氧化膜12，在此热氧化膜12上形成可变电容30的第1电极层13。在第1电极层13及热氧化膜12上形成第1绝缘膜14，由该第1绝缘膜14覆盖可变电容30的第1电极层13。
在第1绝缘膜14的一部分上形成第2绝缘膜15，在第1电极层13的上方就存在空洞部34使执行器22a、22b可动。于是，在第2绝缘膜15上跨越空洞部34形成第3绝缘膜18，在此第3绝缘膜18上与第1电极层13对置形成可变电容30的第2电极层27。
在可变电容30的第2电极层27的两侧，与此第2电极层27分开形成执行器22a、22b。此执行器22a、22b由下部电极19、上部电极21以及夹在这些下部电极19及上部电极21之间的压电体层20构成。另外，下部电极19与触点28a、28b及布线层31a、31b相连接，上部电极21与触点29a、29b及布线层32a、32b相连接，在下部电极19及上部电极21上分别施加电压V1、V2。包含这种可变电容30的芯片的尺寸，例如，小于等于2cm×2cm。
如图3所示，在MEMS元件中设置有用来将沟16内的牺牲层(未图示)去掉的开口部33，通过从此开口部33除去牺牲层而在可变电容30的第1及第2电极层13、27之间形成空洞部34。另外，第2电极层27的一部分由开口部33分断，此分断部分成为引出布线层27’。此引出布线层27’经触点35与第1电极层13相连接，对第1电极层13，例如，供给接地电位及可变电位等。
如图4所示，在将上述MEMS元件以概略等效电路图表示时，例如，在可变电容30的两端分别存在引出线的寄生电阻Rv1、Rv2和寄生电感Lv1、Lv2，在可变电容30和基板之间存在寄生电容Cg1、Cg2。因此，优选是半导体基板11与地连接。不过，半导体基板11并不一定必须与地连接。
另外，热氧化膜12，也不一定必须在半导体基板11上形成。另一方面，在形成热氧化膜12时，可以形成很薄的。例如，在将热氧化膜12用作第1电极层13加工时的刻蚀抑制层时，膜厚可以是例如大于等于400nm，而在将热氧化膜12用作绝缘层时，膜厚可以是例如大于等于3nm。
(执行器)上述执行器22a、22b的结构如下。
首先，在下部电极19、上部电极21及压电体层20之中，至少压电体层20是大致平坦的，优选是这三层全都是平坦的。此外，优选是压电体层20的整个表面大致是平坦的，换言之，优选是压电体层20的整个表面，相对半导体基板11的表面是大致平行的平面。
另外，下部电极19的面积，既可以是与上部电极21的面积大致相等，也可以是大于或小于上部电极21的面积。另外，如图所示，在下部电极19的面积大于上部电极21的面积时，具有容易将与下部电极19相连接的触点28a、28b从上方引出的优点。
另外，压电体层20的面积，既可以是与下部电极19的面积大致相等，也可以是大于或小于下部电极19的面积，此外，既可以是与上部电极21的面积大致相等，也可以是大于或小于上部电极21的面积。换言之，压电体层20、下部电极19及上部电极21的平面形状，既可以全部相同，也可以是至少有一层不同。具体言之，例如，也可以使压电体层20的面积小于下部电极19的面积，以使压电体层20只在下部电极19上形成。另外，在由下部电极19、压电体层20及上部电极21构成的层叠结构中，也可以是越是上层面积越小。
另外，压电体层20、下部电极19及上部电极21的侧面，既可以是全部一致(大致平坦)，也可以有不一致的部分。具体言之，例如，压电体层20的侧面也可以是与上部电极21的侧面大致一致。另外，在执行器22a、22b的可变电容30一侧的端部，压电体层20、下部电极19及上部电极21的侧面也可以是大致一致。另外，在执行器22a、22b的与可变电容30相反侧的端部，下部电极19的侧面也可以是比压电体层20及上部电极21的侧面突出。另外，在下部电极19、压电体层20及上部电极21中，既可以是形成为由上层的膜(例如，压电体层20)覆盖下层的膜(例如，下部电极19)的侧面，也可以是全部这些层的侧面形成为与绝缘膜23相接。
另外，压电体层20、下部电极19及上部电极21的平面形状可以是各种形状，例如，也可以是多角形(例如，正方形、长方形、四角形、六角形等等)及圆形。其中，上部电极21的平面形状，也可以是由具有钝角的大于等于5个的边构成的形状，并且在此场合，具有可以抑制上部电极21从压电体层20剥离变形的效果。
另外，压电体层20、下部电极19及上部电极21的膜厚，既可以大致相同，也可以不同。例如，可以使下部电极19的膜厚比上部电极21的膜厚薄，也可以比其厚。另外，压电体层20的膜厚，例如，可以是小于等于0.2nm。
另外，在执行器22a、22b的与可变电容30的相反侧的端部的下方存在绝缘膜15是优选的。就是说，与执行器22a、22b全部位于空洞部34之上相比，优选是执行器22a、22b的一部分位于绝缘膜15之上。这是因为在执行器22a、22b可动时通过将绝缘膜15用作支点，可以提高可动的控制性之故。
(可变电容)上述可变电容30的结构如下。
首先，第2电极层27的面积与第1电极层13的面积相比，或大或小或大致相等均可以。
另外，第1及第2电极层13、27，既可以是不同的平面形状，也可以是大致相同的平面形状。
另外，第1及第2电极层13、27中的至少一个的表面电阻，例如，是小于等于10Ω/□。
另外，第1及第2电极层13、27，可以是大致相同膜厚，也可以是不同膜厚。例如，第1电极层13的膜厚可以比第2电极层27的膜厚为薄，也可以比其厚。
(2)材料上述MEMS元件的各层，例如，可以由下面的材料形成。
作为可变电容30的第2电极层27的材料，例如，可以是Al、Cu、W等。
作为可变电容30的第1电极层13的材料，例如，可以是W、Al、Cu、Au、Ti、Pt、多晶硅等，但为了使第1电极层13低电阻化，优选是使用W。另外，在使用多晶硅作为第1电极层13的材料时，在第1电极层13上设置硅化物层是优选的。除此之外，作为第1电极层13的材料也可以包含Co、Ni、Si、N中的任一种。
作为执行器22a、22b的压电体层20的材料，例如，可以使用PZT(Pb(Zr，Ti)O3)、AlN、ZnO、PbTiO、BTO(BaTiO3)等陶瓷压电材料及PVDF(聚偏氟乙烯)等高分子压电材料。
作为执行器22a、22b的上部电极21及下部电极19的材料，例如，可以使用(a)由Pt、Sr、Ru、Cr、Mo、W、Ti、Ta、Al、Cu、Ni构成的材料组中的任一种组成的材料；(b)包含上述材料组中的至少一种的氮化物；(c)包含上述材料组中的至少一种的导电性氧化物(例如，SrRuO)；(d)由从上述材料组中选择的材料组成的化合物；(e)将从上述(a)至(d)中选择的材料层叠而成的材料等等。
作为第1绝缘膜14，例如，可以使用由SiN组成的单层、由SiO2组成的单层、由Al2O3组成的单层、由SiN/SiO2组成的叠层、由SiN/Al2O3组成的叠层等等。
作为第3绝缘膜18，例如，可以使用由SiN组成的单层、由SiO2组成的单层、由Al2O3组成的单层、由SiN/SiO2组成的叠层、由SiN/Al2O3组成的叠层等等。
作为第4绝缘膜23，例如，可以使用由SiO2组成的单层等。
另外，可变电容30的第1及第2电极层13、27，既可以由相同材料形成，也可以由不同材料形成。另外，执行器22a、22b的上部电极21及下部电极19，既可以由相同材料形成，也可以由不同材料形成。另外，第1及第3绝缘膜14、18，既可以由相同材料形成，也可以由不同材料形成。
(3)动作图5为示出在图2的执行器为可动时的MEMS元件的剖面图。图6为示出在本发明的实施方式1的执行器为可动时的可变电容的变化的示图。本发明的实施方式1的MEMS元件，以下述方式用作可变电容。
(非可动时)首先，使用图2，对执行器22a、22b的非可动时进行说明。
在执行器22a、22b的下部电极19及上部电极21的电压V1、V2，例如，为0V时，执行器22a、22b为不可动，保持图2所示的状态原样不变。在此图2的状态时，可变电容30的电容Cv为最小。
其中，在变成最小电容Cvmin时的第1及第2电极层13、27之间的距离dmax为(第1绝缘膜14的淀积膜厚T1)+(第1电极层13存在的区域中的第1及第3绝缘膜14、18之间的距离X1)+(第3绝缘膜18的淀积膜厚T3)。
在此图2的状态中，第1电极层13存在的区域中的第1及第3绝缘膜14、18之间的距离X1，例如，大约为(距离X2)-(第1电极层13的膜厚)。上述距离X2，是第1电极层13不存在的区域中的第1及第3绝缘膜14、18之间的距离，换言之，成为第1电极层13不存在的区域中的沟16的深度或第2绝缘膜15的淀积厚度T2。
具体言之，距离X2例如为约0.5μm至3.0μm。第1电极层13的膜厚例如为约250nm。第1绝缘膜14的淀积厚度T1例如为约10nm至1μm，例如，为200nm。第3绝缘膜18的淀积厚度T3例如为约10nm至1μm，例如，为200nm。
另外，第1及第3绝缘膜14、18的淀积膜厚T1、T3既可以是大致相同的厚度，也可以是T1比T3厚或薄。
(可动时)下面利用图5对执行器22a、22b的可动时进行说明。
假设在执行器22a、22b的下部电极19的电V1，例如，为接地电位(0V)，上部电极21的电压V2从0V，例如，上升到3V时，执行器22a、22b可动而成为图5所示的状态。就是说，通过使压电体层20在横向方向上弯曲而使执行器22a、22b的可变电容30一侧的端部向下方移动，可变电容30的第1及第2电极层13、27之间的距离缩短。这样，在执行器22a、22b可动而成为第1及第3绝缘膜14、18接触的图5的状态时，可变电容30的电容Cv最大。
此处，成为最大电容Cvmax时的第1及第2电极层13、27之间的距离dmin为(第1绝缘膜14的淀积膜厚T1)+(第3绝缘膜18的淀积膜厚T3)。
这样，通过调整施加到执行器22a、22b的下部电极19及上部电极21上的电压V1、V2可以使执行器22a、22b成为可动，其结果，通过第1及第2电极层13、27之间的距离的变化可以使可变电容30的电容Cv改变。换言之，利用施加到执行器22a、22b上的施加电压V1、V2值可以使可变电容30的电容值Cv改变。
例如，如图6所示，在使执行器22a、22b的下部电极19的电压V1为接地电位(0V)，上部电极21的电压V2从0V变化到3V时，可变电容30的电容Cv从0.08pF变化到13.00pF。另外，其中示出的是可变电容30的电极尺寸为100μm，非可动时的第1及第2电极层13、27之间的距离X1为1μm时的情况。
此处，优选是最大电容Cvmax和最小电容Cvmin的电容比大，例如，在45℃至125℃程度的热处理状态时大于等于20为优选。在以上述方式使可变电容30改变时，例如，可以取大于等于150的电容比。另外，可变电容30的电容比，可以因使用形态不同而有各种改变。
(4)制造方法图7～图13为示出本发明的实施方式1的MEMS元件的制造工序的剖面图。以下对实施方式1的MEMS元件的制造方法进行说明。
首先，如图7所示，例如，在750μm左右的膜厚的半导体基板(例如，硅基板)11上，例如，形成1.3μm左右厚度的热氧化膜12。之后，在热氧化膜12上淀积导电层作为第1电极层13，对此导电层构图。结果，形成可变电容30的第1电极层13。
之后，如图8所示，在第1电极层13及热氧化膜12之上淀积第1绝缘膜14。之后，在第1绝缘膜14之上淀积第2绝缘膜15，对此第2绝缘膜15，例如，利用深度RIE(反应离子刻蚀)进行加工。结果，形成使第1绝缘膜14的一部分暴露的深的沟16。
之后，如图9所示，在第1及第2绝缘膜14、15上淀积牺牲层17。此处，作为牺牲层17的材料，例如，可以使用多晶硅、非晶硅、光刻胶、有机物等等，优选是使用对第1至第3绝缘膜14、15、18的刻蚀选择比高的材料。其后，例如，利用CMP(化学机械抛光)法及背蚀法对牺牲层17进行平坦化一直到第2绝缘膜15暴露出来为止。结果，由牺牲层17填埋沟16。之后，例如，利用CVD(化学汽相淀积)法，在牺牲层17及第2绝缘膜15上形成第3绝缘膜18。
之后，如图10所示，例如，利用溅射法，在第3绝缘膜18之上顺序淀积下部电极19、压电体层20及上部电极21。之后，通过上部电极21及压电体层20的构图使下部电极19的一部分暴露，以及进一步对上部电极21、压电体层20及下部电极19进行构图。这样，就形成由下部电极19、压电体层20及上部电极21构成的压电型的执行器22a、22b。
之后，如图11所示，在执行器22a、22b及第3绝缘膜18之上淀积第4绝缘膜23。其后，在第4绝缘膜23内，形成布线沟24、第1至第4接触孔25a、25b、26a、26b。此处，布线沟24使第3绝缘膜18的一部分暴露，第1及第2接触孔25a、25b使下部电极19的一部分暴露，而第3及第4接触孔26a、26b使上部电极21的一部分暴露。
之后，如图12所示，在布线沟24及第1至第4接触孔25a、25b、26a、26b中埋入导电材料，形成可变电容30的第2电极层27和第1至第4触点28a、28b、29a、29b。
之后，如图13所示，形成与触点28a、28b、29a、29b相连接的布线层31a、31b、32a、32b。之后，形成使牺牲层17的一部分暴露的开口部(图3的开口部33)。其后，从该开口部除去牺牲层17而形成空洞部34。此牺牲层17的除去，在各向同性刻蚀时既可以采用干法刻蚀也可以采用湿法刻蚀，例如，CDE(化学干法刻蚀)进行。这样就可以形成压电型MEMS元件。
另外，此处，因为是示出实施方式1的MEMS元件的制造方法的一例，并不限定于上述方法，可以有各种改变。
在图8及图9的工序中，在绝缘膜15内形成沟16之后，在此沟16中埋入牺牲层17，但并不限定于此。例如，在绝缘膜14上淀积牺牲层17之后，通过构图在此牺牲层17上形成图形，于是，也可以将牺牲层17的周围埋入绝缘膜15。
另外，执行器22a、22b，并不限定于在第3绝缘膜18上直接形成，如图2所示，也可以中间夹着绝缘层在第3绝缘膜18上形成。
另外，在图11及图12的工序中，是在绝缘膜23内形成布线沟24之后，通过在此布线沟24中埋入导电材料形成可变电容30的第2电极层27，但并不限定于此。例如，也可以在绝缘膜18上淀积导电材料之后，通过构图在此导电材料上形成图形，于是，通过在导电材料的周围埋入绝缘膜23而形成可变电容30的第2电极层27。在使用这种方法时，例如，可形成如图2所示的第2电极层27。
另外，在图11及图12的工序中，可变电容30的第2电极层27及触点28a、28b、29a、29b是由同一材料同时形成的，但也可以由不同材料在不同工序中形成是自不待言的。
如上所述，根据上述实施方式1，在使用压电体层20的执行器22a、22b中，压电体层20为大致平坦的。因此，在下部电极19及上部电极21上施加电压V1、V2时，也可以避免压电体层20的伸展方向不均匀，向压电体层20的横向方向的伸展量减小的问题。另外，在执行器22a、22b可动时，由于可以抑制在压电体层20的台阶部分产生裂纹而可以提高成品率。其结果，可以使MEMS元件的可靠性提高。
实施方式2实施方式2是实施方式1的变形例，是在与可变电容同一基板上设置MOS晶体管(例如，CMOS晶体管)的示例。这种MEMS元件和MOS晶体管混装结构，例如，可以应用于低噪声放大器等。
(1)结构图14为示出本发明的实施方式2的半导体装置的剖面图。下面对实施方式2的半导体装置进行说明。
如图14所示，在实施方式2中，与实施方式1不同之点主要在于在设置可变电容30的第1电极层13的半导体基板(例如，硅基板)11上设置MOS晶体管40。具体言之，其结构如下。
在半导体基板11内，例如，形成具有500nm深度的STI(浅沟槽隔离)结构的元件隔离区域43，存在形成用作可变电容30的MEMS元件的第1区域和形成MOS晶体管40的第2区域。
在第2区域中，在半导体基板11的表面上形成P阱42，在此P阱42上中间夹着栅绝缘膜44形成栅电极45。此栅电极45的栅长，例如，为小于等于0.6μm左右。在栅电极45的两侧的P阱42内，形成源/漏扩散层46。在栅电极45的侧面形成侧壁层47。
另一方面，在第1区域，在元件隔离区域43上形成可变电容30的第1电极层13。在此第1电极层13的侧面形成侧壁层48。另外，由于在第1电极层13之下，例如，存在由氧化膜构成的元件隔离区域43，在第1电极层13之下不形成与栅绝缘膜44相当的薄膜，但也可以在第1电极层13及元件隔离区域43之间形成绝缘膜。
这样，在MEMS元件和MOS晶体管混装结构中，可变电容30的第1电极层13与MOS晶体管40的栅电极45可由同一材料形成。
(2)制造方法图15～图17为示出本发明的实施方式2的半导体装置的制造工序的剖面图。以下对实施方式2的半导体装置的制造方法进行说明。
首先，如图15所示，在第2区域的半导体基板(例如，硅基板)11的表面上形成P阱42。之后，在半导体基板11内，例如，形成由氧化膜构成的STI结构的元件隔离区域43。其中，为了确保形成MOS晶体管40的区域，在第2区域的一部分之上不存在元件隔离区域43。
之后，在第1区域的半导体基板11上形成可变电容30的第1电极层13，在第2区域的半导体基板11上中间夹着栅绝缘膜44形成栅电极45。其中，第1电极层13和栅电极45既可以由同一材料同时形成，也可以由不同材料分别形成。
之后，在第2区域中，在栅电极45的两侧的半导体基板11内，形成源/漏扩散层46。之后，在栅电极45的侧面形成侧壁层47，在第1电极层13的侧面形成侧壁层48。其中，既可以在第1电极层13的侧面上由与侧壁层47同一材料同时形成侧壁层48，但也可以不形成侧壁层48。这样，就在第2区域的半导体基板11上形成MOS晶体管40。
之后，如图16所示，淀积第1及第2绝缘膜14、15，在第1区域的第2绝缘膜15上形成沟16。在此沟16内形成牺牲层17，在牺牲层17及第2绝缘膜15上形成第3绝缘膜18。之后，在第1区域的第3绝缘膜18上形成由下部电极19、压电体层20及上部电极21构成的执行器22a、22b。
之后，如图17所示，在执行器22a、22b及第3绝缘膜18上淀积第4绝缘膜23。其后，分别形成布线沟24、第1至第7接触孔25a、25b、26a、26b、49、50a、50b。其中，布线沟24，使第3绝缘膜18的一部分暴露，第1及第2接触孔25a、25b使下部电极19的一部分暴露，第3及第4接触孔26a、26b使上部电极21的一部分暴露，第5接触孔49使栅电极45暴露，而第6及第7接触孔50a、50b使源/漏扩散层46暴露。
之后，如图14所示，在布线沟24、第1至第7接触孔25a、25b、26a、26b、49、50a、50b中埋入导电材料。结果，形成可变电容30的第2电极层27和第1至第7触点28a、28b、29a、29b、51、52a、52b。此外，还形成与触点28a、28b、29a、29b、51、52a、52b相连接的布线层31a、31b、32a、32b、53、54a、54b。之后，形成使牺牲层17的一部分暴露的开口部(与图3的开口部33相当)。于是，从此开口部除去牺牲层17而在第1区域中形成空洞部34。这样就可以形成压电型MEMS元件和MOS晶体管混装的半导体装置。
这样，根据上述实施方式2，不仅可以得到与实施方式1同样的效果，还可以在同一基板11上形成MOS晶体管40和可变电容30。此时，可变电容30的第1电极层13和MOS晶体管40的栅电极44可由同一材料同时形成。也可以做到使制造工序简化。
实施方式3实施方式3是实施方式2的变形例，是在MOS晶体管的形成区域中形成包围P阱的N阱的示例。
图18为示出本发明的实施方式3的半导体装置的剖面图。下面对实施方式3的半导体装置进行说明。
如图18所示，在实施方式3中，与实施方式2主要不同之点在于在第2区域中在比P阱42深的位置形成不同于P阱42的导电型N阱41，并且此N阱41包围P阱42这一点。
如上所述，根据上述实施方式3，可以得到与实施方式2同样的效果。此外，由于P阱42受到N阱41的包围，可以抑制由于MOS晶体管40工作而产生的基板噪声对可变电容30的侵入。
实施方式4实施方式4是实施方式2的变形例，是可变电容的下部电极也用作MOS晶体管的栅电极的示例。
图19为示出本发明的实施方式4的半导体装置的剖面图。下面对实施方式4的半导体装置进行说明。
如图19所示，在实施方式4中，与实施方式2不同之点在于可变电容30的第1电极层13具有与MOS晶体管40相同的结构，并用作MOS晶体管60的栅电极。具体言之，其结构如下。
在第1区域的半导体基板11内形成N阱62，在第2区域的半导体基板11内形成P阱42。在比这些N阱62及P阱42深的半导体基板11内形成N阱61。
于是，在第1区域中，在N阱62之上中间夹着栅绝缘膜63形成可变电容30的第1电极层13用作栅电极。在此第1电极层13的两侧的N阱62内，形成源/漏扩散层64。在第1电极层13的侧面形成侧壁层48。
在这种实施方式4中，执行器22a、22b可动，在可变电容30的第2电极层27接近第1电极层13时，第1电极层13之下的N阱62的导电型反转，在源/漏扩散层64之间有电流流过。这样，第1电极层13作为栅电极工作。
如上所述，根据上述实施方式4，不仅可以得到与实施方式2同样的效果，还可以得到如下效果。
在实施方式4中，可变电容30的第1电极层13，用作MOS晶体管60的栅电极。因此，MOS晶体管60的栅绝缘膜63薄，即使是在此栅绝缘膜63的耐压低时，由于可变电容30大小的电容Cv串联于栅电极(第1电极层13)之上，有效电容值降低，与栅绝缘膜63厚的场合等效，可以提高栅绝缘膜63的耐压。这样，由于MOS晶体管60是用作高耐压元件，所以可以处理在同一基板上形成的MOS晶体管40不能处理的高电压的信号。
实施方式5实施方式5是将实施方式2应用于VCO(电压控制振荡器)电路的示例。
图20为示出本发明的实施方式5的半导体装置的剖面图。图21为示出本发明的实施方式5的VCO电路的电路图。下面对实施方式5的半导体装置进行说明。
如图20所示，在实施方式5中，存在于图21的VCO电路中的可变电容30、MOS晶体管40、电阻70在同一基板上形成。就是说，在同一半导体基板11中，在第1区域中形成可变电容30，在第2区域中形成MOS晶体管40，而在第3区域中形成电阻70。
其中，第1及第3区域具有大致相同的结构，但是与第1区域中设置有空洞部34以使执行器22a、22b可动相对，在第3区域中保留牺牲层17原样不变。于是，第3区域中的电阻70，由于在第1及第2电极层13、27之间存在由绝缘体形成的牺牲层17，可以用作电阻体。
如上所述，根据上述实施方式5，不仅可以得到与实施方式2同样的效果，还可以在同一基板上形成构成VCO电路的可变电容30、MOS晶体管40及电阻70。
实施方式6例如，在像高频(RF)电路及天线这样的应用中，需要寄生分量(设计上必需的电容值以外的寄生电阻、寄生电容、寄生电感等)小，即Q值高的部件。另外，需要这种应用的电子机器主要是在移动式机器(便携式电话、PDA等)中使用，要求低功耗。
于是，在实施方式6中，在收发上述这种应用信号的装置中，使用MEMS元件的可变电容。
图22为示出本发明的实施方式6的收发装置的示意图。图23为示出本发明的实施方式6的收发装置的匹配电路的电路图。图24为关于本发明的实施方式6的可变电容的寄生电阻的说明图。下面对实施方式6的收发装置进行说明。
如图22所示，实施方式6的收发装置的结构包含匹配电路80；例如，移动电视机用天线81；调谐器82；OFDM(正交频分复用)解调LSI83；控制器84以及驱动器IC85。
其中，匹配电路80，如图23所示，是由多个MEMS元件的可变电容30构成的。于是，成为多个可变电容30并联的电路，这些可变电容30的一端与天线81连接，另一端与地连接。另外，匹配电路80，设置在比天线81的前端更靠近调谐器82的位置是优选的。
另外，驱动器IC85，例如，由MOS晶体管构成。此驱动器IC85，可以在与构成匹配电路80的可变电容30的同一基板上形成，例如，也可以在实施方式2等中的第1区域中形成构成匹配电路80的可变电容30，在第2区域中形成构成驱动器IC85的MOS晶体管40。
另外，在与构成匹配电路80的可变电容30的同一基板上也可以形成构成调谐器82的MOS晶体管、构成OFDM解调LSI83的MOS晶体管、构成控制器84的MOS晶体管等。
在这种收发装置中，利用驱动器IC85使匹配电路80的可变电容30改变，接收来自天线81的信号。由匹配电路80接受的信号，利用调谐器82进行调谐，并利用OFDM解调LSI83进行解调。其中，驱动器IC85、调谐器82及OFDM解调LSI83，是由控制器84进行控制的。
如上所述，根据上述实施方式6，不仅可以得到与实施方式1同样的效果，还可以得到如下这样的效果。
在匹配电路80中，例如，使用GaAs开关及PIN二极管时，天线81的电阻Rrad大约为5Ω。因此，信号的损失很大，效率也低。
与此相对，在实施方式6中，由于在匹配电路80中使用由MEMS元件构成的可变电容30，可以将可变电容30的寄生电阻Rrad减小到1Ω左右。结果，由于高频电路及天线等的信号可以以很小的损失进行收发，所以效率可以提高到大于等于40％。此外，由于可以减小可变电容30的寄生电阻Rrad，天线81本身的长度也可以缩短(参照图24)。
实施方式7实施方式7是将实施方式1应用于滤波电路的示例。
图25为示出本发明的实施方式7的滤波电路的电路图。下面对实施方式7的滤波电路进行说明。
如图25所示，在实施方式7中，使用实施方式1的可变电容30形成滤波电路86。此滤波电路86，是由可变电容30和电感87形成串联的单元并由此单元并联而成。
这种滤波电路86，可以借助使可变电容30改变只使所要求的信号通过而用作滤波器。
就是说，在滤波电路86中，频率高的信号(高频信号)由于电感分量而不能通过。因此，滤波电路86，基本上是用作使频率低的信号(低频信号)通过的低通滤波器。不过，即使是低频信号，通过使可变电容30的电容值改变，也可以使其不能通过。就是说，通过减小可变电容30的电容值，可使低频信号不能通过，并且只在加大可变电容30的电容值时，可以只使某一频率的信号通过。这样，通过使可变电容30的电容值改变，就可以只使具有所要求的频率的信号通过。
另外，在滤波电路86内，并联的电感87的电感值既可以全部是相同的值，也可以是不同的值。
如上所述，根据上述实施方式7，不仅可以得到与实施方式1同样的效果，还由于MEMS元件是低电阻，通过使用MEMS元件的可变电容30形成滤波电路86，可以抑制信号衰减。
实施方式8实施方式8是实施方式1的变形例，可变电容的第1电极层(上部电极层)设置两个，而可变电容的第2电极层(下部电极层)处于浮动状态。
图26为示出本发明的实施方式8的MEMS元件的平面图。图27为示出沿着图26的XXVII-XXVII线的MEMS元件的剖面图。图28为示出沿着图26的XXVIII-XXVIII线的MEMS元件的剖面图。下面对实施方式8的MEMS元件进行说明。
如图26至图28所示，在实施方式8中，与实施方式1不同之点在于用作可变电容30的下部电极的第1电极层13a、13b分离成为两个，用作可变电容30的上部电极的第2电极层27处于浮动状态这一点。
在此场合，形成包含第1电极层13a和第2电极层27的可变电容30a(电容Cva)，并形成包含第1电极层13b和第2电极层27的可变电容30b(电容Cvb)。于是，可变电容30a、30b为串联状态。因此，此MEMS元件的整个可变电容Cv如下式(1)所示1/Cv＝1/Cva+1/Cvb...(1)其中，半导体基板11与地连接是优选的。另外，第1电极层13a、13b中的一个与地连接是优选的。另外，半导体基板11的电阻率大于等于500Ω·cm是优选的。
如上所述，根据上述实施方式8，不仅可以得到与实施方式1同样的效果，还可以得到如下这样的效果。
在实施方式8中，用作可变电容30的下部电极的第1电极层13a、13b是分离形成的，用作可变电容30的上部电极的第2电极层27处于浮动状态。因此，因为在第1电极层13a、13b之间可以使信号流过，所以可以使寄生电阻减小。另外，由于第1电极层13a、13b是可以与执行器22a、22b分开独立形成的，就是在只有第1电极层13a、13b形成很厚以求减小寄生电阻时，也不会影响可变电容30。
实施方式9实施方式9是实施方式1的变形例，可变电容的上部电极和执行器的下部电极是共用的。
图29为示出本发明的实施方式9的MEMS元件的平面图。图30(a)、(b)为示出沿着图29的XXX-XXX线的MEMS元件的剖面图。图31为示出沿着图29的XXXI-XXXI线的MEMS元件的剖面图。图32为示出本发明的实施方式9的MEMS元件的概略等效电路图。下面对实施方式9的MEMS元件进行说明。
如图29至图31所示，在实施方式9中，与实施方式1不同之点在于(a)可变电容30n(n＝1，2，3，...)的上部电极和执行器22an、22bn的下部电极19是共用的这一点及(b)多个可变电容30n并联这一点。另外，在本实施方式中，并不一定限定于上述(b)的结构，只要是上述(a)这样的结构即可。
关于(a)点，通过改变执行器22an、22bn的下部电极19与可变电容30n的第1电极层13的距离，可变电容30n的电容Cvn变化。于是，对执行器22an、22bn的下部电极19赋予接地电位。
其中，执行器22an、22bn，也可以是如图30(a)所示，压电体层20及上部电极21，对每一个执行器22an、22bn是分开的，只有下部电极19是共用的，也可以是如图30(b)所示，第n个执行器22an、22bn每一个都是共用由下部电极19、压电体层20及上部电极21构成的3层。
关于(b)点，多个执行器22an、22bn平行配置，通过将这些执行器22an、22bn的两端中间夹着布线层91连接，可以将多个可变电容30n并联。所以，此MEMS元件的整个可变电容Cv如下式(2)所示Cv＝Cv1+Cv2+Cv3+...+Cvn...(2)另外，如图31所示，由于多个执行器22an、22bn，对n列每一个可进行可动控制，所以可以只使一部分执行器22a1、22b1、22a2、22b2的电容Cv1、Cv2改变。
另外，如图32所示，在利用概略等效电路表示上述MEMS元件时，例如，在可变电容30n的两端分别存在引出线的寄生电阻Rvn和寄生电感Lvn，在可变电容30n和基板之间存在寄生电容Cg1、Cg2。
如上所述，根据上述实施方式9，不仅可以得到与实施方式1同样的效果，还可以得到如下这样的效果。
首先，通过共用可变电容30的上部电极和执行器22a、22b的下部电极19，可以缩小MEMS元件的面积，达到部件小型化，低成本化。
另外，通过将多个可变电容30并联，适当设定电极层13、19的面积，电极层13、19之间的距离并进行组合，可以得到所要求的电容Cv1、Cv2、...Cvn的值。此外，即使是各个电容Cv1、Cv2、...Cvn存在偏差，由于在整个MEMS元件中可以吸收各个电容的偏差，所以可以减小整个电容Cv的偏差。
实施方式10上述各实施方式中的可变电容30的电容值Cv，由施加于执行器22a、22b上的电位差|V2-V1|决定。同时，此电容值Cv，受压电材料及执行器结构的制造偏差的影响。具体言之，受压电常数(d31)、杨氏模量、膜厚等制造偏差的影响。所以，为实现所要求的电容值Cv，除了测定制造偏差的效果，优选是还对施加电压V1、V2的值进行微调。
于是，在实施方式10中，对用来实现这种微调的微调系统的示例进行说明。此实施方式10的微调系统，是将对每一个芯片不同的微调值存放到熔丝ROM中的系统。
(1)芯片的结构图33为示出本发明的实施方式10的半导体芯片的结构图。下面对实施方式10的半导体芯片的结构进行说明。
如图33所示，芯片100的结构包含压电型MEMS元件101、熔丝ROM 102、控制电路103及输入输出接口104。
其中，压电型MEMS元件101，是实施方式1等那种结构的MEMS元件。另外，熔丝ROM 102，用作存储压电型MEMS元件101的微调数据的存储器。
(2)测试工序图34为示出实施方式10的微调系统的测试工序的流程图。下面对微调系统的测试工序的流程进行说明。
首先，测定压电型MEMS元件101的制造偏差，确定微调数据(ST1)。此时，在执行器22a、22b上施加的电压V1、V2为规定的电压值，对此时的可变电容30的电容值Cv进行监测即可。
之后，通过利用例如激光装置将熔丝ROM 102的布线切断，将微调数据写入熔丝ROM 102中(ST2)。
之后，利用微调数据监测可变电容30的电容值Cv，验证微调是否正常进行(ST3)。
如上所述，根据上述实施方式10，不仅可以得到与实施方式1相同的效果，还可以得到如下的效果。
考虑到执行器22a、22b的制造偏差等，微调施加电压V1、V2的值，通过将该微调数据编程到熔丝ROM 102中，实现所要求的电容值Cv。
另外，因为微调数据是写入在同一芯片100内的熔丝ROM 102中，所以可以在短时间内进行微调系统的测试工序ST1～ST3。
实施方式11实施方式11是实施方式10的变形例，作为存储微调数据的存储器，代替熔丝ROM使用铁电存储器。
(1)芯片结构图35示出本发明的实施方式11的半导体芯片的结构图。下面，对实施方式11的半导体芯片的结构进行说明。
如图35所示，在实施方式11中，与实施方式10相比不同点在于，为了存储压电型MEMS元件101的微调数据，代替熔丝ROM，使用了铁电存储器110。另外，该铁电存储器110也可以用来存储微调数据以外的数据，例如，程序。
(2)测试工序图36示出实施方式11的微调系统的测试工序的流程图。下面对微调系统的测试工序的流程进行说明。
首先，测定压电型MEMS元件101的制造偏差，确定微调数据(ST1)。此时，在执行器22a、22b上施加的电压V1、V2为规定的电压值，对此时的可变电容30的电容值Cv进行监测即可。
之后，将微调数据写入到铁电存储器110(ST2)。
之后，使用微调数据监视可变电容30的电容值Cv，验证微调是否正常进行(ST3)。
(3)结构图37为示出本发明的实施方式11的半导体装置的剖面图。图38为示出本发明的实施方式11的半导体装置的变形例的剖面图。下面对实施方式11的半导体装置的结构进行说明。
如图37所示，在实施方式11的半导体芯片105中，在同一半导体基板(例如，硅基板)11上，混装压电型MEMS元件101和铁电存储器110。
第1区域中的压电型MEMS元件101，应用图19所示的实施方式4的结构。
第2区域中的铁电存储器110为包含MOS晶体管40和铁电电容115的结构。MOS晶体管40，具有在半导体基板11上中间夹着栅绝缘膜44形成的栅电极45和在此栅电极45的两侧的半导体基板11内形成的源/漏扩散层46。铁电电容115，具有上部电极114、下部电极112以及夹在这些上部电极114及下部电极112之间的铁电膜113。于是，铁电电容115的上部电极114，经触点117、116、111及布线119与源/漏扩散层46连接，下部电极112经触点118与布线120连接。
在这样的实施方式11的半导体装置中，执行器22a、22b的压电体层20和铁电电容115的铁电膜113，是以相同的材料同时形成的。使用铁电膜113之所以可以有两个目的，是因为铁电体具有具有压电性。作为铁电膜113，例如，可以采用PZT。由于此PZT具有很大的压电常数(d31、d32、d33)，作为执行器22a、22b的压电体层20的材料也很优异。此处，PZT的Zr和Ti的组成比优选是从20∶80到50∶50之间。另外，与此相反，具有压电性的材料并不限定于铁电体，例如，A1N具有压电性，但并不是铁电体。
另外，执行器22a、22b的下部电极19和铁电电容115的下部电极112，也可以以同样的材料同时形成。同样，执行器22a、22b的上部电极21和铁电电容115的上部电极114也可以以同样的材料同时形成。
另外，可变电容30的第1电极层13和MOS晶体管40的栅电极45也可以以同样的材料同时形成。
另外，触点28a、28b、118也可以以同样的材料同时形成。同样，触点29a、29b、117也可以以同样的材料同时形成。
另外，布线31a、31b、32a、32b、119、120也可以以同样的材料同时形成。
这样，通过以同样的材料同时形成上述各构成要素，可以削减加工工序，并且还可以降低成本。
如上所述，根据上述实施方式11，不仅可以得到与实施方式10同样的效果，而且还可以得到如下的效果。
在实施方式10中，熔丝ROM 102的编程需要专用的激光装置，并且为了进行激光切断有时增加测试工序及测试时间，其结果，令人担心会增加芯片的成本。
与此相对，在实施方式11中，使用铁电存储器110代替熔丝ROM102。结果，用于存放压电型MEMS元件101的微调数据的非易失性存储器可以很便宜。另外，由于不使用激光切断，也可以削减测试成本。
另外，在实施方式11中，执行器22a、22b的压电体层20和铁电电容115的铁电膜113在同一成膜工序中制作。因此，可以削减加工的工序，可以达到降低成本的目的。
另外，在采用如EEPROM这样的非易失性存储器代替熔丝ROM 102时，可以不经过激光切断工序。然而，在使EEPROM和MEMS元件混装时，掩模数增加也使加工工序变得复杂。所以，与使用EEPROM这种非易失性存储器相比较，使用铁电存储器110这种非易失性存储器是优选的。
上述实施方式11，例如，可以有以下种种改变。
(a)第1区域的压电型MEMS元件的结构，并不限定于图19所示的实施方式4中的结构，可以有种种改变。例如，如图38所示，也可以是可变电容30的上部电极和执行器22a、22b的下部电极19共用，可变电容30的第1电极层13上的绝缘膜14省略，第1电极层13不用作晶体管60的栅电极。
(b)通过在芯片105内设置自动检测电路，全部检测工序都可以自动进行。
(c)因为应该存放于铁电存储器110中的微调数据的位数并不怎么多，存储器单元的大小差不多大也就可以了。所以，也可以采用读出余量大的2T2C型的铁电存储器。或者，为了增加读出的次数，也可以采用非破坏型的铁电存储器。另外，与此相反，也可以增加混装的铁电存储器的容量，存放微调数据以外的信息。将来，MEMS元件与LSI的混装得到发展，可能进行更高程度的信息处理。在这种LSI的程序数据的存放中也可以使用上述铁电存储器。
开关本发明的实施方式12及实施方式13，是示出将压电型MEMS元件用作接触型开关的结构的实施方式。
实施方式12实施方式12，是示出双支承梁结构的开关的MEMS元件的示例的实施方式。
(1)结构图39示出本发明的实施方式12的MEMS元件的平面图。图40示出沿着图39的XL-XL线的MEMS元件的剖面图。图41示出沿着图39的XLI-XLI线的MEMS元件的剖面图。下面对实施方式12的MEMS元件的结构进行说明。
如图39至图41所示，实施方式12的MEMS元件的第1及第2电极层13a、13b、27用作开关130a、130b。于是，在实施方式12中，与用作实施方式1等的可变电容30的MEMS元件不同之点是第1电极层13a、13b的上表面从第1绝缘膜14暴露，并且第2电极层27的下面从第3绝缘膜18暴露这一点。这是为了在开关130a、130b可动时使第1及第2电极层13a、13b、27可直接连接，实现电导通。
(2)动作图42示出图40的执行器为可动时的MEMS元件的剖面图。实施方式12的MEMS元件，以下述方式用作开关。
(非可动时)首先，利用图40对执行器22a、22b的非可动时进行说明。
在执行器22a、22b的下部电极19及上部电极21的电压V1、V2，例如，都是0V时，执行器22a、22b不可动。所以，由于开关130a、130b不接触，开关130a、130b处于断开(off)状态。
(可动时)其次，利用图42对执行器22a、22b的可动时进行说明。
在执行器22a、22b的下部电极19的电压V1，例如，是接地电位(0V)，上部电极21的电压V2，例如，是3V时，执行器22a、22b可动。就是说，通过使压电体层20在横向方向上弯曲使执行器22a、22b的开关130a、130b一侧的端部向下方移动而使开关130a、130b的第1及第2电极层13、27相接触。其结果，开关130a、130b成为接通(on)状态。
(3)制造方法图43至图47示出本发明的实施方式12的MEMS元件的制造工序的剖面图。下面对实施方式12的MEMS元件的制造方法进行说明。
首先，如图43所示，在半导体基板(例如，硅基板)11上形成热氧化膜12，在此热氧化膜12上形成开关130的第1电极层13。之后，在第1电极层13及热氧化膜12上淀积第1绝缘膜14。之后，在第1绝缘膜14上淀积第2绝缘膜15后，形成沟16。
之后，如图44所示，在沟16内，形成牺牲层17并在牺牲层17及第2绝缘膜15上形成第3绝缘膜18。之后，在第3绝缘膜18上形成由下部电极19、压电体层20和上部电极21构成的压电型执行器22a、22b。
之后，如图45所示，执行器22a、22b及第3绝缘膜18上淀积第4绝缘膜23。之后，形成开关130的第2电极层27、第1至第4触点28a、28b、29a、29b。其中，第2电极层27的下表面与第3绝缘膜18的下表面在同一面上或贯通第3绝缘膜18是优选，更优选是能够达到牺牲层17内。其后，形成与触点28a、28b、29a、29b相连接的布线层31a、31b、32a、32b。
之后，如图46所示，形成暴露牺牲层17的一部分的开口部(图41的开口部33)。其后，从该开口部除去牺牲层17，而形成空洞部34。
之后，如图47所示，将第1绝缘膜14的一部分除去，使开关130的第1电极层13的上面暴露。这样，就形成用作开关130的压电型MEMS元件。
另外，第1绝缘膜14的材料，优选是对开关130的第1电极层13及第2绝缘膜15的材料的刻蚀选择比高的材料(即刻蚀速率快的材料)。所以，例如，在第1电极层13由Al构成，第2绝缘膜15由SiN及SiO2构成的场合，作为第1绝缘膜14的材料可使用的有Al2O3、无掺杂SiGe、非晶硅、以高浓度掺杂了磷及硼中的至少一个的SiO2等等。
如上所述，根据上述实施方式12，与实施方式1一样，在使用压电体层20的执行器22a、22b中，至少压电体层20是大致平坦的。因此，即使是在执行器22a、22b的下部电极19及上部电极21上施加电压V1、V2的场合，也可以避免压电体层20的伸展方向不均匀，向压电体层20的横向方向的伸展量减小的问题。另外，在执行器22a、22b可动时，由于可以抑制在压电体层20的台阶部分产生裂纹而可以提高成品率。此外，通过提高执行器22a、22b的控制性，也可以提高开关130的控制性。其结果，可以使MEMS元件的可靠性提高。
另外，在实施方式12中的双支承梁结构的开关MEMS元件，例如，也可以具有以下种种改变。
如图48所示，在与开关MEMS元件同一基板11上，也可以形成MOS晶体管40。在此场合，开关130的第1电极层13和MOS晶体管40的栅电极45可以由同一材料同时形成。
另外，如图49所示，在与开关MEMS元件同一基板11上，也可以形成铁电存储器110。在此场合，开关130的第1电极层13和MOS晶体管40的栅电极45可以由同一材料同时形成，执行器22的各层19、20、21和铁电电容115的各层112、113、114可以由同一材料同时形成。
另外，在开关130中，对于一个第2电极层27并不限定于形成两个第1电极层13a、13b，例如，开关的第1及第2电极层也可以以一对一方式相对应地形成，或对于一个第2电极层形成大于等于3个第1电极层，或对于一个第1电极层形成大于等于2个第2电极层。
实施方式13实施方式13是实施方式12的单臂梁结构变形例。
图50示出本发明的实施方式13的MEMS元件的平面图。图51示出沿着图50的LI-LI线的MEMS元件的剖面图。图52示出沿着图50的LII-LII线的MEMS元件的剖面图。下面对实施方式13的MEMS元件进行说明。
如图50至图52所示，在实施方式13中，与实施方式12的不同之点是执行器22设置在开关130a、130b的单侧。
如上所述，根据上述实施方式13，不仅可以获得与实施方式12同样的效果，而且由于开关的MEMS元件是单臂梁结构，还可以达到MEMS元件小型化的目的。
另外，在实施方式13中的单臂梁结构的开关MEMS元件，例如，也可以具有以下种种改变。
如图53所示，在与开关MEMS元件同一基板11上，也可以形成MOS晶体管40。在此场合，开关130的第1电极层13和MOS晶体管40的栅电极45可以由同一材料同时形成。
另外，如图54所示，在与开关MEMS元件同一基板11上，也可以形成铁电存储器110。在此场合，开关130的第1电极层13和MOS晶体管40的栅电极45可以由同一材料同时形成，执行器22的各层19、20、21和铁电电容115的各层112、113、114可以由同一材料同时形成。
另外，在开关130中，对于一个第2电极层27并不限定于形成两个第1电极层13a、13b，例如，开关的第1及第2电极层也可以以一对一方式相对应地形成，或对于一个第2电极层形成大于等于3个第1电极层，或对于一个第1电极层形成大于等于2个第2电极层。
镜面本发明的实施方式14是示出将压电型MEMS元件用作镜面的结构的实施方式。
(1)结构图55示出本发明的实施方式14的可动前的MEMS元件的剖面图。下面对实施方式14的MEMS元件的结构进行说明。
如图55所示，设置在实施方式14的MEMS元件的空洞部34的上方的电极层27用作镜面140。于是，在实施方式14中，与用作可变电容或开关的MEMS元件不同之点是在热氧化膜12上不存在电极层13。不过，在实施方式14中也可以，例如，为了在元件隔离区域43上形成布线141(参照图57及图58)而在热氧化膜12上设置电极层13。
另外，作为电极层27的材料，例如，可以使用的有Al、Cu、W等，在使其用作镜面140的场合，也可以使用Pt、Ag等材料。另外，Pt、Ag，在不是用作镜面的场合，当然也可以用作电极层27的材料。
(2)动作图56示出本发明的实施方式14的可动时的MEMS元件的剖面图。实施方式14的MEMS元件，以下述方式用作镜面。
(非可动时)首先，利用图55对执行器22的非可动时进行说明。
在执行器22的下部电极19及上部电极21的电压V1、V2，例如，都是0V时，如图55所示，执行器22不可动。在此状态中，与镜面140的表面的垂线P形成角度θ倾斜入射的光Lin入射到镜面140的场合，反射与垂线P形成角度θ倾斜的反射光Lref。
(可动时)其次，利用图56对执行器22的可动时进行说明。
使执行器22的下部电极19的电压V1，例如，是接地电位(0V)，上部电极21的电压V2，例如，是3V。结果，通过使压电体层20在横向方向上弯曲，使执行器22的镜面140一侧的端部向下方移动，如图56所示，使执行器22以角度α倾斜。在此状态中，当光在与图55相同的方向上入射到镜面140时，由于镜面140的表面的垂线P’相对垂线P以角度α倾斜，相对图55的反射光Lref的反射角度，反射光Lref’的角度也以角度α倾斜。这样，通过使执行器22可动，就可以使入射到镜面140上的光的反射角度改变。
如上所述，根据上述实施方式14，与实施方式1一样，在使用压电体层20的执行器22中，至少压电体层20是大致平坦的。因此，即使是在执行器22的下部电极19及上部电极21上施加电压V1、V2的场合，也可以避免压电体层20的伸展方向不均匀，压电体层20的横向方向的伸展量减小的问题。另外，在执行器22可动时，由于可以抑制在压电体层20的台阶部分产生裂纹而可以提高成品率。此外，通过提高执行器22的控制性，也可以提高镜面140的光的反射角度的控制性。其结果，可以使MEMS元件的可靠性提高。
另外，在实施方式14中的镜面MEMS元件，例如，也可以具有以下种种改变。
如图57所示，在与镜面MEMS元件同一基板11上，也可以形成MOS晶体管40。
另外，如图58所示，在与镜面MEMS元件同一基板11上，也可以形成铁电存储器110。在此场合，执行器22的各层19、20、21和铁电电容115的各层112、113、114可以由同一材料同时形成。
在上述图57及图58中，也可以以与MOS晶体管40的栅电极45同一材料同时在空洞部34内的元件隔离区域43上形成布线141。例如，此布线141也可以用作执行器22的上部电极21及下部电极19的引出布线层。另外，例如，通过使镜面140作为可变电容的上部电极，使布线141作为可变电容的下部电极，也可以用作感测镜面140是否由于此可变电容的电容值导致朝向所要求的位置的位置传感器。
另外，图55的MEMS元件，是只在镜面140的单侧存在执行器22的单臂梁结构，但也可以制作成为在镜面140的两侧存在执行器22的双支承梁结构。不过，为了易于进行镜面140的角度调整，与双支承梁结构相比较，单臂梁结构为优选。
传感器本发明的实施方式15及16是示出将压电型MEMS元件用作传感器的结构的实施方式。
实施方式15实施方式15是示出惯性传感器(加速度传感器)的例子的实施方式。
(1)结构图59示出本发明的实施方式15的MEMS元件的平面图。图60示出沿着图59的LX-LX线的MEMS元件的剖面图。图61示出沿着图59的LXI-LXI线的MEMS元件的剖面图。下面对实施方式15的MEMS元件的结构进行说明。
如图59至61所示，在半导体基板(例如，硅基板)11上形成热氧化膜12，在此热氧化膜12上形成可变电容30的第1电极层13。在第1电极层13及热氧化膜12上形成第1绝缘膜14，在此第1绝缘膜14上形成第2绝缘膜15。在此第2绝缘膜15上设置使第1绝缘膜14的一部分暴露的沟16，在此第1电极层13的上方存在空洞部34使执行器22a、22b、22c、22d、22e可动。于是，在空洞部34及第2绝缘膜15之上形成第3绝缘膜18。
在第3绝缘膜18上，与可变电容30的第1电极层13对置形成执行器22a。在此执行器22a的角部分别设置细长的执行器22b、22c、22d、22e。这些执行器22a、22b、22c、22d、22e，由上部电极21、下部电极19及夹在这些上部电极21及下部电极19之间的压电体层20构成。其中，在上部电极21、下部电极19及压电体层20之中，至少压电体层20大致是平坦的。
中央的执行器22a的上部电极21，经触点29a与布线层32a连接。角部的执行器22b、22c、22d、22e的上部电极21，经触点29b、29c、29d、29e与布线层32b、32c、32d、32e分别连接。角部的执行器22b、22c、22d、22e的下部电极19经触点28b、28c、28d、28e与布线层31b、31c、31d、31e分别连接。
(2)动作图62(a)、(b)示出本发明的实施方式15的MEMS元件的可动状态。实施方式15的MEMS元件如下用作惯性传感器。
首先，在惯性传感器150上有惯性力作用时，与此惯性力相应地执行器22a、22b、22c、22d、22e动作。此时，中央的执行器22a也作为针对惯性力的重物而起作用。
其中，如图62(a)所示，在执行器22a、22b、22c、22d、22e上有XY方向的惯性力Fx、Fy作用时，角部的执行器22b、22c、22d、22e，变形成为波浪式的凸凹形状。其结果，相应于这些执行器22b、22c、22d、22e的形状的畸变，压电体层20上下的电极19、21的电压改变。于是，通过感测这一电压的变化，感测惯性力Fx、Fy。
另一方面，如图62(b)所示，在执行器22a、22b、22c、22d、22e上有Z方向的惯性力Fz作用时，角部的执行器22b、22c、22d、22e，全部变形成为凸状(或凹状)。其结果，由于这些执行器22b、22c、22d、22e全部产生同一方向(凸状或凹状)上的畸变，压电体层20上下的电极19、21的电压发生一定的改变。于是，通过感测这一电压的变化，感测惯性力Fz。
此外，Z方向的惯性力Fz，也可以通过可变电容30的电容值C的变化而感测。就是说，如图60及61所示，由于执行器22a和第1电极层13的距离的变化，可变电容30的电容值C变动。通过感测这一电容值C的变化，也可以感测惯性力Fz。
如上所述，根据上述实施方式15，在使用压电体层20的执行器22a、22b、22c、22d、22e中，压电体层20成为大致平坦。因此，可以抑制压电体层20对于惯性力的伸展方向不均匀，压电体层20的向横向方向的伸展量减小。另外，在执行器22a、22b、22c、22d、22e可动时，由于可以抑制在压电体层20的台阶部分产生裂纹而可以提高成品率。此外，由于可以提高压电体层20的畸变引起的电压的变化的可靠性，也可以提高惯性力的检测度。其结果，可以使MEMS元件的可靠性提高。
另外，实施方式15的惯性传感器的MEMS元件，例如，也可以具有如下种种改变。
如图63所示，在与惯性传感器的MEMS元件同一基板11上，也可以形成MOS晶体管40。在此场合，可变电容30的第1电极层13和MOS晶体管40的栅电极45可以由同一材料同时形成。
另外，如图64所示，在与惯性传感器的MEMS元件同一基板11上，也可以形成铁电存储器110。在此场合，可变电容30的第1电极层13和MOS晶体管40的栅电极45可以由同一材料同时形成，执行器22a、22b、22c、22d、22e的各层19、20、21和铁电电容115的各层112、113、114可以由同一材料同时形成。
另外，如图65所示，也可以将中央的执行器22a变更为可变电容30的第2电极层27。
另外，执行器22b、22c、22d、22e，并不限定于设置在执行器22a的角部，例如，也可以设置在执行器22a的各边的中央。
另外，执行器22a的形状并不限定于正方形，例如，也可以是长方形及圆形。同样，执行器22b、22c、22d、22e的形状并不限定于细长形状，例如，也可以是正方形及圆形，为了提高惯性力的检测度，细长形状为优选。
实施方式16
实施方式16是示出压力传感器的示例的实施方式。
图66示出本发明的实施方式16的MEMS元件的平面。图67示出沿着图66的LXVII-LXVII线的MEMS元件的剖面图。图68示出沿着图66的LXVIII-LXVIII线的MEMS元件的剖面图。
下面对实施方式16的MEMS元件进行说明。
如图66至68所示，实施方式16的MEMS元件用作压力传感器160。此压力传感器160的结构，与上述的惯性传感器150大致相同，但与惯性传感器150相比角部的执行器22b、22c、22d、22e也可以制作得更粗。这是因为执行器22b、22c、22d、22e越细，传感器的感测精度越高，但是压力传感器160对感测精度的要求并不像惯性传感器150那样严格。
实施方式16的MEMS元件，以与惯性传感器150同样的方法用作压力传感器160。就是说，在压力传感器160上有压力作用时，与此压力相应地执行器22a、22b、22c、22d、22e动作。其结果，由于相应于这些执行器22b、22c、22d、22e的畸变，压电体层20的上下电极19、21的电压改变，可通过感测这一电压的变化，感测压力。此外，由于执行器22a和第1电极层13的距离的变化，可变电容30的电容值C变动。通过感测这一电容值C的变化，也可以感测压力。
如上所述，根据上述实施方式16，可以得到与实施方式15同样的效果。
另外，实施方式16的压力传感器的MEMS元件，例如，也可以具有如下种种改变。
如图69所示，在与压力传感器的MEMS元件同一基板11上，也可以形成MOS晶体管40。在此场合，可变电容30的第1电极层13和MOS晶体管40的栅电极45可以由同一材料同时形成。
另外，如图70所示，在与压力传感器的MEMS元件同一基板11上，也可以形成铁电存储器110。在此场合，可变电容30的第1电极层13和MOS晶体管40的栅电极45可以由同一材料同时形成，执行器22a、22b、22c、22d、22e的各层19、20、21和铁电电容115的各层112、113、114可以由同一材料同时形成。
另外，也可以将中央的执行器22a变更为可变电容30的第2电极层27(参照图65)。
另外，执行器22b、22c、22d、22e，并不限定于设置在执行器22a的角部，例如，也可以设置在执行器22a的各边的中央。
另外，执行器22a的形状并不限定于正方形，例如，也可以是长方形及圆形。同样，执行器22b、22c、22d、22e的形状并不限定于细长形状，例如，也可以是正方形及圆形。
超声波变换元件本发明的实施方式17是示出将压电型MEMS元件用作超声波变换元件的结构的实施方式。
(1)结构图71示出本发明的实施方式17的由变换元件阵列构成的MEMS元件的平面图。图72示出本发明的实施方式17的MEMS元件的平面图。图73示出沿着图72的LXXIII-LXXIII线的MEMS元件的剖面图。下面对实施方式17的MEMS元件的结构进行说明。
如图71至73所示，实施方式17的MEMS元件用作超声波变换元件171。
如图71所示，形成了铺满多个超声波变换元件170的变换元件阵列171。其中，超声波变换元件170为例如多角形的形状，此处是例如六角形的形状。
如图72及图73所示，超声波变换元件170，横跨设置在绝缘膜15内的空洞部34而设置执行器22。此执行器22，由下部电极19、上部电极21以及夹在这些下部电极19及上部电极21之间的压电体层20构成，在这三层之中至少压电体层20是大致平坦的。
另外，在半导体基板(例如，硅基板)11上形成热氧化膜12，在此热氧化膜12上形成布线层173。在此布线层173上形成第1绝缘膜14，而在此第1绝缘膜14上形成第2绝缘膜15。在此第2绝缘膜15中设置有使第1绝缘膜14的一部分暴露的沟16，存在空洞部34使执行器22可动。在空洞部34及第2绝缘膜15之上形成第3绝缘膜18。于是，执行器22的下部电极19，经触点28～布线层31～触点172与布线层173连接，执行器22的上部电极21，经触点29与布线层32连接。
(2)动作实施方式17的MEMS元件，以下述方式用作超声波变换元件170。
首先，通过在执行器22的上部电极21及下部电极19上施加脉冲电压，使执行器22振动，从执行器22产生超声波U。于是，将电信号变换为声音。另一方面，从检测体(未图示)反射来的振动(声音)由执行器22感测，并由压电体层20变换为电信号。于是，声音变换为电信号。这样，通过利用执行器22进行电信号和声音的变换，用作超声波变换元件170。
如上所述，根据上述实施方式17，在使用压电体层20的执行器22中，至少压电体层20大致是平坦的。因此，可以抑制振动引起的压电体层20的振动的不均匀。另外，在执行器22可动时，由于可以抑制在压电体层20的台阶部分产生裂纹而可以提高成品率。其结果，可以使MEMS元件的可靠性提高。
另外，实施方式17的超声波变换元件170的MEMS元件，例如，也可以具有如下种种改变。
如图74所示，执行器22的下部电极19和布线层173也可以不是使其向上方引出连接，而是直接由触点172连接。
另外，如图75所示，在与超声波变换元件170的MEMS元件同一基板11上，也可以形成MOS晶体管40。在此场合，布线层173和MOS晶体管40的栅电极45可以由同一材料同时形成。
另外，如图76所示，在超声波变换元件170的MEMS元件同一基板11上，也可以形成铁电存储器110。在此场合，布线层173和MOS晶体管40的栅电极45可以由同一材料同时形成，执行器22的各层19、20、21和铁电电容115的各层112、113、114可以由同一材料同时形成。
FBAR滤波器本发明的实施方式18是示出将压电型MEMS元件用作FBAR滤波器的结构的实施方式。此FBAR滤波器，是使用了压电薄膜的共振子，使用例如2GHz的微波波段的振动。
(1)结构图77示出本发明的实施方式18的MEMS元件的平面图。图78示出沿着图77的LXXVIII-LXXVIII线的MEMS元件的剖面图。下面对实施方式18的MEMS元件的结构进行说明。
如图77及78所示，FBAR滤波器180，横跨设置在绝缘膜15内的空洞部34而设置执行器22。此执行器22，由下部电极19、上部电极21以及夹在这些下部电极19及上部电极21之间的压电体层20构成，在这三层之中至少压电体层20是大致平坦的。
另外，在半导体基板(例如，硅基板)11上形成热氧化膜12，在此热氧化膜12上形成第1绝缘膜14，而在此第1绝缘膜14上形成第2绝缘膜15。在此第2绝缘膜15中设置有使第1绝缘膜14的一部分暴露的沟16，存在空洞部34使执行器22可动。在空洞部34及第2绝缘膜15之上形成第3绝缘膜18。于是，执行器22的下部电极19，经触点28与布线层31连接，执行器22的上部电极21，经触点29与布线层32连接。
(2)动作实施方式18的MEMS元件，以下述方式用作FBAR滤波器180。首先，从执行器22的上部电极21输入电信号。此电信号，只在频率与压电体层20谐振时通过。这样一来，MEMS元件就用作FBAR滤波器180。
如上所述，根据上述实施方式18，在使用压电体层20的执行器22中，至少压电体层20大致是平坦的。因此，可以抑制振动引起的压电体层20的振动的不均匀。另外，在执行器22可动时，由于可以抑制在压电体层20的台阶部分产生裂纹而可以提高成品率。其结果，可以使MEMS元件的可靠性提高。
另外，实施方式18的FBAR滤波器180的MEMS元件，例如，也可以具有如下种种改变。
如图79所示，在与FBAR滤波器180的MEMS元件同一基板11上，也可以形成MOS晶体管40。在此场合，执行器22的上部电极21及下部电极19的引出布线层173在空洞部34的元件隔离区域43上形成，此引出布线层173和MOS晶体管40的栅电极45可以由同一材料同时形成。
另外，如图80所示，在FBAR滤波器180的MEMS元件同一基板11上，也可以形成铁电存储器110。在此场合，执行器22的各层19、20、21和铁电电容115的各层112、113、114可以由同一材料同时形成。此外，在执行器22的上部电极21及下部电极19的引出布线层173在空洞部34的元件隔离区域43上形成时，此引出布线层173和MOS晶体管40的栅电极45可以由同一材料同时形成。
除此之外，本发明并不限定于上述各实施方式，在实施阶段，在不脱离其精神的范围内，例如，可以有以下的种种变型。
(1)在上述实施方式中，如图81所示，代替半导体基板11，也可以使用由基板201、埋入绝缘膜202及半导体层203构成的SOI(绝缘层上硅)基板200。在此场合，由于通过由埋入绝缘膜202和STI区域(未图示)包围MEMS元件，可提高绝缘特性，所以可以抑制来自其他元件的噪声的不良影响。
(2)在上述实施方式中，半导体基板11也可以使用具有通常的电阻率(例如，小于等于20Ω·cm)的材料，但优选是具有大于等于500Ω·cm的高电阻率的材料。
(3)在上述实施方式中，例如，在图5等之中，通过将上部电极21的电压V2从0V升高到3V，使执行器22a、22b向下方方向可动，但执行器的可动并不限定于此。例如，控制电极19、21的电压V1、V2，例如，利用构成可变电容30的第2电极层27的膜的内部应力等，也可以使执行器上方方向相反可动。
(4)在上述实施方式中，如图82所示，支承执行器22a、22b的绝缘膜18也可以省略。在此场合，为了使执行器22a、22b的可动提高，可以使下部电极19比上部电极21厚(参照图83)或使用不同材料制作下部电极19和上部电极21来代替第3绝缘膜18。另外，即使是不省略绝缘膜18时，也可以使下部电极19比上部电极21厚或使用不同材料制作下部电极19和上部电极21。
(5)在上述实施方式中，第1绝缘膜14，是为了保护第1电极层13不被氧化等的目的而设置的，但也可以如图84所示将其省略。另外，由于通过在第1及第2电极层13、27之间设置绝缘膜18(有绝缘膜14也可以)，可以使第1及第2电极层13、27的施加电压值具有幅度，可以提高执行器的控制性。
(6)执行器，是将压电体层20夹在下部电极19及上部电极21之间的所谓的单压电芯片(unimorph)结构，但也可以是所谓的双压电芯片(bimorph)结构。就是说，如图85所示，执行器22a、22b，由下部电极211、压电体层212、中部电极213、压电体层214、上部电极215构成，对下部电极211和上部电极215施加电压V1、V2即可。在此场合，通过利用所谓的双压电芯片效应，在执行器22a、22b上施加低电压即可得到很大的驱动。
(7)在上述实施方式中，在非可动时，对于双支承梁及单臂梁结构的任何一个的执行器都是平坦为优选，但也并不限定于此。
例如，如图86及87所示，在非可动时，即执行器22、22a、22b的下部电极19及上部电极21的电压V1、V2两者，例如，为0V时，执行器22、22a、22b的可变电容30一侧的端部也可以成为向下方下沉的状态。这样，在非可动时，执行器22、22a、22b从可动时的支点向下方弯曲，可变电容30的第1及第2电极层13、27之间的距离d也可以比沟16的深度短。
另外，如图88及89所示，在非可动时，即执行器22、22a、22b的下部电极19及上部电极21的电压V1、V2两者，例如，为0V时，执行器22、22a、22b的可变电容30一侧的端部也可以成为朝向上方的相反的状态。这样，在非可动时，执行器22、22a、22b从可动时的支点向上方弯曲，可变电容30的第1及第2电极层13、27之间的距离d也可以比沟16的深度长。
其它的优点和改型对于本领域技术人员是显而易见的。因此，本发明在更广义上不受限于上述具体细节和代表性的实施方式。所以，在不脱离后附的权利要求及其等同物限定的总的发明构思的精神和范围的情况下可以实现各种改型。
权利要求
1.一种具有表面MEMS元件的半导体装置，具有半导体基板；以及在上述半导体基板的上方设置空间而配置的执行器，该执行器具有下部电极及上部电极和夹在这些下部电极及上部电极之间的压电体层，至少上述压电体层的整个表面基本上是平坦的。
2.如权利要求1所述的半导体装置，其特征在于还具有在上述半导体基板上形成的第1电极层；以及在上述半导体基板的上方设置上述空间而配置的、与上述第1电极层对置且相应于上述执行器的可动而移动的第2电极层；且通过使上述第1及第2电极层之间的距离相应于上述执行器的可动而变化，使上述第1及第2电极层用作可变电容。
3.如权利要求2所述的半导体装置，其特征在于还具有在上述第1及第2电极层之间形成的绝缘膜。
4.如权利要求2所述的半导体装置，其特征在于上述半导体基板具有第1区域和第2区域；在上述第1区域中形成上述可变电容；在上述第2区域中形成具有栅电极和源/漏扩散层的晶体管；上述第1电极层由与上述栅电极同质材料形成。
5.如权利要求4所述的半导体装置，其特征在于还具有包围上述源/漏扩散层的第1导电型的第1阱层；以及包围上述第1阱层的第2导电型的第2阱层。
6.如权利要求2所述的半导体装置，其特征在于上述半导体基板具有第1区域和第2区域；在上述第1区域中形成上述可变电容；在上述第2区域中形成具有第1栅电极和第1源/漏扩散层的第1晶体管；上述第1电极层由与上述第1栅电极同质材料形成，在用作上述可变电容的同时用作第2晶体管的第2栅电极。
7.如权利要求2所述的半导体装置，其特征在于上述半导体基板具有第1区域、第2区域和第3区域；在上述第1区域中形成上述可变电容；在上述第2区域中形成具有栅电极和源/漏扩散层的晶体管；在上述第3区域中形成具有在上述半导体基板上形成的第3电极层、在上述半导体基板的上方与上述第3电极层对置配置的第4电极层、以及在上述第3及第4电极层之间形成的绝缘层的电阻元件；上述第1及第3电极层由与上述栅电极同质材料形成；上述第4电极层由与上述第2电极层同质材料形成。
8.如权利要求2所述的半导体装置，其特征在于上述可变电容应用于天线部的匹配电路。
9.如权利要求2所述的半导体装置，其特征在于上述可变电容用作滤波电路。
10.如权利要求2所述的半导体装置，其特征在于还具有在上述半导体基板上形成的与上述第1电极层分离并与上述第2电极层对置的第3电极层；且通过使上述第2及第3电极层之间的距离相应于上述执行器的可动而变化，使上述第2及第3电极层用作可变电容。
11.如权利要求1所述的半导体装置，其特征在于还具有在上述半导体基板上形成的与上述下部电极对置的电极层；且通过使上述下部电极和上述电极层之间的距离相应于上述执行器的可动而变化，使上述下部电极及上述电极层用作可变电容。
12.如权利要求2所述的半导体装置，其特征在于上述半导体基板具有第1区域和第2区域；在上述第1区域中形成上述可变电容；在上述第2区域中形成存放对施加于上述上部电极及上述下部电极的电压值进行微调的数据的熔丝ROM。
13.如权利要求2所述的半导体装置，其特征在于上述半导体基板具有第1区域和第2区域；在上述第1区域中形成上述可变电容；在上述第2区域中形成存放对施加于上述上部电极及上述下部电极的电压值进行微调的数据的铁电存储器。
14.如权利要求13所述的半导体装置，其特征在于上述铁电存储器具有具有栅电极和源/漏扩散层的晶体管；以及具有第1电容电极、第2电容电极及夹在上述第1及第2电容电极之间的铁电膜的铁电电容；且上述铁电膜和上述压电体层是由同一材料形成的。
15.如权利要求1所述的半导体装置，其特征在于还具有在上述半导体基板上形成的第1电极层；在上述半导体基板的上方设置上述空间进行配置，与上述第1电极层对置，相应于上述执行器的可动而移动的第2电极层；且通过使上述第1及第2电极层相应于上述执行器的可动而接触或者不接触，使上述第1及第2电极层用作开关。
16.如权利要求1所述的半导体装置，其特征在于还具有在上述半导体基板的上方设置上述空间进行配置，通过相应于上述执行器的可动而移动使光的反射角度变化的镜面层。
17.如权利要求1所述的半导体装置，其特征在于感测由于作用在上述执行器上的惯性力或压力而引起的上述执行器的移动，将上述执行器用作惯性传感器或压力传感器。
18.如权利要求1所述的半导体装置，其特征在于通过使上述执行器振动进行电信号和声音的变换，将上述执行器用作超声波变换元件。
19.如权利要求1所述的半导体装置，其特征在于通过在上述执行器中使与上述压电体层谐振的电信号通过，将上述执行器用作滤波器。
20.如权利要求1所述的半导体装置，其特征在于上述压电体层只在上述下部电极上形成。
21.如权利要求1所述的半导体装置，其特征在于上述压电体层的平面形状与上述上部电极的平面形状大致相同。
22.如权利要求1所述的半导体装置，其特征在于上述压电体层的面积比上述下部电极的面积小。
23.如权利要求1所述的半导体装置，其特征在于上述下部电极的侧面与绝缘膜相接。
24.一种半导体装置，具有具有第1区域和第2区域的半导体基板；在上述第1区域中的上述半导体基板的上方设置空间而配置的、具有下部电极及上部电极和夹在这些下部电极及上部电极之间的压电体层的执行器；在上述第1区域中的上述半导体基板上形成的第1电极层；在上述第1区域中的上述半导体基板的上方设置上述空间而配置的、与上述第1电极层对置且相应于上述执行器的可动而移动的第2电极层；以及在上述第2区域中的上述半导体基板上配置，由与上述第1电极层同质材料形成的栅电极。
25.如权利要求24所述的半导体装置，其特征在于通过使上述第1及第2电极层之间的距离相应于上述执行器的可动而变化，使上述第1及第2电极层用作可变电容。
26.如权利要求25所述的半导体装置，其特征在于在上述第2区域中形成存放对施加于上述上部电极及上述下部电极的电压值进行微调的数据的铁电存储器；上述铁电存储器具有具有上述栅电极和源/漏扩散层的晶体管；以及具有第1电容电极、第2电容电极及夹在上述第1及第2电容电极之间的铁电膜的铁电电容。
全文摘要
提供一种具有执行器的半导体装置，其中具有半导体基板；在上述半导体基板的上方设置空间进行配置，具有下部电极及上部电极和夹在这些下部电极及上部电极之间的压电体层，在上述下部电极、上述上部电极及上述压电体层之中至少上述压电体层的整个表面大致是平坦的执行器。
文档编号B81B7/02GK1790751SQ20051011943
公开日2006年6月21日 申请日期2005年11月11日 优先权日2004年11月11日
发明者大黑达也, 池桥民雄, 松尾美惠, 关根秀一 申请人:株式会社东芝