半导体集成器件组件及相关制造工艺的制作方法
【专利摘要】本发明公开了一种半导体集成器件组件(40)，其设想：封装(42)，限定内部空间(45)；第一裸片(51)，包括半导体材料；以及第二裸片(52)，与所述第一裸片(51)不同，也包括半导体材料；所述第一裸片(51)和第二裸片(52)被耦合至所述封装(42)的面向所述内部空间(45)的内表面(43a；44a)。所述第二裸片(52)被成形以便在所述内表面(43a；44a)之上部分地与所述第一裸片(51)重叠，使部分(55)以悬臂样式在所述第一裸片(51)之上悬置重叠距离(d)。
【专利说明】半导体集成器件组件及相关制造工艺
【技术领域】
[0001]本发明涉及半导体集成器件组件及相关制造工艺。具体地，以下描述并不暗含任何普遍性丧失地涉及MEMS (微电机系统)类型的声换能器的组件。
【背景技术】
[0002]众所周知，例如电容式的MEMS麦克风之类的声换能器通常包括微机械感测结构，其被设计用于将声压波转换成电量(该示例中是电容变化)；以及读取电子装置，其被设计用于对该电量执行适当处理操作(例如放大操作和滤波操作)以供应电输出信号(例如电压)。
[0003]更详细地并且参见图1，已知类型的MEMS声换能器的微机械感测结构I包括半导体材料(例如硅)的结构层2，其中例如经由化学蚀刻从背侧获得空腔3。隔膜4或振动膜被耦合至结构层2并且在顶部封闭空腔3 ;隔膜4是柔性的，并且在使用时经受根据传入的声波的压力的变形。刚性板5(通常称为“背板”)被设置在隔膜4之上并经由介入的间隔物6(例如，由诸如氧化硅之类的绝缘材料制成)与隔膜4相对。刚性板5构成可变变容检测电容器的固定电极并且具有多个孔7，而该可变变容检测电容器的移动电极由隔膜4构成，多个孔7被设计为实现气体朝向相同隔膜4自由循环(从而使得刚性板5 “声学上可穿透”)。微机械感测结构I还包括(以未示出的方式)隔膜和刚性板电接触，其用于偏置隔膜4和刚性板5并且用于收集由传入的声压波导致的隔膜4的变形所引起的电容变化信号。
[0004]通过已知方式，MEMS声换能器的敏感度取决于微机械感测结构I的隔膜4的机械特性(尤其取决于其所谓的机械“顺从性”)，以及隔膜4和刚性板5的组件类型。
[0005]此外，前声室(所谓的“前室”)的容积(即，使用时通过适当接入端口来自外部环境的声压波穿过的空间)，以及后声室(所谓的“后室”)的容积(即，位于前室关于隔膜4的相对侧上的空间，在使用时设置于参考压力)直接影响换能器的声学性能。
[0006]具体地，前室的容积确定声换能器的上限共振频率，因此确定其在高频处的性能(事实上，声换能器的操作频带必须低于空气振荡的共振频率)。通常，前室的容积越小，在空气振荡的共振频率移向更高频率的范围内换能器的上限截止频率越高。
[0007]后室反而表现为受到压缩的封闭容积，因此后室的容积越小，声换能器的敏感度越低(事实上，其看上去像隔膜的变形被高刚度弹簧的动作阻碍)。因此，通常期望提供大尺寸的后室从而改进声换能器的敏感度。
[0008]MEMS声换能器的前室和/或后室的容积不仅取决于微机械感测结构I的配置，还取决于相关封装的构造，即，全部或部分包围声换能器的半导体材料的裸片的、实现来自外部的电连接的容器、包装或涂层。封装被配置为不仅容纳微机械感测结构I本身，并且还容纳与其相关联的读取电子装置，该读取电子装置通常提供为集成在半导体材料的相应裸片中的ASIC (专用集成电路)。
[0009]图1通过示例方式示出了用于MEMS声换能器的已知封装解决方案，在这里由10指定为一个整体，其中容纳有第一裸片11，其集成有微电机感测结构1，并且还容纳有第二裸片12，其还包括集成有ASIC、电耦合至微电机结构I的半导体材料并且由13指定为一个整体。
[0010]在该解决方案中，第一裸片11和第二裸片12被并排耦合在封装的衬底14上。第一裸片11和第二裸片12之间的电连接15通过引线键合技术提供在对应的接触焊盘之间，由16指定为一个整体，同时适当的金属化层和过孔(未详细示出)在衬底14中提供用于向封装的外部路由电信号。通过引线键合技术获得的其它电连接17被提供在第二裸片12与衬底14的顶面之间，衬底14的顶面耦合至相同裸片11、12。
[0011]封装的帽18也被耦合至衬底14，从而将第一裸片11和第二裸片12封闭在其内部。帽18可以由金属或预先塑造的塑料制成，通过内部涂层金属化层18a以便防止外部电磁信号的干扰(通过提供一种法拉第笼)。帽18具有开口 19以实现从外部引入空气流以及声压波。
[0012]电接触元件(未示出)例如以导电平面或凸块的形式被提供在衬底14的底部，用于键合以及电连接至外部印刷电路。
[0013]存在对MEMS声换能器的组件施加的若干约束，这尤其会在其设计中导致问题，具体地在需要非常紧凑尺寸的情况下，例如，在便携式应用的情况下。
[0014]为了减少横向障碍物，在2011年6月30日以本 申请人:的名义提交的专利申请N0.T02011A000577中，已经提出了竖直堆叠的封装结构，在图2中由20表示并指示，包括第一复合衬底21和第二复合衬底22，其彼此堆叠并固定，其中每个衬底承载有MEMS声换能器的相应裸片11、12。
[0015]如图3a至图3c所描述的那样，使用在以本 申请人:的名义提交的专利申请N0.W02011/076910中详细描述的技术来获得图2中示意性示出的每个复合衬底21和22。
[0016]具体地，图3a图示了基础层23与由相同塑料材料(具体为环氧树脂，特别是层压BT (双马来酰亚胺三嗪))制成的墙壁层24的耦合。基础层23的第一主面23a以及墙壁层24的第一主面24a和第二主面24b使用标准技术由相应的薄金属层25、26和27覆盖。另夕卜，由非导电粘接材料制成的粘接层28例如形成在覆盖墙壁层24的第一主面24a的、待固定至基础层23的金属层26上。
[0017]室29已经贯穿墙壁层24的厚度形成(例如，经由常规化学蚀刻或者激光钻孔工艺)，以便也局部去除金属层26、27和粘接层28。
[0018]接下来，如图3a中箭头所示，基础层23和墙壁层24通过堆叠的方式接合在一起，使得形成图3b中所示的复合衬底。通过此方式，形成室，为了简便起见再次由数字29指示，该室具有由墙壁层24限定的侧壁以及由基础层23限定的底部。
[0019]晶种层30在壁层24的第二主面24b上的金属层27的剩余部分上、墙壁层在室29的侧壁和底部上进行生长。接下来，例如使用电镀技术或溅射技术，在晶种层30上第二金属层31进行生长，具体地其覆盖室29的内部以与层25、27和30 —起形成覆盖层32，还覆盖室29的壁和底部。
[0020]继而，图3c (其示出了颠倒的复合衬底组)，使用标准微加工技术，通过基础层23和覆盖层32形成开口 33。
[0021]覆盖层32在对应于墙壁层24的第二主层24b的区域中还被合适地处理，以此方式以限定电接触结构，并且具体地限定接触焊盘34并且更外部地限定框架形接触区域35 (设计用于实现在连接至适当的参考电势时提供电磁屏蔽)。
[0022]如图2所示，复合衬底21、22通过粘接层36的介入竖直堆叠，并且具有相应的室29的不同延伸，使得容纳在室中的相应裸片11、12横向交错并且竖直地将其中一个裸片部分地设置在另一个之上。具体地，第一复合衬底21在相应的室29内容纳集成有微电机结构I (这里未示出)的第一裸片11，并且第二复合衬底22在相应的室29内容纳集成有ASIC13(这里未示出)的第二裸片12。
[0023]第一复合衬底21的接入开口 33使得能够将声波接入堆叠的封装结构中，其中第二复合衬底22的相应接入开口 33设置相应的室29连通，具体地使得裸片11、12之间能够通过电连接15进行电连接。其他电连接17将第二裸片12连接至由第二复合衬底22的侧壁承载的接触焊盘34。
[0024]通过图2中未示出的方式，基础衬底也被设置在第二复合衬底22(具有与图1衬底14类似的功能)的顶部，通过基础衬底电连接被提供在接触焊盘34与封装结构外部之间。
[0025]所述封装结构具有降低MEMS声换能器的整体尺寸的优点，这归功于对应裸片的
竖直堆叠。
[0026]然而，本 申请人:认为所描述的解决方案在某种程度上制造复杂，这是由于两个复合衬底的形成及堆叠耦合。另外，换能器的声室的尺寸通常没有被优化，并且在设计相同声室方面的自由度可以证明是受限的。
【发明内容】
[0027]本发明的目的是进一步改进集成半导体器件的组件和封装的已知解决方案，具体地关于降低整体尺寸以及优化产生的电特性。
[0028]根据本发明，半导体集成器件组件及相关制造工艺随后如所附权利要求书所限定的那样提供。
【专利附图】
【附图说明】
[0029]为了更好地理解本发明，现在仅通过非限制性示例的方式并且参考所附附图来描述本发明的优选实施方式，其中:
[0030]图1示出了集成器件的示意截面图，尤其是已知类型的具有对应封装的MEMS声换能器；
[0031]图2示出了已知类型的MEMS声换能器组件的透视截面图；
[0032]图3a至图3c是相关制造工艺的相继步骤中图2的换能器的复合衬底的截面图；
[0033]图4示出了根据本发明的第一实施方式具有对应封装的半导体集成器件的示意截面图；
[0034]图5示出了根据本发明的第二实施方式具有对应封装的半导体集成器件的示意截面图；
[0035]图6a至图6c是在用于制造图4或图5器件的裸片的工艺的第一变体的相继步骤中半导体材料晶片的截面图；[0036]图7a至图7c是在用于制造图4或图5器件的裸片的工艺的第二变体的相继步骤中半导体材料晶片的截面图；
[0037]图8a至图8d是在用于制造图4或图5器件的裸片的工艺的第三变体的相继步骤中半导体材料晶片的截面图；以及
[0038]图9示出了根据本发明的其他方面包括集成半导体器件的电子装置的框图。【具体实施方式】
[0039]图4示出了由40指示为整体的提供有封装42的集成半导体器件，包括基础衬底43和帽元件44，帽元件44具有基本杯形构造，耦合至基础衬底43以在封装42内限定空的内部空间45。通过帽元件44，具体地贯穿其底壁厚度，提供了设计用于设置内部空间45与外部环境流体连通的接入开口 46，由47指示为整体(接入开口 46构成内部空间45的唯一出口)。
[0040]具体地，帽元件44是复合衬底，整体等同于参考图2描述的复合衬底21、22，并且因此按照图3a至图3c所示获得。
[0041]基础衬底43例如由通过一个或多个电介质层(例如由层压BT-双马来酰亚胺三嗪构成)分隔的一个或多个导电材料(通常为金属)层组成的多层结构构成；由48指示为整体的电路径通过基础衬底43而提供，例如以通孔和金属路径的形式，用于将面向内部空间45的其内表面43a连接至面向外部环境47的其外表面43b，外表面43b承载适当的、由49指示为整体的电连接元件，例如以球或凸块阵列(在所谓的BGA-球栅阵列-类型的封装情况下)或者触点(在所谓的LGA-平面网格阵列-类型的封装情况下，如图4所示的情况)的形式。
[0042]具体地，帽元件44例如采用键合技术借助于耦合元件50 (例如以焊膏的导电球或凸块的形式)被耦合至基础衬底43的内表面43a顶部。耦合元件50被设置在帽元件44的侧壁的末端部分上的适当接触区域(详细地，在对应于电接触结构的位置，即帽元件44的接触焊盘34和框架形接触区域35 ;这还可以参见前文所述)。
[0043]密封区域50’还被提供在各耦合元件50之间，以便耦合元件50本身彼此绝缘并且将帽元件44与基础衬底43之间的耦合密闭地密封(不出现空隙是非常重要，其可能危害声操作)，所有均沿着对应的耦合周界，例如具有平面图中的方形或矩形。优势在于，耦合元件50和密封区域50’均可以从一个相同材料开始提供，例如专用树脂，诸如ACP(由ThreeBond有限公司提供的各向异性导电剂)，在竖直方向z ( S卩，帽元件44与基础衬底43之间耦合的方向)上定向的已知磁场存在的情况下，经受单个压制过程，可以使其在竖直方向z上导电并且在水平方向上不导电(即，沿着水平面xy中各耦合元件50之间分离的方向)。
[0044]封装42容纳第一裸片(这里由51指示)以及第二裸片52，第一裸片51包括半导体材料(例如硅)，并且集成微电机结构51’(示意性示出)，第二裸片52包括半导体材料(例如硅)，被功能上电耦合至第一裸片51并且集成ASIC52’(其也被示意性图示)。例如，第一裸片51集成MEMS声换能器的检测结构，整体等同于参考图1 (对图1进行参考)所述的那样，并且第二裸片52集成对应的电子电路用于处理并以检测的电量为条件。
[0045]具体地，第一裸片51被布置在封装42中使得对应的结构层(通过与已经参考图I所述的方法类似的方法再次由2指示)与帽元件44的设置为面向内部空间45的内表面44a接触，例如借助于由粘接材料制成的粘接区域(所谓的“裸片附接”区域)53耦合，并且使得对应空腔3面向通过帽元件44提供的接入开口 46并且与其直接流体连通。
[0046]具体地，空腔3的延伸(在水平面xy)大于接入开口 46的对应延伸，使得相同接入开口 46与空腔3完全相通(而不需要直接进入封装42的内部空间45)。空腔3例如表示MEMS声换能器的前腔。
[0047]第二裸片52还借助于相应粘接区域53被耦合至帽元件44的内表面44a。
[0048]根据本发明的一个方面，第二裸片52通过部分地竖直(在竖直方向z上，与水平面xy正交)重叠在第一裸片51之上的方式成形。具体地，第二裸片52包括支撑部分54，具有柱形构造、在竖直方向z上延伸，并且具有借助于相应粘接区域53附接至帽元件44的内表面44a的第一端。
[0049]第二裸片52进一步包括功能部分55，其在距帽元件44的内表面44a —定距离处延伸，从支撑部分54的在竖直方向z上与第一端相对的第二端开始以悬臂样式(限定所谓的“悬臂”)悬置，通过此方式以在第一裸片51之上以重叠距离d(在水平面xy上测量)部分地竖直重叠。功能部分55集成限定ASIC52’的适当电子元件(诸如晶体管、二极管、电阻器等)，并且具有与支撑部分54相对的外表面55a，外表面55a承载第一电接触焊盘56a和第二电接触焊盘56b。
[0050]优势在于，该布置能够通过实质上至少对应于重叠距离为d的因素降低组件的水平尺寸(在与设计用于从外部环境47电接触的外表面43b平行的方向上，并且通常在与水平面xy平行的方向上)。
[0051]在MEMS声换能器的实例中，后室还具有大容积，事实上基本对应于封装42中限定的内部空间45。
[0052]容易理解，第二裸片52的支撑部分54的竖直延伸(高度)大于第一裸片51的对应的竖直延伸。另外，在水平面xy中，第二裸片52的功能部分55的横向延伸大于支撑部分54的对应的横向延伸。
[0053]第二裸片中的ASIC52’与第一裸片51中的微电机结构51’之间的电连接通过引线键合技术提供，其中电线57在第二裸片52的第一接触焊盘56a与由第一裸片51的外表面51a承载的接触焊盘58之间延伸，接触焊盘58和与帽元件44接触的结构层2相对。
[0054]另外，通过例如已经在前述专利申请N0.W02011/076910中描述的类似方式，第二裸片52中的ASIC52’与基础衬底43 (以及朝向用于外部环境47的电连接元件49的对应的电路径48)之间的电连接也借助于引线键合技术提供，其中电线60在第二裸片52的第二接触焊盘56b与耦合元件50以及帽元件44的侧壁的端部分上的对应的接触区域(例如，接触焊盘34)之间延伸。基础衬底43可以在内表面43a上承载面向耦合元件50的其它电接触62，通过此方式可以向电路径48传送电信号。
[0055]备选地，电线60可以提供第二裸片52中的ASIC52’与基础衬底43上的电接触62之间的直接电连接。
[0056]图5示出了再次由40指示的集成半导体器件的不同实施方式。
[0057]该实施方式不同于参考图4所述的实施方式,这是由于第一裸片51和第二裸片52均被耦合至基础衬底43的内表面43a。再次，裸片51、52并排设置，其中第二裸片52以重叠距离为d至少部分地竖直重叠在第一裸片51上。
[0058]在此情况下，用于向封装42的内部流体接入的接入开口 46通过基础衬底43的整个厚度而提供，而不是通过帽元件44的底壁而提供，其在这里完全连续而没有任何中断。
[0059]现在参考图6a至图6c提供对用于制造第二裸片52的工艺的第一变体的描述，该第二裸片52被成形以便在封装42内部分覆盖第一裸片51。
[0060]详细地(图6a)，利用已知的微加工技术在晶片65内提供多个电子电路(示意性示出)，每个电子电路包括ASIC52’，晶片65包括半导体材料的主体(诸如硅)，以及相同主体顶部上的其他绝缘材料层和/或导电材料层。
[0061]具体地，晶片65具有前表面65a和后表面65b,并且电子电路被提供在前表面65a，通过所谓的“前端”机械加工技术适当地彼此相距一定距离设置。
[0062]接下来(图6b)，例如借助于定时DRIE (深反应离子蚀刻)从背部执行材料去除，从后表面65b开始，通过此方式以便在晶片65中限定多个沟槽66，每个沟槽66至少部分在对应ASIC52’下面。
[0063]接下来，晶片65被翻转并且被设置为前表面65a与粘接薄膜67 (所谓的“粘箔”)接触以便经历用于将晶片65单一化为多个裸片的锯切操作。具体地，使用金刚石锯切切割工具68,从后表面65b开始执行锯切晶片65,从而在每个沟槽66的末端位置制成凹槽69,通过此方式来分隔并限定多个裸片，每个裸片被设计用于限定相应的第二裸片52，包括相应的支撑部分54和相应的功能部分55，其集成了相应的ASIC52’。
[0064]继而通过已知方式(这里未示出)从粘接膜67分离每个裸片，从而准备好在封装42内装配以获得集成器件40。
[0065]现在参考图7a至图7c描述用于获得第二裸片52的制造工艺的第二变体。
[0066]通过类似于已经针对第一变体所描述的方式，通过提供再次由65指示的晶片，工艺开始(图7a)，其中多个电子电路已经被制成，每个电子电路包括ASIC52’(示意性示出)。
[0067]晶片65继而被翻转(图7b)，并且被设置为前表面65a与粘接膜67接触以利用此处由68’指示的、例如为金刚石锯类型的第一切割工具经历第一锯切操作，第一切割工具是具有第一尺寸，具体地具有第一宽度(在与后表面65b平行的方向上)。
[0068]第一锯切操作导致对沟槽66的限定，沟槽66从后表面65b开始在晶片65中延伸。
[0069]接下来，晶片65再次在粘接膜67的顶部翻转，经历锯切操作(图7c)用于单一化为多个裸片。具体地，通过与先前已经描述的方法类似的方法使用由68指示的、例如金刚石锯类型的第二切割工具，第二切割工具68具有第二尺寸、具体地具有小于第一宽度的第二宽度(在与后表面65b平行的方向上)。凹槽69因此在每个沟槽66的末端部分处被挖出，通过此方式来分隔并限定裸片，每个裸片被设计为限定相应的第二裸片52，包括相应的支撑部分54和相应的功能部分55，功能部分55集成相应的ASIC52’。
[0070]参考图8a至图8d图示了制造工艺的第三变体以获得第二裸片52。
[0071]如图8a所示，再次由65指示的晶片经历从后部研磨，其中已经提供了多个电子电路，每个电子电路包括ASIC52’(示意性示出)；继而粘接带70被层压在后表面65b上，所谓的BG(后碾)带。
[0072]晶片65 (图8b)继而经历从前表面65a开始的锯切，锯切深度基本对应于总厚度一半，以形成凹槽71 (其具体地分隔相邻ASIC52’ )。在横穿晶片65的整个厚度的直通狭缝构成的示例中，还形成对准标记72。
[0073]晶片65继而被翻转(图8c)，并且被设置为前表面65a与粘接膜67接触，转而以已知方式由环形框架74(所谓“环”)支撑。在此步骤中，粘接带70被去除(剥离操作)。
[0074]继而(图8d)，晶片经历从后表面65b开始的锯切操作，其导致对在晶片65中以诸如到达凹槽71的深度延伸的沟槽66的限定。各个裸片因此被限定在该晶片65中，每个被设计为限定相应的第二裸片52，包括相应的支撑部分54和相应的功能部分55，功能部分55集成相应的ASIC52’。参考从晶片65的后表面65b适当可见的对准标记72执行前述锯切操作。
[0075]通过未示出的方式，继而从粘接膜67通过已知技术(操作被称为“捡起放置”)分隔各个裸片，继而可用于随后的装配操作。
[0076]图9示出了使用集成半导体器件40的电子装置80，其封装42与相同电子装置80的其他部件一起被方便地焊接至印刷电路板80’ (示意性示出)。
[0077]电子装置80除了集成半导体器件40还包括微处理器(CPU)81、连接至微处理器81的存储器区块82，和同样被连接至微处理器81输入/输出接口 83，例如键盘和/或显
/Jn o
[0078]集成半导体器件40与微处理器81通信，并且具体地传送由与MEMS检测结构相关联的ASIC处理的电信号。
[0079]还可以存在扬声器86，用于根据来自集成半导体器件40的电信号(在稍后提供声换能器的情况下)在电子装置80的音频输出(未示出)上生成声音。
[0080]电子装置80优选为移动通信设备，诸如例如手机、PDA、笔记本，还可以是语音记录器、具有语音记录操作的音频文件阅读器、可视游戏控制台、水听器等。
[0081]通过先前描述用于集成半导体器件的所提出的组件以及相关制造工艺的优势已经清楚。
[0082]具体地，再次强调封装内裸片的特殊布置和构造实现了减少集成器件的尤其是在水平面中的障碍物，，因此尤其实现了要获得的紧凑尺寸。
[0083]与传统解决方案相比，该解决方案易于实现，就在竖直方向上的重叠而言可以借助于半导体材料的晶片和封装组件机械加工的标准技术获得。
[0084]此外，所描述的解决方案提供了在空间以及尺寸限定方面更大程度的自由度；例如，在MEMS声换能器的实例中，能够获得用于换能器的后室的大容积。
[0085]最后，在不背离本发明的如所附权利要求书所限定的范围的情况下可以对本文所述以及图示的内容进行修改和改变。
[0086]例如，可以设想组件的元件的不同几何配置，例如关于第二裸片52，其在任意情况
下保证竖直重叠。
[0087]此外，可以设想相关制造工艺的其他改变。例如，功能部分55可以在与支撑部分54的主体不同的主体中提供，支撑部分54通过标准技术(例如，借助于粘接键合)与功能部分55耦合以获得期望的结构。
[0088]此外，通过明显的方式，所表述的组件的解决方案有利地应用于包括至少两个半导体材料的裸片的任意集成器件，从而实现减少对应封装的阻碍物。特别地，在不需要与外部环境流体连通的情况下，封装可以清楚地不设想朝向外部的接入开口。
【权利要求】
1.一种半导体集成器件组件(40)，包括: 封装(42)，限定内部空间(45)； 第一裸片(51)，包括半导体材料；以及 第二裸片(52)，与所述第一裸片(51)不同，也包括半导体材料； 所述第一裸片(51)和所述第二裸片(52)被耦合至所述封装(42)的面向所述内部空间(45)的内表面(43a;44a)， 其特征在于所述第二裸片(52)被成形以便在所述内表面(43a;44a)之上部分地与所述第一裸片(51)重叠。
2.根据权利要求1所述的组件，其中所述第一裸片(51)集成微机械检测结构(51’)，并且所述第二裸片(52)集成ASIC(52’)，所述ASIC(52’)在功能上耦合至所述微机械检测结构(51’)。
3.根据权利要求1或2所述的组件，其中所述第二裸片(52)包括直接耦合至所述内表面(43a ；44a)的第一部分(54)，以及由所述第一部分(54)支撑的第二部分(55)，以此方式以在距所述内表面(43a;44a) —定距离处以悬臂样式悬置，从而以重叠距离(d)与所述第一裸片(51)重叠。
4.根据权利要求3所述的组件，其中所述第一部分(54)和所述第二部分(55)是同一主体(65)的构成部分，包括半导体材料。
5.根据权利要求3或4所述的组件，其中所述第二部分(55)集成ASIC(52’)，并且在其不面向所述第一裸片(51)的外表面(55a)上承载第一连接焊盘(56a);还包括所述第一连接焊盘(56a)与由所述第一 裸片(51)的面向所述第二裸片(52)的相应外表面(51a)所承载的相应连接焊盘(58)之间的电连接线(57)。
6.根据权利要求3至5中任意一项所述的组件，其中所述第一部分(54)具有沿与所述内表面(43a;44a)正交的方向(Z)的、大于所述第一裸片(51)的对应竖直尺寸的竖直尺寸。
7.根据前述权利要求中任意一项所述的组件，其中所述封装(42)包括基础衬底(43)和帽元件(44)，共同限定所述内部空间(45);其中所述基础衬底(43)具有面向所述内部空间(45)的外部并且承载电接触(49)的外表面(43b)，并且所述帽元件(44)具有杯形构造；并且其中所述内表面(44a)是所述帽元件(44)的面向所述内部空间(45)的内壁。
8.根据权利要求1至6中任意一项所述的组件，其中所述封装(42)包括基础衬底(43)和帽元件(44)，共同限定所述内部空间(45);其中所述基础衬底(43)具有面向所述内部空间(45)的外部并且承载电接触(49)的外表面(43b)，并且所述帽元件(44)具有杯形构造；并且其中所述内表面(43a)是所述基础衬底(43)的面向所述内部空间(45)并且与所述外表面(43b)相对的内壁。
9.根据权利要求7或8所述的组件，其中所述封装(42)具有通过所述基础衬底(43)与所述帽元件(44)之间至少一个的接入开口(46)，被设计为设置所述内部空间(45)与外部环境(47)连通；并且其中所述第一裸片(51)集成MEMS声换能器(I)，包括悬置在空腔(3)之上并且面向刚性板(5)的隔膜(2);所述第一裸片(51)被布置在所述接入开口(46)与所述内部空间(45)之间，其中所述空腔(3)与所述接入开口(46)流体连通。
10.根据权利要求7至9中任意一项所述的组件，其中所述帽元件(44)是具有侧壁的杯形；所述侧壁借助于耦合元件(50)被耦合至所述基础衬底(43)，所述耦合元件(50)至少部分地包括导电材料；其中电连接(60)借助于所述耦合元件(50)和由所述侧壁承载的接触区域(34)提供在所述第二裸片(52)与所述基础衬底(43)之间，并且所述接触区域(34)被设置为与所述耦合元件(50)接触。
11.一种电子装置(70)，包括根据前述权利要求中任意一项的半导体集成器件组件(40)，所述电子装置(70)选自包括如下装置的组:手机、PDA、笔记本、语音记录器、具有语音记录器功能的音频阅读器、可视游戏控制台、水听器。
12.一种用于制造集成半导体器件(40)的工艺，包括: 提供包括半导体材料的第一裸片(51)； 提供也包括半导体材料的不同于所述第一裸片(51)的第二裸片(52);以及耦合所述第一裸片(51)和所述第二裸片(52)至封装(42)的面向所述封装(42)的内部空间(45)的内表面(43a ；44a), 其特征在于所述耦合步骤包括在所述内表面(43a;44a)上在所述第一裸片(51)旁边布置所述第二裸片(52);其中提供所述第二裸片(52)的步骤包括成形所述第二裸片(52)以便在所述在所述第一裸片(51)旁边布置所述第二裸片(52)的步骤之后在所述内表面(43a ；44a)之上部分地与所述第一裸片(51)重叠。
13.根据权利要求12所述的工艺，其中所述成形所述第二裸片(52)的步骤包括形成所述第二裸片使得其包括被设计为耦合至所述内表面(43a;44a)的第一部分(54)，以及由所述第一部分(54)支撑的第二部分(55)，所属第二部分(55)在所述第一裸片(51)之上距所述内表面(43a ；44a) 一定距离处以悬臂样式悬置。
14.根据权利要求13所述的工艺，其中所述成形所述第二裸片(52)的步骤包括: 提供具有前部面(65a)和后部面^5b)的半导体材料的晶片(65)； 在所述前部面(65a)处形成ASIC电子电路(52’)； 从所述后部面(65b)开始在所述晶片(65)中形成沟槽(66);以及在所述沟槽(66)的末端部分切割所述晶片(65)，以此方式以获得多个裸片，每个被设计为限定所述第二裸片(52)。
15.根据权利要求14所述的工艺，其中所述形成沟槽(66)的步骤包括使用具有第一宽度的第一切割工具以便从所述后部面(65b)开始挖所述晶片(65);并且其中所述切割所述晶片(65)的步骤包括使用具有小于所述第一宽度的第二宽度的第二切割工具。
16.根据权利要求13所述的工艺，其中成形所述第二裸片(52)的步骤包括: 提供具有前部面(65a)和后部面^5b)的半导体材料的晶片(65)； 在所述前部面(65a)处形成ASIC电子电路(52’)； 在相互邻近的ASIC电子电路(52’ )之间挖出从所述前部面(65a)开始的凹槽(71)；以及从所述后部面(65b)开始切割所述晶片(65)以形成到达相应凹槽(71)的沟槽(66)，以此方式以获得多个裸片，每个被设计为限定所述第二裸片(52)。
【文档编号】B81C1/00GK103641060SQ201310241823
【公开日】2014年3月19日 申请日期:2013年6月14日 优先权日:2012年6月14日
【发明者】S·康蒂, B·维格纳 申请人:意法半导体股份有限公司, 意法半导体国际有限公司