专利名称：半导体器件和用于测试半导体器件的方法
技术领域：
本发明涉及半导体器件，更具体而言，涉及使用互补信号对的用于测试半导体器件的最佳方法，以及结合有测试器电路的半导体器件。
背景技术：
近年来，已经需要进一步扩展半导体器件的功能。此外，已经进行研究以开发具有更高集成度、更低功耗以及更高操作速度的半导体器件。这致使封装件内系统(system-in-package，SiP)的流行，SiP在单个封装件中结合有各种器件，例如CPU、逻辑器件、外围电路和存储器。
为了满足对更高操作速度的需求，最近的半导体器件包括了用在器件的输入级中的差分放大器，以使得能够以高频率传输小幅度信号。诸如SiP之类的结合有多个器件的系统也具有这种差分放大器。例如，在包括存储器和控制器的存储器系统中，控制器将一对互补时钟信号提供到存储器。然后，存储器的差分放大器放大互补时钟信号(将信号合成)，以产生在存储器系统中使用的时钟信号。
操作测试是对这种系统的内部器件执行的。如图1所示，通过从充当测试器件的第一器件31向充当被测器件的第二器件32提供一对互补信号S和/S(符号“/”指示反相)，来执行操作测试。第一器件31将由第二器件32输出的输出值D与作为输出值D的期望值的期望值E相比较，以判断第二器件32是否在正常操作。这判断出在器件31和32之间是否存在缺陷连接。
发明内容
但是，在上述传统的测试方法中，即使在器件31和32之间的用于提供互补信号S的线路或者用于提供互补信号/S的线路断开，第二器件32也将以与其正常工作时(与不存在缺陷连接时)相同的方式操作。在这种情况下，无法检测到用于互补信号S和/S的线路中的缺陷。
如图2(a)所示，当在用于提供互补信号S和/S的线路中不存在缺陷时(在正常工作期间)，第二器件32基于互补信号S和/S的电势电平而产生合成信号CS。具体而言，第二器件32当互补信号/S的电势高于互补信号S的电势时，产生L电平的合成信号CS，并且当互补信号/S的电势低于互补信号S的电势时，产生H电平的合成信号CS。
如图2(b)所示，如果用于提供互补信号S的线路断开，那么用于第一器件31的互补信号S的输出端子被设置为高阻抗，并且被提供到第二器件32的互补信号S的电势被设置为另一互补信号/S的中间电势。因此，在这种情况下，第二器件32以与在正常工作期间(图2(a))相同的方式产生合成信号CS。
如图2(c)所示，如果用于提供互补信号/S的线路断开，那么用于第一器件31的互补信号/S的输出端子被设置为高阻抗，并且被提供到第二器件32的互补信号/S的电势被设置为另一互补信号S的中间电势。因此，在这种情况下，第二器件32也以与在正常工作期间(图2(a))相同的方式产生合成信号CS。
以这种方式，在传统测试方法中，即使互补信号之一被断开，该互补信号的电势也被设置为另一互补信号的中间电势。从而，以与在正常工作期间相同的方式产生合成信号。这样一来，即使在器件31和32之间存在缺陷连接，也会错误地判断整个系统正在正常工作，并且无法检测到缺陷连接。
本发明提供了一种半导体器件和用于测试半导体器件的方法，其能够以最佳方式检测器件之间的缺陷连接。
本发明的一个方面在于用于测试半导体器件的方法，所述半导体器件结合有第一器件和连接到第一器件的第二器件，第一器件产生彼此互补的第一互补信号和第二互补信号，第二器件根据第一和第二互补信号进行操作。该方法包括有选择地将第一和第二互补信号切换到中间电势信号，该中间电势信号具有第一和第二互补信号的中间电势；并且利用第一和第二互补信号之一和中间电势信号对第二器件执行操作测试。
本发明的另一方面在于用于测试半导体器件的方法，所述半导体器件结合有第一器件和连接到第一器件的第二器件，第一器件产生彼此互补的第一互补信号和第二互补信号，第二器件根据第一和第二互补信号进行操作。该方法包括利用第一互补信号和代替第二互补信号使用的中间电势信号对第二器件执行操作测试；以及利用第二互补信号和代替第一互补信号使用的中间电势信号对第二器件执行操作测试。
本发明的又一方面在于一种半导体器件，其包括用于产生彼此互补的第一互补信号和第二互补信号的第一器件。连接到第一器件的第二器件根据第一和第二互补信号进行操作。测试器电路有选择地将第一和第二互补信号切换到具有第一和第二互补信号的中间电势的中间电势信号，以利用第一和第二互补信号之一和中间电势信号对第二器件执行操作测试。
从以下结合附图的描述中，本发明的其他方面和优点将变得更加明显，其中附图以示例方式示出了本发明的原理。
结合附图，通过参考以下对当前优选实施例的描述，可以最好地理解本发明及其目的和优点，在附图中图1是示出了在现有技术中，用于利用互补信号测试半导体器件的方法的示意框图；图2(a)到图2(c)是在现有技术中，对图1的半导体器件执行操作测试期间产生的合成信号的波形图；图3是示出了根据本发明的优选实施例的结合有测试器电路的半导体器件的示意框图；图4是示出了图3的半导体器件的中间电势产生电路的示意框图；图5(a)和图5(b)是当在图3的半导体器件的控制器和存储器之间的一组线路中不存在缺陷时，在操作测试期间产生的合成信号的波形图；图6(a)和图6(b)是当在图3的半导体器件的控制器和存储器之间的一条线路中存在缺陷时，在操作测试期间产生的合成信号的波形图；以及图7(a)和图7(b)是当在图3的半导体器件的控制器和存储器之间的另一条线路中存在缺陷时，在操作测试期间产生的合成信号的波形图。
具体实施例方式
现在，将参考附图来描述根据本发明优选实施例的结合有测试器电路的半导体器件1。
如图3所示，半导体器件1是利用单封装系统(SiP)配置的存储器系统或封装件2。封装件2包括充当第一器件的控制器3和充当第二器件的存储器4。控制器3和存储器4通过封装件2中的导线而彼此连接。结合到系统中的内部器件并不局限于控制器和存储器，而是也可以结合有其他器件。在优选实施例中，内部器件(控制器3和存储器4)在封装件2中彼此连接，以便配置SiP。但是，器件可以通过其他方式彼此连接，例如通过在板上连接器件。
下面将描述控制器3或第一器件的配置。
控制器3包括信号产生电路11、中间电势产生电路12、测试电路13、信号切换电路14、控制电路15和判断电路16。在本实施例中，测试器电路由中间电势产生电路12、测试电路13、信号切换电路14和判断电路16来配置。
信号产生电路11具有晶体振荡器(未示出)，并且产生一对互补时钟信号CLK和/CLK(符号“/”代表反相)，它们充当彼此互补的第一和第二互补信号。互补时钟信号/CLK与互补时钟信号CLK的相位相反。
中间电势产生电路12产生中间电势信号MLS，它具有互补时钟信号CLK和/CLK的幅度的中间电势。中间电势信号MLS通过本领域公知的各种方法中的任意一种来产生。在优选实施例中，参考图4，通过利用电阻器R1和R2对外部电源电压VDD进行分压来产生中间电势信号MLS。
测试电路13响应于来自外部器件的测试模式信号TE而进入测试模式。基于测试模式信号TE，测试电路13产生用于控制信号切换电路14中的切换的切换信号SW1和SW2，以及用于激活判断电路16的激活信号CE。
信号切换电路14包括第一切换电路17和第二切换电路18。第一切换电路17具有用于接收互补时钟信号CLK的第一输入端子和用于接收中间电势信号MLS的第二输入端子。响应于来自测试电路13的切换信号SW1，第一切换电路17从其输出端子输出互补时钟信号CLK或中间电势信号MLS。第二切换电路18具有用于接收互补时钟信号/CLK的第一输入端子和用于接收中间电势信号MLS的第二输入端子。响应于来自测试电路13的切换信号SW2，第二切换电路18从其输出端子输出互补时钟信号/CLK或中间电势信号MLS。
在测试模式期间，如果信号切换电路14的第一切换电路17响应于切换信号SW1而选择互补时钟信号CLK，则第二切换电路18响应于切换信号SW2而选择中间电势信号MLS。另一方面，如果第一切换电路17响应于切换信号SW1而选择中间电势信号MLS，则第二切换电路18响应于切换信号SW2而选择互补时钟信号/CLK。因此，在测试模式中，从信号切换电路14中输出互补时钟信号CLK和中间电势信号MLS的组合，或者互补时钟信号/CLK和中间电势信号MLS的组合。在正常模式(当半导体器件1没有工作在测试模式时)中，信号切换电路14根据切换信号SW1和SW2输出互补时钟信号CLK和/CLK。
在当前优选实施例中，控制电路15充当读/写控制电路，用于控制向存储器4写数据和从存储器4读数据。例如，当向存储器4写数据时，控制电路15向存储器4发射写命令，并且将写地址和写数据WD提供到存储器4。当读数据时，控制电路15向存储器4发射读命令，并且向存储器4提供读地址。以这种方式，从存储器4中读出读数据RD。在测试模式中，控制电路15响应于来自测试电路13的控制信号来访问存储器4。
判断电路16由来自测试电路13的激活信号CE激活，并且将来自存储器4的输出值(在优选实施例中，从存储器4读取的读数据RD)与读数据RD的期望值E相比较，以产生比较结果信号JD。
下面将描述存储器4或第二器件的配置。
存储器4包括信号合成电路21、存储器控制电路22和存储器核心23。
信号合成电路21由差分放大器配置。信号合成电路21具有第一端子和第二端子，分别用于经由线路L1和L2接收来自控制器3的两个信号。信号合成电路21基于两信号的电势来产生合成信号CK。具体而言，当提供到第二端子的信号的电势高于提供到第一端子的信号的电势时，信号合成电路21产生L(低)电平的合成信号CK。当提供到第二端子的信号的电势低于提供到第一端子的信号的电势时，信号合成电路21产生H(高)电平的合成信号CK。
当在测试模式期间，通过信号切换电路14从控制器3提供了互补时钟信号CLK和中间电势信号MLS时，信号合成电路21在第一端子处接收互补时钟信号CLK，并且在第二端子处接收中间电势信号MLS。如果中间电势信号MLS的电势高于互补时钟信号CLK的电势，则信号合成电路21产生L电平的合成信号CK。如果中间电势信号MLS的电势低于互补时钟信号CLK的电势，则信号合成电路21产生H电平的合成信号CK。
当在测试模式中，通过信号切换电路14而从控制器3提供互补时钟信号/CLK和中间电势信号MLS时，信号合成电路21在第一端子处接收中间电势信号MLS，并且在第二端子处接收互补时钟信号/CLK。如果互补时钟信号/CLK的电势高于中间电势信号MLS的电势，则信号合成电路21产生L电平的合成信号CK。如果互补时钟信号/CLK的电势低于中间电势信号MLS的电势，则信号合成电路21产生H电平的合成信号CK。
在正常模式期间，信号合成电路21在第一端子处接收互补时钟信号CLK，并且在第二端子处接收互补时钟信号/CLK。当互补时钟信号/CLK的电势高于互补时钟信号CLK的电势时，信号合成电路21产生L电平的合成信号CK。当互补时钟信号/CLK的电势低于互补时钟信号CLK的电势时，信号合成电路21产生H电平的合成信号CK。
存储器控制电路22接收合成信号CK作为时钟输入。控制器3的控制电路15控制存储器控制电路22向存储器核心23写数据和从存储器核心23读数据。存储器核心23包括具有以阵列方式排列的多个存储器单元的存储器单元阵列、列译码器、行译码器等等(未示出)。
现在将描述用于测试半导体器件1的方法。
响应于测试模式信号TE，通过在测试模式中操作存储器4来测试半导体器件1。然后，控制器3将存储器4的输出值(对写数据WD的读数据RD)与输出值的期望值E相比较。在本实施例中，在两个步骤中测试半导体器件1，即第一测试步骤和第二测试步骤。
在第一测试步骤中，控制器3通过分别经由线路L1和L2将中间电势信号MLS和互补时钟信号/CLK提供到存储器4，对存储器4执行操作测试。
控制器3执行第一测试步骤，以将存储器4的输出值(读数据RD)与输出值的期望值E相比较，并且产生指示比较结果的比较结果信号JD。基于比较结果信号JD来检查存储器4的操作。
在第二测试步骤中，控制器3通过分别经由线路L1和L2将互补时钟信号CLK和中间电势信号MLS提供到存储器4，对存储器4执行操作测试。
在第一测试步骤中检查存储器4的操作之后，控制器3随后执行第二测试步骤，并且将存储器4的输出值(读数据RD)与输出值的期望值E相比较，以产生比较结果信号JD。基于比较结果信号JD来检查存储器4的操作。
在测试模式期间，第一和第二测试步骤被执行，以检查存储器4的操作，并且判断在线路L1和L2中是否存在缺陷，其中所述线路L1和L2分别将互补时钟信号CLK和/CLK从控制器3提供到存储器4。
图5(a)到图7(b)是在优选实施例的测试方法中，由存储器4产生的合成信号CK的波形图。图5(a)和图5(b)是当在线路L1和L2中不存在缺陷时(在正常工作期间)，合成信号CK的波形图。图6(a)和图6(b)是当在线路L1中存在缺陷时，合成信号CK的波形图。图7(a)和图7(b)是当在线路L2中存在缺陷时，合成信号CK的波形图。
下面将首先描述其中不存在缺陷连接(正常工作)的示例。
如图5(a)所示，在第一测试步骤中，中间电势信号MLS和互补时钟信号/CLK被从控制器3提供到存储器4。在这种状态中，提供互补时钟信号/CLK的线路L2中不存在缺陷。因此，存储器4的信号合成电路21以与正常模式期间相同的方式产生合成信号CK。因此，如果在第一测试步骤中证实存储器4在正常操作，则确定线路L2的连接为正常连接。
随后，如图5(b)所示，在第二测试步骤中，互补时钟信号CLK和中间电势信号MLS被从控制器3提供到存储器4。在这种状态中，在将互补时钟信号CLK提供到存储器4的线路L1中不存在缺陷。因此，信号合成电路21以与正常模式期间相同的方式产生合成信号CK。因此，如果在第二测试步骤中证实存储器4在正常操作，则确定线路L1的连接为正常连接。
接下来，将描述线路L1有缺陷时的示例。
如图6(b)所示，如果线路L1有缺陷，那么在第二测试步骤中被提供到存储器4的互补时钟信号CLK的电势被设置为中间电势(与中间电势信号MLS基本相同的电势)。在这种情况下，所产生的合成信号CK具有中间电势，并且存储器4因此无法正常操作。从而，确定线路L1有缺陷。在这种情况下，在第一测试步骤期间(图6(a))，由于在线路L2中不存在缺陷，因此以与正常状态(图5(a))相同的方式产生合成信号CK。
接下来，将描述线路L2有缺陷时的示例。
如图7(a)所示，如果线路L2有缺陷，那么在第一测试步骤中被提供到存储器4的互补时钟信号/CLK的电势被设置为中间电势(与中间电势信号MLS基本相同的电势)。在这种情况下，所产生的合成信号CK具有中间电势，并且存储器4因此无法正常操作。从而，确定线路L2有缺陷。在这种情况下，在第二测试步骤期间(图7(b))，由于在线路L1中不存在缺陷，因此以与正常状态(图5(b))相同的方式产生合成信号CK。
虽然图中未示出，但是当线路L1和L2都有缺陷时，所产生的合成信号CK在第一和第二测试步骤中都具有中间电势。这样一来，存储器4在第一测试步骤和第二测试步骤中都无法正常操作。从而确定线路L1和L2两者都有缺陷。
优选实施例的半导体器件1具有下述优点。
(1)以两个步骤来测试器件之间的连接。在第一测试步骤中，通过将被提供到存储器4的两个互补时钟信号CLK和/CLK中的一个设置为中间电势来执行操作测试。在第二测试步骤中，通过将两个互补时钟信号CLK和/CLK中的另一个设置为中间电势来执行操作测试。在这种测试方法中，基于在第一和第二测试步骤中执行的操作测试的结果，分别检测线路L1和L2中的缺陷。
(2)通过以下方式来执行测试方法从测试电路13提供切换信号SW1和SW2，以在信号切换电路14中执行切换，并且有选择地输出互补时钟信号和中间电势信号。该测试方法以简单的方式高准确度地执行。
(3)响应于测试模式信号TE，控制器3将被提供到存储器4的信号从互补时钟信号CLK或互补时钟信号/CLK切换到中间电势信号MLS。因此，在无需对存储器4的配置进行任何修改的情况下执行测试。
(4)在控制器3中设置有用于产生中间电势信号MLS的中间电势产生电路12。因此，控制器3不需要具有额外的端子以用于测试。因此，无需增加端子数量。
(5)在第一和第二测试步骤中，测试模式信号TE被提供以执行操作测试。然后，基于操作测试的结果(基于比较结果信号JD)，判断在器件之间是否存在缺陷连接。因此，即使在难以在物理上检查器件之间的连接的情况下，也可以获得高度准确的测试结果。
本领域技术人员应该清楚，可以以很多其他具体形式来实现本发明，而不脱离本发明的精神或范围。具体而言，应该理解，可以以下述形式来实现本发明。
中间电势信号MLS的电势不一定是两个互补时钟信号CLK和/CLK的中间电势。但是，优选地，在测试模式期间，代替互补时钟信号CLK而输出的中间电势信号MLS具有互补时钟信号/CLK的中间电势。此外，优选地，代替互补时钟信号/CLK而输出的中间电势信号MLS的中间电势具有互补时钟信号CLK的中间电势。
在优选实施例中，基于来自测试电路13的切换信号SW1和SW2来切换从信号切换电路14的输出。这种配置可以被修改。例如，信号产生电路11可以产生互补时钟信号CLK和/CLK以及中间电势信号MLS。在这种情况下，在测试模式期间，信号产生电路11根据来自测试电路13的信号，依次输出互补时钟信号CLK和中间电势信号MLS，然后输出互补时钟信号/CLK和中间电势信号MLS。
中间电势产生电路12和信号切换电路14可以被设置在存储器4(被测器件)中，并且控制器3可以提供将一对互补时钟信号CLK和/CLK提供到存储器4。在这种情况下，在测试模式期间，存储器4的信号切换电路接收来自测试电路13的切换信号SW1和SW2，以选择被提供到信号合成电路21的信号。这种配置具有与优选实施例相同的优点。这种修改形式被称为修改形式a1。
中间电势产生电路12可以被去除。在这种情况下，在测试模式期间，中间电势信号MLS从外部器件提供。在正常模式期间，不需要中间电势产生电路12。因此，去除中间电势产生电路12能够减小芯片面积。这种修改形式将在下文中被称为修改形式b1。
修改形式b1可以与修改形式a1相组合。更具体而言，可以将信号切换电路14设置在存储器4中，并且可以经由控制器3将中间电势信号MLS从外部器件提供到存储器4。这种配置能够从修改形式a1中进一步减小存储器4的芯片面积。
彼此互补的第一和第二互补信号并不一定局限于互补时钟信号CLK和/CLK。例如，当存储器是双数据速率(DDR)存储器时，本发明可应用于如下测试，该测试用于检测用于提供一对数据选通信号(它们被用作读取数据的信号)的线路中的连接缺陷。
中间电势产生电路12可以只在测试模式期间，被测试电路13所激活。在这种情况下，例如，可以将开关器件串联连接到电阻器R1和R2，以使开关器件只在测试模式期间，被来自测试电路13的信号所激活。
半导体器件1的测试器电路的配置并不局限于优选实施例的配置(图3)。测试器电路可以具有任意配置，只要可以通过将一对互补时钟信号CLK和/CLK中的每一个切换到具有互补时钟信号CLK和/CLK的中间电势的中间电势信号MLS，而对存储器4执行操作测试即可。如果中间电势信号MLS被从外部器件提供到半导体器件1，那么测试器电路只需要包括测试电路13和信号切换电路14。因此，可以将判断电路16设置在外部器件中。当判断电路16被设置在外部器件中时，存储器4的输出值(读数据RD)经由控制电路15被提供到外部器件，从而由外部器件确定半导体器件1的操作。
本发明不仅可应用于具有控制器3和存储器4的存储器系统，还可应用于具有其他类型器件的系统。
当前示例和实施例应该被看作示例性的而非限制性的，并且本发明并不局限于这里所给出的细节，而是可以在所附权利要求的范围和等同物内进行修改。
权利要求
1.一种用于测试半导体器件的方法，所述半导体器件结合有第一器件(3)和第二器件(4)，所述第一器件产生彼此互补的第一互补信号(CLK)和第二互补信号(/CLK)，所述第二器件被连接到所述第一器件，并且根据所述第一和第二互补信号进行操作，所述方法其特征在于有选择地将所述第一和第二互补信号切换到具有所述第一和第二互补信号的中间电势的中间电势信号(MLS)；并且利用所述第一和第二互补信号中一个和所述中间电势信号对所述第二器件执行操作测试。
2.根据权利要求1所述的方法，其特征还在于响应于测试模式信号，将来自所述第一器件的切换信号提供到所述第二器件；其中，所述有选择地切换所述第一和第二互补信号的步骤包括所述第二器件根据所述切换信号，将所述第一和第二互补信号有选择地切换到所述中间电势信号。
3.根据权利要求1所述的方法，其中，所述第一和第二互补信号是一对时钟信号或一对数据选通信号。
4.根据权利要求1所述的方法，其特征还在于响应于测试模式信号，将所述中间电势信号从所述第一器件提供到所述第二器件。
5.根据权利要求4所述的方法，其特征还在于将所述中间电势信号从外部器件提供到所述第一器件。
6.根据权利要求4所述的方法，其特征还在于响应于所述测试模式信号，利用所述第一器件来产生所述中间电势信号。
7.一种用于测试半导体器件(1)的方法，所述半导体器件结合有第一器件(3)和第二器件(4)，所述第一器件产生彼此互补的第一互补信号(CLK)和第二互补信号(/CLK)，所述第二器件被连接到所述第一器件，并且根据所述第一和第二互补信号进行操作，所述方法包括利用所述第一互补信号和代替所述第二互补信号使用的中间电势信号，对所述第二器件执行操作测试；以及利用所述第二互补信号和代替所述第一互补信号使用的中间电势信号，对所述第二器件执行操作测试。
8.根据权利要求7所述的方法，其特征还在于响应于测试模式信号，将来自所述第一器件的切换信号提供到所述第二器件；所述利用第一互补信号和中间电势信号对第二器件执行操作测试的步骤包括所述第二器件响应于所述切换信号，将所述第二互补信号切换到所述中间电势信号；以及所述利用第二互补信号和中间电势信号对第二器件执行操作测试的步骤包括所述第二器件响应于所述切换信号，将所述第一互补信号切换到所述中间电势信号。
9.根据权利要求7所述的方法，其中，所述第一和第二互补信号是一对时钟信号或一对数据选通信号。
10.根据权利要求7所述的方法，其特征还在于响应于测试模式信号，将所述中间电势信号从所述第一器件提供到所述第二器件。
11.根据权利要求10所述的方法，其特征还在于将所述中间电势信号从外部器件提供到所述第一器件。
12.根据权利要求10所述的方法，其特征还在于响应于所述测试模式信号，利用所述第一器件来产生所述中间电势信号。
13.一种半导体器件(1)，包括第一器件(3)和第二器件(4)，所述第一器件产生彼此互补的第一互补信号(CLK)和第二互补信号(/CLK)，所述第二器件被连接到所述第一器件，根据所述第一和第二互补信号进行操作，所述半导体器件其特征在于测试器电路(13、14)，用于有选择地将所述第一和第二互补信号切换到具有所述第一和第二互补信号的中间电势的中间电势信号(MLS)，以利用所述第一和第二互补信号中的一个和所述中间电势信号对所述第二器件执行操作测试。
14.根据权利要求13所述的半导体器件，其特征还在于用于容纳所述第一器件和所述第二器件的封装件(2)。
15.根据权利要求13所述的半导体器件，其中，所述测试器电路包括测试电路(13)，用于响应于测试模式信号而产生切换信号；以及连接到所述测试器电路的信号切换电路，用于根据所述切换信号，有选择地将所述第一和第二互补信号切换到所述中间电势信号。
16.根据权利要求15所述的半导体器件，其中，所述测试电路被设置在所述第一器件中，并且所述信号切换电路被设置在所述第一和第二器件中的一个中。
17.根据权利要求15所述的半导体器件，其中，所述中间电势信号被从外部器件提供到所述第一器件。
18.根据权利要求15所述的半导体器件，其中，所述信号切换电路包括第一切换电路(17)，用于根据所述切换信号，有选择地输出所述第一互补信号和所述中间电势信号；以及第二切换电路(18)，用于根据所述切换信号，当所述第一切换电路输出所述第一互补信号时，输出所述中间电势信号，并且当所述第一切换电路输出所述中间电势信号时，输出所述第二互补信号。
19.根据权利要求15所述的半导体器件，其中，所述测试器电路还包括中间电势产生电路(12)，用于对外部电压进行分压，以产生所述中间电势信号。
20.根据权利要求19所述的半导体器件，其中，所述中间电势产生电路与所述信号切换电路一起设置在所述第一和第二器件中的一个中。
全文摘要
本发明公开了一种半导体器件和用于测试半导体器件的方法。半导体器件结合有产生第一和第二互补信号的控制器，以及根据第一和第二互补信号进行操作的存储器。该方法包括有选择地将第一和第二互补信号切换到具有互补信号的中间电势的中间电势信号。该方法还包括利用第一和第二互补信号以及中间电势信号，对第二器件执行操作测试。该方法能够检测器件之间的缺陷连接。
文档编号G01R31/26GK1841075SQ20051008428
公开日2006年10月4日 申请日期2005年7月15日 优先权日2005年3月29日
发明者月城玄 申请人:富士通株式会社