一种芯片校准方法、电路及芯片与流程

本发明涉及集成电路芯片设计领域，尤其涉及一种芯片校准方法、电路及芯片。

背景技术：

现代芯片生产过程中，由于设计、工艺、封装等原因，在大批量生产芯片时难免会产生少量的不良品，为控制封装测试成本以及保证产出芯片质量，通常需要对芯片进行测试，例如中测(晶圆上测试)及成测(成品测试)。芯片测试包括对芯片的校准，根据校准结果可以判断芯片是否为良品。

但是，现有的芯片校准方法中，模数转换器的参考电压通常由待校准的芯片提供，需要反复对待测试芯片的输出电压进行测量，在待测试芯片的输出稳定后，再进行下一步的测量；另外，现有技术中通常需要先对模数转换器和参考电压进行校准。由此，现有技术中的芯片校准的效率有待提升，校准成本有待降低。

技术实现要素：

本发明解决的技术问题是提升芯片的校准效率，降低校准成本。

为解决上述技术问题，本发明实施例提供一种芯片校准方法，包括：接收基准模拟信号，利用模数转换器将所述基准模拟信号转换成第一类数字信号；接收待校准信号，利用所述模数转换器将所述待校准信号转换成第二类数字信号，所述待校准信号来自待校准芯片的信号产生器；计算所述第一类数字信号和所述第二类数字信号的差值，根据所述第一类数字信号与所述第二类数字信号的差值和预设的差值范围完成校准；其中，所述模数转换器的基准电压由所述待校准芯片以外的电压源提供。

可选的，所述根据所述第一类数字信号与所述第二类数字信号的差值和预设的差值范围完成校准包括：若所述第一类数字信号和所述第二类数字信号的差值在预设的差值范围外，则执行如下步骤：更新所述待校准芯片的信号产生器的配置，以使得所述待校准芯片更新所述待校准信号，并重新比较所述第一类数字信号和所述第二类数字信号的差值与所述预设的差值范围，直至所述差值落入所述预设的差值范围内，或者确认所述差值无法落入所述预设的差值范围。

可选的，所述芯片校准方法还包括，存储所述待校准芯片的信号产生器的配置。

可选的，所述更新所述待校准芯片的信号产生器的配置根据以下任一种方法进行：二分法、逐次比较法。

可选的，所述根据所述第一类数字信号和所述第二类数字信号的差值和预设的差值范围完成校准还包括：生成校准结果，所述校准结果用于指示所述差值落入所述预设的差值范围内，或者确认所述差值无法落入所述预设的差值范围。

本发明实施例还提供一种芯片校准电路，包括：模数转换器，适于接收基准模拟信号，将所述基准模拟信号转换成第一类数字信号，并且适于接收待校准信号，将所述待校准信号转换成第二类数字信号，所述待校准信号来自待校准芯片的信号产生器；校准器，适于计算所述第一类数字信号和所述第二类数字信号的差值，根据所述第一类数字信号与所述第二类数字信号的差值和预设的差值范围完成校准；其中，所述模数转换器的参考电压由所述待校准芯片以外的电压源提供。

可选的，所述校准器包括：判断单元，适于判断所述第一类数字信号和所述第二类数字信号的差值是否在预设的差值范围内；配置更新单元，适于更新所述待校准芯片的信号产生器的配置，以使得所述待校准芯片更新所述待校准信号，并触发所述判断单元重新比较所述第一类数字信号和所述第二类数字信号的差值与所述预设的差值范围，直至所述差值落入所述预设的差值范围内，或者确认所述差值无法落入所述预设的差值范围。

可选的，所述待校准芯片的信号产生器的配置存储在非易失性存储器中。

可选的，所述配置更新单元，适于根据以下任一种方法更新所述待校准芯片的信号产生器的配置：二分法、逐次比较法。

可选的，所述校准器还包括校准结果生成单元，适于生成校准结果，所述校准结果用于指示所述差值落入所述预设的差值范围内，或者确认所述差值无法落入所述预设的差值范围。

本发明实施例还提供一种芯片，包括所述的芯片校准电路。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

通过同一模数转换器转换基准模拟信号为第一类数字信号，以及转换待校准信号为第二类数字信号，并且计算所述第一类数字信号和所述第二类数字信号的差值，由此可以去除模数转换器引入的误差，另外，由于模数转换器的参考电压由所述待校准芯片以外的电压源提供，从而可以不必对模数转换器的参考电压和模数转换器的转换性能进行校准，有利于降低芯片校准的成本，以及提升芯片校准的效率。

附图说明

图1是本发明实施例中一种芯片校准方法的流程图；

图2是本发明实施例中另一种芯片校准方法的流程图；

图3是本发明实施例中一种芯片校准电路的结构示意图。

具体实施方式

如前所述，现有的芯片校准效率有待提升，校准成本有待降低。

一方面，现有的芯片校准方法在对芯片进行校准时，模数转换器的参考电压均由待校准的芯片提供。由此，需要反复对待测试芯片的输出电压进行测量，在待测试芯片的输出稳定后，再进行下一步的测量，这样会引起模数转换器及其参考电压的误差。

另一方面，现有技术为了避免在对芯片校准时引入的模数转换器及参考电压的误差，需要先对模数转换器和参考电压进行校准；在对模数转换器校准完成后再读取待校准信号，针对待校准信号进行校准。如此，需要较多的时间进行待校准芯片的校准，芯片校准方法的效率较低，并且成本较高。

在本发明实施例中，通过同一模数转换器转换基准模拟信号为第一类数字信号，转换待校准信号为第二类数字信号，并且计算所述第一类数字信号和所述第二类数字信号的差值，可以去除模数转换器引入的误差，从而可以不必对模数转换器进行校准，进而可以降低芯片校准的成本，并且提升芯片校准的效率。另外，由于本发明实施例中模数转换器的参考电压由所述待校准芯片以外的电压源提供，故也无需对参考电压进行校准，可以进一步提升芯片校准的效率。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1是本发明实施例中一种芯片校准方法的流程图。

在步骤S11中，接收基准模拟信号，利用模数转换器将所述基准模拟信号转换成第一类数字信号。

在具体实施中，基准模拟信号的数值可以是待校准芯片的信号产生器需要产生信号的目标数值，该目标数值可以是信号产生器产生的电压信号的目标数值，也可以是信号产生器产生的电流信号的目标数值。该目标数值可以根据待校准芯片的校准需求确定。基准模拟信号可以由精确度较高的信号源产生，例如由测试机产生。

模数转换器的参考电压由所述待校准芯片以外的电压源提供，例如可以由测试机提供。由测试机直接向待校准芯片提供电压源，从而不必反复校准参考电压，进一步可以提升芯片校准的效率。

在步骤S12中，接收待校准信号，利用所述模数转换器将所述待校准信号转换成第二类数字信号，所述待校准信号来自待校准芯片的信号产生器。

其中，待校准信号可以是信号产生器根据配置生成的信号，其可以是预设档位下生成的待校准信号，也可以是信号产生器的配置更新后产生的待校准信号。

在具体实施中，对接收基准模拟信号和接收待校准信号的顺序并不做限定，可以根据实际需要设置，使得同一模数转换器可以分时复用地对基准模拟信号或待校准信号进行接收和转换。

在步骤S13中，计算所述第一类数字信号和所述第二类数字信号的差值，根据所述第一类数字信号与所述第二类数字信号的差值和预设的差值范围完成校准。

其中，预设的差值范围可以根据模数转换器的精度和待校准芯片的规范而定。例如待校准芯片的规范要求信号误差小于10mv，模数转换器为10位精度、5v参考电压，则此时可将门限值设为1个最低有效位(Least Significant Bit，LSB)，即约5mv。

在具体实施中，第一类数字信号和第二类数字信号的差值可以反映待校准芯片中信号发生器生成的信号的数值与目标数值的偏差，若该偏差在预设的差值范围内，则说明待校准芯片满足校准的要求，可以完成校准，并生成校准结果；若该偏差未在预设的差值范围内，则可以继续进行校准。

在本发明一实施例中，若所述第一类数字信号和所述第二类数字信号的差值在预设的差值范围外，则可以执行如下步骤：

更新所述待校准芯片的信号产生器的配置，以使得所述待校准芯片更新所述待校准信号，并重新比较所述第一类数字信号和所述第二类数字信号的差值与所述预设的差值范围，直至所述差值落入所述预设的差值范围内，或者确认所述差值无法落入所述预设的差值范围。

以下参见图2对本发明一实施例中的芯片校准方法进行说明。

在步骤S21中，接收基准模拟信号，利用模数转换器将所述基准模拟信号转换成第一类数字信号。

在步骤S22中，接收待校准信号，利用所述模数转换器将所述待校准信号转换成第二类数字信号，所述待校准信号来自待校准芯片的信号产生器。

步骤S21和步骤S22的具体实现可以参照图1中的步骤S11和步骤S12，在此不再赘述。

在步骤S23中，判断第一类数字信号和所述第二类数字信号的差值是否在预设的差值范围内。若第一类数字信号和所述第二类数字信号的差值未在预设的差值范围内，则可以执行步骤S24，否则，可以执行步骤S26。

在步骤S24中，确认所述差值无法落入预设的差值范围。若确认，则执行步骤S26，否则执行步骤S25。

在步骤S25中，更新所述待校准芯片的信号产生器的配置。

在具体实施中，信号产生器可以有多种档位，不同的档位可以生成不同数值的信号。更新所述待校准芯片的信号产生器的配置时，可以按照多种算法确定每次更新时设置的档位。例如，可以简单的遍历信号产生器的所有档位；或者，也可以根据预设的算法配置信号产生器，以更快速地逼近与目标数值对应的档位，该算法也可以结合第一类数字信号和所述第二类数字信号的差值对信号产生器进行配置。

在待校准芯片中的信号产生器的档位与输出满足单调性关系时，也可以根据二分法更新信号产生器的配置。例如，待校准信号可以是对应于8比特位数字信号的模拟信号，即信号产生器可以有256个档位。

在一个非限定性的例子中，基准模拟信号的数值，即信号产生器需要产生信号的目标数值是电压信号的电压值，待校准芯片中的信号产生器在档位为200时，可以产生符合目标数值要求的电压信号。此时可以根据二分法对信号产生器进行校准时，即可以按照128、192、224、208、200的顺序逐次改变输入配置值，以逐次更新待校准信号，使得待校准信号的数值逐渐接近目标数值。

在另外一个非限定性的例子中，待校准芯片的信号产生器共有200个可配置的档位，为挑选出合适的档位以产生出与第一类数字信号差值在预设差值范围内的第二类数字信号，也可以对信号产生器的档位进行连续的调整，利用逐次比较法对信号产生器的档位进行更新。例如可以从1档位逐次调至200档位，或者从200档位逐次调整至1档位，以选择待校准芯片的信号产生器的合适档位，以更新所述待校准芯片的信号产生器的配置。

当待校准芯片的信号产生器的档位与输出满足单调性关系时，也可以根据第一类数字信号减去第二类数字信号的差值更新待校准芯片信号产生器的配置，而不必遍历待校准芯片的所有档位。例如，当在50档位时，第一类数字信号减去相对应的第二类数字信号的差值为正，而在51档位时，第一类数字信号减去相对应的第二类数字信号的差值为负，则可以根据上述差值和预设的差值范围在50档位和51档位中进行选择，以更新待校准芯片的信号产生器的配置。

可以理解的是，对待校准芯片信号产生器的配置方法并不限于上述具体的例子，本领域技术人员可以根据需要选取合适的方法对待校准芯片的信号产生器的配置进行更新。

在更新信号产生器的配置后，可以再次执行步骤S22，重新比较所述第一类数字信号和所述第二类数字信号的差值与所述预设的差值范围。

在具体实施中，确认所述差值(即所述第一类数字信号和所述第二类数字信号的差值)无法落入预设的差值范围，可以是已经遍历信号产生器的所有档位后，所述差值仍然无法落入预设的差值范围；或者也可以是已根据预设的算法完成对信号生成器的配置，所述差值仍然无法落入预设的范围。

步骤S26，生成校准结果。所述校准结果可以用于指示所述差值落入所述预设的差值范围内，或者确认所述差值无法落入所述预设的差值范围。

校准结果可以指示待校准芯片是否为良品，所述差值落入所述预设的差值范围内时，待校准芯片为良品；所述差值无法落入所述预设的差值范围内时，待校准芯片为不良品。在具体实施中，所述校准结果可以是数字信号。

本发明实施例中的芯片校准方法还可以包括：存储所述待校准芯片的信号产生器的配置，例如可以存储在非易失性存储器中，该非易失性存储器可以位于待校准芯片内；存储所述差值落入预设的差值范围内的信号产生器的配置，可以使得信号产生器在工作场景中需要输出已校准的信号值时，按照该配置工作；也可以存储所述差值未落入预设的差值范围内时信号产生器的配置和对应的差值结果，以进行数据分析。

在本发明实施例中，通过同一模数转换器转换基准模拟信号为第一类数字信号，转换待校准信号为第二类数字信号，并且计算所述第一类数字信号和所述第二类数字信号的差值，可以去除模数转换器引入的误差，从而可以不必对模数转换器的参考电压进行校准，进而可以降低芯片校准的成本，并且提升芯片校准的效率。

本发明实施例还提供一种芯片校准电路，其结构示意图可以参见图3。

芯片校准电路30可以包括模数转换器31和校准器32，其中：

模数转换器31，适于接收基准模拟信号，将所述基准模拟信号转换成第一类数字信号，并且适于接收待校准信号，将所述待校准信号转换成第二类数字信号。

其中，所述模数转换器的参考电压由所述待校准芯片以外的电压源提供。基准模拟信号可以来源于测试机35，所述待校准信号可以来自待校准芯片的信号产生器34。测试机35还可以为待测试芯片供电。

基准模拟信号可以由测试机35直接提供，也可以由测试机35提供数字信号，经过数模转换后得到。

校准器32，适于计算所述第一类数字信号和所述第二类数字信号的差值，根据所述第一类数字信号与所述第二类数字信号的差值和预设的差值范围完成校准。

在具体实施中，校准器32可以包括：

判断单元321，适于判断所述第一类数字信号和所述第二类数字信号的差值是否在预设的差值范围内。

配置更新单元322，适于更新所述待校准芯片的信号产生器34的配置，以使得所述待校准芯片更新所述待校准信号，并触发所述判断单元321重新比较所述第一类数字信号和所述第二类数字信号的差值与所述预设的差值范围，直至所述差值落入所述预设的差值范围内，或者确认所述差值无法落入所述预设的差值范围。

在本发明一实施例中，配置更新单元322可以根据以下任一种方法更新所述待校准芯片的信号产生器34的配置：二分法、逐次比较法。

在具体实施中，所述待校准芯片的信号产生器的配置可以存储在非易失性存储器33中。

在具体实施中，所述校准器还包括校准结果生成单元(图未示)，适于生成校准结果，所述校准结果用于指示所述差值落入所述预设的差值范围内，或者确认所述差值无法落入所述预设的差值范围。

测试机35可以通过校准结果生成单元获悉校准结果，以判断待校准芯片是否为良品，进而完成测试过程。在具体实施中，测试机35还可以获取待校准芯片中信号生成器的配置信息。

在现有技术中，通常需要测试机直接测量高精度模拟电压信号，由于测试环境存在各种干扰、噪声，导致芯片测试精度变差；而本发明实施例无需测试机直接测量高精度模拟电压信号，可有效降低各种干扰、噪声对测试精度的影响，提高测试精度。另外，由于校准结果可以是数字信号，在传输过程中干扰较小，从而测试机35可以更加准确的完成测试过程。

本发明实施例还提供一种芯片，可以包括前述的芯片校准电路。由于芯片中包括芯片校准电路，从而待校准信号无需经过芯片外部的传输路径，进而可以避免测试环境中的干扰，进一步可以提升芯片校准的精度。另外，采取本发明实施例中的芯片，可以降低测试校准的成本。

现有的芯片的模拟外设校准需要依赖测试机提供高精度的信号发生单元和高精度的测量单元，需要配置高性能混合信号测试机达到测量和校准芯片模拟外设的目的。同时由于信号的处理需要依赖测试机和待测芯片通过机台测试模式进行数据通信和流程处理，执行效率低，对测试机的稳定性要求高，从而会导致校准过程时间长，且测试成本高昂。

本发明实施例中的芯片中包含芯片校准电路，可以完成芯片的自校准，无需测试机上配置高精度的信号发生单元和高精度的测量单元，降低了对测试机的测试要求。由于测试校准算法由芯片完成，校准过程在芯片内部自动运行，提高了测试的效率和稳定性，降低了测试的成本。

另外，由于降低了对测试机配置的依赖性，测试的开发工作可以在多个测试平台中快速无缝移植，对于量产测试而言可以产生巨大的经济效益。

本发明实施例中的芯片校准电路、芯片、测试机的具体实现和有益效果也可以参见芯片校准方法中的描述，在此不再赘述。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。