一种消除超快速半导体元器件测试中寄生电容影响的方法与流程

本发明属于半导体器件电学测试领域，具体涉及一种消除超快速半导体元器件测试中寄生电容影响的校准方法。

背景技术：

半导体技术遵照摩尔定律以每两年翻一倍的速度不断发展，场效应晶体管的栅极沟道长度不断缩小，从1947年至今的七十多年时间，微电子工艺的发展已经从几百纳米到几纳米在不断突破，即使在较晚发展的国内现在7nm工艺也开始量产。随着晶体管器件特征尺寸小型化，晶体管的沟道长度和介质层的厚度急剧减小，栅极隧穿电流急剧增加造成电路静态功耗增加，栅极漏电流大到难易忽略，严重影响器件性能和电路可靠性。传统的mos结构早已不能够再适应摩尔定律，栅控能力的不断失效，漏端到源端会产生越来越多的亚阈值泄露，工艺技术不得不在传统的mos架构上做出创新，无论是晶体管应力技术、high-k/metalgate工艺，还是新型结构的晶体管器件如绝缘体上硅(soi)；以及双栅、三栅(finfet)、围栅(gaa)立体器件和纳米线晶体管等等，这些新的创新需要大量的实验和测试验证才能应用于产业中，推动整个集成电路产业的发展。器件特征尺寸进入纳米技术节点后，功能复杂的超大规模集成电路芯片上可以集成上亿的元器件，为了使如此复杂的电路稳定工作，电路中每个半导体元器件都要保证正确而稳定的工作，每一个元器件的参数值都需要满足特定的要求，或至少在一定误差允许范围内。

随着半导体技术的不断发展，对于测试技术也有了更高的速度和精度的要求。通过超快速电学测试系统可以准确表征各类半导体元器件的性能，但在实际测试过程中，由于系统中寄生电容的影响尤其是待测半导体元器件本身的寄生电容，对性能表征带来严重干扰，例如在响应脉冲信号边沿产生尖峰等畸变，导致测试结果有误，严重影响半导体元器件性能表征的准确性。

技术实现要素：

本发明的目的在于针对现有超快速测试中存在的不足问题，在皮秒级超快速电学特性测试过程中提供一种简单有效的消除超快速半导体元器件测试中寄生电容影响的方法。

本发明的目的是通过以下技术方案来实现的：一种消除超快速半导体元器件测试中寄生电容影响的方法，该方法包括以下步骤：

(1)通过激励单元向待测半导体元器件的一端加超快速测试所需幅度和形状的输入脉冲电压信号vin1；在待测半导体元器件的另一端不施加任何偏置，保证该端电压信号vbias1为0v；

(2)通过测量单元采集激励单元发出的输入脉冲电压信号vin1，以及待测半导体元器件反馈电流信号iout1；

(3)再次通过激励单元向待测半导体元器件的一端施加超快速测试所需幅度和形状的输入脉冲电压信号vin2，保证vin2等于vin1，向另一端施加所需幅度的偏置电压信号vbias2；

(4)通过测量单元采集激励单元发出的输入脉冲电压信号vin2，以及待测半导体元器件反馈电流信号iout2；

(5)反复采集多个周期的信号，按照周期时间叠加信号后按照时间点取平均值，得到平均后更为平滑的采集信号，过滤噪声的影响；

(6)将vin1、vin2、iout1、iout2各自的峰值同步校准到同一个时间点；

(7)同步完成后，用步骤(4)中的iout2根据时间一一对应减去步骤(2)中的iout1，即可得到消除寄生电容影响的实际所需测量结果的反馈电流信号。

进一步的，所述激励单元输出上升/下降沿小于1ns的脉冲信号，脉冲边沿的电压爬升速度可达到1gv/s，输入信号可以根据需要灵活选择边沿时间及脉冲宽度，实现极短时间的测试。

进一步的，所述测量单元可以达到1t样点/秒，1ps/样点实时采样率，按照皮秒时间采集波形信息，实时记录瞬时信号。

进一步的，该方法可以实时测量半导体元器件的亚纳秒级速度的瞬态电学特性。

进一步的，该方法同样适用于除激励单元和测量单元外，还引入其他信号调制模块(如放大器，衰减器等)的超快速半导体元器件测试。

进一步的，该方法在超快速电学特性测试系统上实现，该系统包括激励单元、测量单元、探针台、控制器；所述控制器用于完成信号平均、时间校准、iout2减iout1的数学运算；在测试全程中，所述激励单元、测量单元、探针台均与公共地连接。

本发明的有益效果是：本发明的创新在于简单准确地在消除超快速测试中寄生电容对测量结果的不良影响，避免产生错误的测量结果。通过两次测量分别得到仅包含寄生电容影响的反馈电流信号iout1和既包含寄生电容影响又包含实际所需测量结果的反馈电流信号iout2，并将两者进行比较，得到消除寄生电容影响的准确的测量结果。

附图说明

图1为本发明提供的需要消除寄生电容影响的超快速半导体元器件测试系统结构图。

图2为本发明测试结果实际数据图，(a)为测试过程中仅包含寄生电容影响的漏极电流信号id1，(b)为测试过程中既包含寄生电容影响又包含实际所需测量结果的漏极电流信号id2，(c)经过校准后消除寄生电容影响的准确漏极电流信号id。

图3为本发明加入信号调制模块-放大器的测试结果实际数据图，(a)为测试过程中仅包含寄生电容影响的放大后漏极电流信号id1，(b)为测试过程中既包含寄生电容影响又包含实际所需测量结果的放大后漏极电流信号id2，(c)经过校准后消除寄生电容影响的准确的放大后漏极电流信号id。

具体实施方式

下面结合附图及具体实施例对本发明的技术方案进行详细说明。

本发明提供了一种消除超快速半导体元器件测试中寄生电容影响的方法，以下以对晶体管器件进行皮秒级超快速电学特性测试为例，详细说明本发明的实现过程：

如图1所示，超快速电学特性测试系统101中对待测晶体管器件进行皮秒级超快速电学特性测试前，进行寄生电容校准测试，消除寄生电容对测试的影响，得到正确的超快速电学特性测量结果。由超快速电学特性测试系统101的激励端口可以输出上升/下降沿小于1ns的脉冲信号，输出超快速测试所需幅度和形状的栅极脉冲电压信号vg1102，施加在晶体管器件103的栅极，在晶体管器件的漏极不施加任何偏置，保证漏极电压信号vd104为0v，在超快速测试系统101的测量端口监测两个信号：栅极电压脉冲信号vg102和漏极电流信号105，将此仅包含寄生电容影响的漏极电流信号105记作id1，如图2(a)所示。

由超快速电学特性测试系统101的激励端口输出与vg1相同的栅极脉冲电压信号vg2102，施加在晶体管器件103的栅极，在晶体管器件的漏极施加需要幅度的漏极电压信号vd104(此时vd为不为零的实验所需电压，如实际实验数据施加vd＝50mv)，在超快速测试系统101的测量端口监测两个信号：栅极电压脉冲信号vg102和漏极电流信号105，将此既包含寄生电容影响又包含实际所需测量结果的漏极电流信号105记作id2，如图2(b)所示。

用控制器106读取超快速电学测试系统测到的1000个周期的vg1、vg2、图2(a)中的id1和图2(b)中的id2，将vg1、vg2、id1、id2按照各自的周期时间叠加平均计算获得平均信号，再根据各自的峰值同步校准到同一个时间点，使四个波形信号时间对齐，在控制器106中进行数学运算，用图2(b)中的id2减去图2(a)中的id1，即可得到消除寄生电容影响的实际所需测量结果的漏极电流信号id，如图2(c)所示，读取电流信号最高采样率1ts/s(每秒采样1t数据点)，则校准精度可达1-2个皮秒级别。每次更改栅极电压脉冲信号时，均先用此方法进行校准，得到消除寄生电容影响的漏极电流信号。为了减少系统噪声影响，在测试全程中，建立公共地，将所述超快速电学测试系统与探针台接至公共地。图2(b)和(c)给出了本发明校准消除寄生效应后待测晶体管漏极电流id与未校准前测试结果对比。可以明显看出，漏极电流信号尖峰畸变被校准，信号消除寄生电容影响，实现信号的校准处理，为后续电容值、电荷量、界面缺陷等参数提取，性能表征及电荷泵、负偏压温度不稳定性、热载流子注入等测试提供有力的支持。

图3(a)为在超快速电学测试系统中加入一个信号调制模块-放大器，在晶体管器件的栅极施加电压，在晶体管器件的漏极不施加任何偏置，保证漏极电压信号vd为0v，测到的校准片信号，图3(b)为超快速电学测试系统中加入一个信号调制模块-放大器后，在晶体管器件的栅极施加电压，在晶体管器件的漏极施加需要幅度的漏极电压信号vd得到的未校准信号。将未校准信号幅值对应时间逐点减去校准片信号幅值，得到了消除寄生电容影响的校准信号，如图3(c)所示。经过校准不仅消除了系统及待测晶体管器件的寄生电容影响，同样消除了信号调制模块带来的新的寄生电容影响。

上述实施例只是本发明的举例，尽管为说明目的公开了本发明的最佳实例和附图，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换、变化和修改都是可能的。因此，本发明不应局限于最佳实施例和附图所公开的内容。