用于芯片测试的装置及其承托座的制作方法
【技术领域】
[0001]本实用新型大体上涉及芯片封装测试，更具体地，涉及用于芯片测试的装置及其承托座。
【背景技术】
[0002]在芯片测试中，需要将芯片的各引脚电性连接到测试电路之中。
【实用新型内容】
[0003]某些现有技术中，通过转接板将芯片电性连接于测试电路板。传统的芯片底部具有外露焊盘，而外露焊盘没有电气功能的设置，转接板上没有将芯片外露焊盘电性连接到测试电路板的部件设置。而在近来的芯片设计中，某些芯片底部的外露焊盘还兼有接地的功能设置，现有的测试工具已经不符合应用的要求。
[0004]存在一种需要，以改进现有的芯片测试工具。
[0005]在本实用新型的一个实施例中，揭示了一种用于芯片测试的承托座，该承托座包括:基底；第一排导电触片，其设置于所述基底之上且包括多个平行设置的导电触片；第二排导电触片，其设置于所述基底之上且包括多个平行设置的导电触片，且与所述第一排导电触片对齐；至少一列第三导电触片，其设置于所述基底之上且位于所述第一排导电触片和第二排导电触片之间；所述第一排导电触片和第二排导电触片经配置以连接待测试芯片的引脚，所述第三导电触片经配置以连接待测试芯片底部的外露焊盘。
[0006]在上述承托座的一个具体实施例中，所述第一排导电触片、第二排导电触片、第三导电触片被设置为具有弹性。
[0007]在上述承托座的一个具体实施例中，所述第一排导电触片、第二排导电触片各包含4?16个导电触片。
[0008]在上述承托座的一个具体实施例中，所述第一排导电触片、第二排导电触片各包含8个导电触片。
[0009]在上述承托座的一个具体实施例中，所述第一排导电触片、第二排导电触片在相近端具有突起。
[0010]在上述承托座的一个具体实施例中，至少一列第三导电触片中的每一列包含两个导电触片，所述两个导电触片在相近端具有突起。
[0011]在上述承托座的一个具体实施例中，所述基底为塑料基板材料。
[0012]在本实用新型的另一个实施例中，揭示了一种用于芯片测试的装置，该装置包括:前述的承托座；以及转接板，在所述转接板的一侧固定地设置有多个导电插针，所述多个导电插针中的至少一者与承托座的第三导电触片电性连接。
[0013]现有技术中没有为待测试芯片的外露焊盘专门设计的测试线路，对外露焊盘的测试需要额外手动添加线路，不仅操作不便，且额外添加的线路容易被碰触而引起电气参数(例如感应电容等)的变化，从而影响芯片测试结果的准确性和稳定性。
[0014]本实用新型的至少部分实施例中，为待测试芯片的外露焊盘设置了专门的测试线路，包括导电触片和导电插针，且这些测试线路均为固定地设置的，避免了额外手动添加线路带来的种种不便。
【附图说明】
[0015]结合附图，以下关于本实用新型的优选实施例的详细说明将更易于理解。本实用新型以举例的方式予以说明，并非受限于附图，附图中类似的附图标记指示相似的元件。
[0016]图1示出了一个实施例中的用于芯片测试的承托座100的立体示意图；
[0017]图2A示出了芯片130承托于承托座100的立体示意图；
[0018]图2B示出了芯片130承托于承托座100的截面示意图；
[0019]图3A示出了固定于转接板150的承托座100与测试电路板170分离的示意图；
[0020]图3B示出了固定于转接板150的承托座100与测试电路板170接合的示意图。
【具体实施方式】
[0021]附图的详细说明意在作为本实用新型的当前优选实施例的说明，而非意在代表本实用新型能够得以实现的仅有形式。应理解的是，相同或等同的功能可以由意在包含于本实用新型的精神和范围之内的不同实施例完成。
[0022]图1示出了一个实施例中的用于芯片测试的承托座100的立体示意图。如图所示，承托座100包括基底101，基底101可以为本领域常规的塑料基板材料。基底101的四角上具有通孔106用于安装固定承托座100。基底101上具有两排平行设置的导电触片111和112。图中所示第一排导电触片111和第二排导电触片112各有八个触片，这些触片用于与待测试芯片的引脚接触。在其他一些实施例中，两排导电触片各有4?7或9?16个触片。第一排导电触片111和第二排导电触片112间隔开一段距离，并在两者之间设置有两列导电触片113和114，这两列导电触片113和114用于与待测试芯片的外露焊盘(接地焊盘)接触。第一列导电触片113与第二列导电触片114大体上平行，每一列包含两个触片，且其触片的长度方向大体上垂直于第一排导电触片111和第二排导电触片112的长度方向。在其他一些实施例中，用于与待测试芯片的引脚接触的两排导电触片之间仅有一列导电触片；在另一些实施例中，用于与待测试芯片的引脚接触的两排导电触片之间具有超过两列导电触片。在其他一些实施例中，用于与待测试芯片的外露焊盘(接地焊盘)接触的每一列导电触片可以仅包含一个导电触片、或者超过两个导电触片。
[0023]图2A和图2B分别示出了芯片130承托于承托座100的立体示意图和截面示意图。如图所示，芯片130两侧的各四只引脚分别接触第一排导电触片111和第二排导电触片112中的各四个触片。承托座100再经由转接板连接到测试电路板，使得芯片130的引脚和外露焊盘(接地焊盘)连接到测试电路板上的相应电路中，从而可以对芯片130进行测试。两列导电触片113和114中的各一个触片与芯片130的外露焊盘(接地焊盘)接触。每一列导电触片113、114中两个触片的相近端具有突起，利于接触芯片底部的外露焊盘。承托座100上2X8的成排导电触片和2X2的成列导电触片的设置适于承托并测试具有2X4至2X8规模引脚阵列的芯片。优选地，每一导电触片被设置为有弹性的，以利于导电触片与芯片引脚、外露焊盘之间的良好接触。
[0024]图3A和图3B分别示出了固定于转接板150的承托座100与测试电路板170分离以及接合的示意图。如图所示，承托座100与转接板150固定在一起，承托座100上的各导电触片分别与转接板150上的导电插针电性连接。图3A中示出了转接板150上的导电插针151至157，例如但不限于，导电插针154与承托座100上用于与待测试芯片的外露焊盘(接地焊盘)接触的两列导电触片113和114(如图1所示)电性连接。测试电路板170上具有与转接板150上的导电插针一一对应的插座，图中仅示出了导电插针151至157和插座171至177，本领域技术人员应能理解，还可以包括更多导电插针和插座。插座171至177 (以及其他插座)电性连接到测试电路板170上的相应电路中。将转接板150的插针与测试电路板170的插座对应接合，使得承托座100的各导电触片连接到测试电路板170上的相应电路中，固定地承托于承托座100的芯片130的引脚和外露焊盘(接地焊盘)因而连接到测试电路板170上的相应电路中，从而可以对芯片130进行测试。
[0025]现有技术中没有为待测试芯片的外露焊盘专门设计的测试线路，对外露焊盘的测试需要额外手动添加线路，不仅操作不便，且额外添加的线路容易被碰触而引起电气参数(例如感应电容等)的变化，从而影响芯片测试结果的准确性和稳定性。
[0026]本实用新型的至少部分实施例中，为待测试芯片的外露焊盘设置了专门的测试线路，包括导电触片和导电插针，且这些测试线路均为固定地设置的，避免了额外手动添加线路带来的种种不便。
[0027]尽管已经阐明和描述了本实用新型的不同实施例，本实用新型并不限于这些实施例。仅在某些权利要求或实施例中出现的技术特征并不意味着不能与其他权利要求或实施例中的其他特征相结合以实现有益的新的技术方案。在不背离如权利要求书所描述的本实用新型的精神和范围的情况下，许多修改、改变、变形、替代以及等同对于本领域技术人员而目是明显的。
【主权项】
1.一种用于芯片测试的承托座，其特征在于，该承托座包括: 基底; 第一排导电触片，其设置于所述基底之上且包括多个平行设置的导电触片； 第二排导电触片，其设置于所述基底之上且包括多个平行设置的导电触片，且与所述第一排导电触片对齐； 至少一列第三导电触片，其设置于所述基底之上且位于所述第一排导电触片和第二排导电触片之间； 所述第一排导电触片和第二排导电触片经配置以连接待测试芯片的引脚，所述第三导电触片经配置以连接待测试芯片底部的外露焊盘。
2.如权利要求1所述的用于芯片测试的承托座，其特征在于，所述第一排导电触片、第二排导电触片、第三导电触片被设置为具有弹性。
3.如权利要求1所述的用于芯片测试的承托座，其特征在于，所述第一排导电触片、第二排导电触片各包含4?16个导电触片。
4.如权利要求3所述的用于芯片测试的承托座，其特征在于，所述第一排导电触片、第二排导电触片各包含8个导电触片。
5.如权利要求3所述的用于芯片测试的承托座，其特征在于，所述第一排导电触片、第二排导电触片在相近端具有突起。
6.如权利要求1所述的用于芯片测试的承托座，其特征在于，至少一列第三导电触片中的每一列包含两个导电触片，所述两个导电触片在相近端具有突起。
7.如权利要求1所述的用于芯片测试的承托座，其特征在于，所述基底为塑料基板材料。
8.一种用于芯片测试的装置，其特征在于，该装置包括: 如权利要求1-7中任一项所述的承托座；以及 转接板，在所述转接板的一侧固定地设置有多个导电插针，所述多个导电插针中的至少一者与所述第三导电触片电性连接。
【专利摘要】本实用新型涉及用于芯片测试的装置及其承托座。一种用于芯片测试的承托座包括：基底；第一排导电触片，其设置于所述基底之上且包括多个平行设置的导电触片；第二排导电触片，其设置于所述基底之上且包括多个平行设置的导电触片，且与所述第一排导电触片对齐；至少一列第三导电触片，其设置于所述基底之上且位于所述第一排导电触片和第二排导电触片之间；所述第一排导电触片和第二排导电触片经配置以连接待测试芯片的引脚，所述第三导电触片经配置以连接待测试芯片底部的外露焊盘。本实用新型的至少部分实施例中，为待测试芯片的外露焊盘设置了专门的测试线路，且这些测试线路均为固定地设置的，避免了额外手动添加线路带来的种种不便。
【IPC分类】G01R31-28, G01R1-04
【公开号】CN204405705
【申请号】CN201420866281
【发明人】王秀军, 陈爱兵, 韩元成, 萧任村, 王浚腾
【申请人】日月光半导体（昆山）有限公司
【公开日】2015年6月17日
【申请日】2014年12月31日