专利名称：电子元件的壳体的制作方法
技术领域：
本发明涉及用于在其中保存比如半导体芯片的电子元件的壳体。
背景技术：
常规地，已经使用了各种类型的壳体来保存和运输比如半导体芯片的元件。常规已知的壳体的典型示例被设计来包括多个芯片托盘，每个保存多个半导体芯片；存储托盘，其大小和厚度大于芯片托盘以存储半导体芯片。存储托盘具有多个上端敞开并存储芯片托盘的容器。多个突起形成于芯片托盘的上表面上以界定多个区域，在所述区域上保存多个半导体芯片，以使得它们被所述突起紧密地保存并围绕，而且防止在二维方向上移动。每个保存多个半导体芯片的芯片托盘存储在存储托盘的容器中；然后，存储托盘可以被运输。这使得可以同时运输多个芯片托盘。
在以上，半导体芯片仅简单地安装于芯片托盘的上表面上。如果在运输过程中壳体晃动，那么半导体芯片可能在位置上偏移，从而导致位置偏移或倾斜。这导致对于半导体芯片的不良存储条件。
发明内容
本发明的一个目的是通过在运输过程中防止半导体芯片的意外移动而提供一种可以以稳定的方式保存半导体芯片的壳体。
本发明的一种壳体包括用于保存多个半导体芯片的至少一个芯片托盘；和用于存储该至少一个芯片托盘的存储托盘，其中芯片托盘通过垂直地连接上单元和下单元形成，在上单元和下单元之间保存多个半导体芯片。芯片托盘被成形为适当的尺寸，其在存储托盘的厚度范围内被完全保存在存储托盘内。另外，存储托盘具有多个接合部分，其实现与芯片托盘的接合并保持上单元和下单元的垂直连接状态。上单元和下单元均具有相同的结构，从而下单元用上单元覆盖。
在以上，当被垂直与另一壳体组合时，多个半导体芯片还保存在其上单元和另一壳体的下单元之间。顺便提及，多个半导体芯片均包封在表面安装芯片封装中。
如上所述，本发明允许多个芯片托盘存储在存储托盘中以同时被运输，其中多个半导体芯片保存在芯片托盘的上单元和下单元之间。这防止了半导体芯片在运输过程中在位置上偏移；因此，即使当在运输过程中壳体晃动时，可以防止半导体芯片的位置偏移，由此维持对于半导体芯片的稳定的存储条件。
因为芯片托盘被成形为适当的尺寸，其在存储托盘的厚度范围内被完全保存在存储托盘内，所以可以防止当芯片托盘被存储在存储托盘中时壳体的总厚度增加；即，可以实现对于壳体的紧凑尺寸。具体而言，当多个壳体被垂直组合时，可以减小运输壳体所需的总空间。
由于提供了具有弹性的接合部分，可以将芯片托盘可移除地附着到存储托盘中。这防止了芯片托盘意外地与存储托盘分开；且这还可以维持上单元和下单元之间的垂直连接状态。即，可以通过芯片托盘和存储托盘来稳定半导体芯片的存储条件。
因为上单元和下单元具有相同的结构，可以对于其构成部件进行相同的设计。这减小了用于上单元和下单元的不同类型的部件的数量。
当具有前述结构的多个壳体被垂直组合时，多个半导体芯片还可以保存在一个壳体的上单元和另一壳体的下单元之间。这增加了同时运输的半导体芯片的总数。顺便提及，半导体芯片均例如包封在表面安装芯片封装中。
参考附图，本发明的这些和其他目的、方面和实施例将被更详细地描述，在附图中图1是显示根据本发明的优选实施例的包括芯片托盘和存储托盘的壳体的平面图；图2是壳体的前视图；图3是显示芯片托盘的基本部件的放大视图；图4A是显示芯片托盘的上单元的放大透视图；图4B是显示芯片托盘的下单元的放大透视图；图4C是显示上单元的背侧的仰视图；
图5是示出上单元的背侧的俯视图；图6是沿图3的线A-A所取的剖面图，其显示了上单元和下单元垂直连接在一起以形成芯片托盘；图7A是沿图3的线A-A所取的剖面图，其显示了上单元；图7B是沿图3的线A-A所取的剖面图，其显示了下单元；图7C是沿图3的线A-A所取的剖面图，其显示了存储托盘；图8是显示了存储托盘的平面图，其没有如图1所示保存芯片托盘；图9A是沿图3的线B-B所取的剖面图，其显示了上单元；图9B是沿图3的线B-B所取的剖面图，其显示了下单元；图9C是沿图3的线B-B所取的剖面图，其显示了存储托盘；以及图10是显示均包括芯片托盘和存储托盘的两个壳体被垂直组合在一起的剖面图。
具体实施例方式
将参考附图通过例子详细描述本发明。
图1是显示根据本发明的优选实施例的包括芯片托盘和存储托盘的壳体的平面图；图2是壳体的前视图；图3是显示芯片托盘的基本部件的放大视图；图4A到图4C是示出壳体的主要部分的放大透视图。
壳体10包括多个芯片托盘11和存储托盘12，每个芯片托盘11保存多个芯片C，且存储托盘12保存芯片托盘11。本实施例不特别限定芯片C的类型；然而，附图显示了芯片C被包封在表面安装芯片封装中，比如BGA(球栅阵列)封装和CSP(芯片尺寸封装)，其中每个芯片C具有二维方形尺寸，其中多个端子例如沿其一侧排列。
如图4A和4B所示，芯片托盘11由可以组合在一起的上单元14和下单元15形成。上单元14和下单元15均利用相同结构的相同盘构件形成，其允许芯片C被安装于其上。为此，以下的描述主要根据上单元14给出，其中与上单元14相同的部件由相同的参考标号指示；因此，如需要将省略其详细描述。
上单元14利用由树脂组成的一体模制构件来形成。如图3、图4A-4C、图5和6、以及图7A-7C所示，上单元14包括主要元件17，在平面图中具有正方形形状；多个第一突起18，每个在平面图中均具有矩形形状，其从主要元件17的表面向上突起，且以二维的方式排列，在其之间具有预定的间距(见图3)；多个第二突起19，每个在平面图中具有十字形状，且从主要单元17的背侧向下突起(见图5)；多个方形肋20，每个在平面图中具有正方形形状且从主要元件17的背侧的周边向下突起。
如图7A和7B所示，主要元件17的周边区域17A与主要元件17的其他区域相比通过台阶部分17B降低。多个凹陷22形成于右侧和左侧以及上侧和下侧的预定的位置(见图3和5)。在主要元件17的四个角中，一个角K(即图3的左下角)具有渐缩的形状，其允许人操作者或工人识别上单元14的周向。
第一突起18以二维方式排列在主要元件17的表面上以排列芯片C，在其之间具有预定的间距，从而四个第一突起18沿每个芯片C的四边设置。即，每个单个的芯片C保存在由四个彼此相邻的第一突起18界定的芯片保存区中，由此防止芯片C的二维移动。
如图5所示，第二突起19以二维方式排列在主要元件17的背侧上，在其之间具有预定的间距。具体而言，具有十字形形状的每个第二突起19设置于芯片保存区的背侧上用于将每个芯片C保存在主要元件17的表面上。如图7A所示，从主要元件17的背侧向下突起的第二突起的高度h1小于从主要元件17的表面向上突起的第一突起18的高度h2。
下单元15类似于上单元14形成；即，如图7B所示，多个第一突起18形成于主要元件17的表面上，且多个第二突起19形成于主要元件17的背侧上。
当上单元14和下单元15被垂直组合在一起，如图6所示时，下单元15的第一突起18的尖端与上单元14的主要元件17的背侧接触；且上单元14的第二突起19的尖端与下单元15的主要元件17的表面接触。这可以通过上单元14和下单元15之间的第一突起18和第二突起19紧密地保存芯片C。
正方形肋20从主要元件17的背侧的周边向下突起，从而其内侧稍微设置于台阶部分17B之外。即，当上单元14和下单元15被垂直组合在一起时，上单元14的正方形肋20与台阶部分17B和第一突起18接合，其相邻于台阶部分17B设置。这可以可靠地将上单元14和下单元15连接在一起。
对于存储托盘12的结构并没有适用特别的限定，然而，本实施例被设计从而存储托盘12被形成为一体模制的构件，其由比如ABS树脂的适当的树脂组成。如图8所示，存储托盘12包括具有拉长的矩形形状的托盘24、形成于托盘24的中心的吸收部分、分别用于存储芯片托盘11的八个存储器26(即，形成于左侧的四个存储器26和形成于右侧的四个存储器26)；和形成于盘24的周边的框架27。
吸收部分25为由界定正方形区域的框架形状肋29围绕的平面表面，且通过吸收格栅被吸收，其被用于运输壳体10。框架形状肋29的上端与托盘24的上表面基本上设置于相同的平面，由此吸收部分25设置于托盘24的上表面之下且与之平行。另外，其高度等于框架形状肋29的高度的多个格栅肋30形成于框架形状肋29的周围区域中。
如图4C所示，存储器26包括具有矩形形状的入口/出口凹陷32，其稍大于上单元14。这允许芯片托盘11通过入口/出口凹陷32的开口而附着到存储器26或从存储器26脱开。存储器26还包括四个周边壁33，其从开口延伸到入口/出口凹陷32的底部以在其之间界定矩形空间；形成接合部分的多个凸缘34，其从周边壁33的下端向内突起；形成沿两个周边壁33设置的接合部分的多个锁元件36，它们在入口/出口凹陷32中在平面图中彼此相对(见图3)；和多个定位突起37，沿入口/出口凹陷32中的其他两个周边壁设置。这里，凸缘34的内侧敞开。
多个切口38沿与锁元件36连接的其他两个周边壁33形成。如图4C所示，每个切口38从托盘24的上表面垂直延伸到凸缘34，且成形为适当的尺寸以在其中包围锁元件36。
如图9C所示，锁元件36分别排列在切口38内。如图6和图7C所示，锁元件36均设置于垂直站立的位置，其中向内突起入到入口/出口凹陷32的空间中的小突起40形成于锁元件36的上端。小突起40均形成为剖面为半圆的形状；因此，当芯片托盘11存储于存储器26中时，小突起40与上单元14的主要元件17的外周接合。多个互连元件41水平地从锁元件36的下端延伸且互连到切口38的内表面。这里，锁元件36的上部可以由于互连元件41的弹性变形和由于锁元件36的弹性变形而稍微移动。
两对定位突起37沿入口/开口凹陷32的两个周边壁33的每个定位。定位突起37被设置，从而当芯片托盘11存储于存储器26时，定位突起37分别容纳在芯片托盘11的凹陷22之内。因此，即使当芯片托盘11从图3所示的预定位置在周向旋转90°且推入存储器26中时，定位突起37受到芯片托盘11的主要元件17的周边区域17A妨碍，由此阻碍芯片托盘11被插入存储器26中。即芯片托盘11应被存储在存储托盘12的存储器26中，从而定位突起37不受到周边区域17A妨碍，其中芯片托盘11精确地定位在存储器26内在预定的位置(在如图3所示设置渐缩的角K处)或在其他位置(在与图3所示相比将芯片托盘11旋转180°处)。
如图6所示，存储器26的深度被如此决定，从而芯片托盘11(其中上单元14和下单元15被垂直组合在一起)在存储托盘12的厚度范围内被完全存储于存储器26内。在图6所示的状态中，上单元14的第一突起的尖端与托盘24的表面基本设置于同一平面，且下单元15的正方形肋20的尖端设置于框架27的下部上方且不从框架27向外延伸。
框架27从托盘24的周边向下延伸，且其高度低于托盘24的上表面的高度的台阶部分27A形成于框架27的上端上。当如图10所示多个壳体10被垂直组合在一起时，一个壳体10的存储托盘12的框架27的下端安装于另一壳体10的存储托盘12的框架27的台阶部分27A上。参考图1，如图2所示，其开口指向下的一对凹陷43形成于框架27的背侧上。另外，一对钩44互连到框架27的两侧。
为了在壳体10中存储芯片C，每个芯片C安装于下单元15的主要元件17上，从而其四边设置与下单元15的四个第一突起18相对。接下来，上单元14和下单元15被垂直组装在一起，从而台阶部分17B和沿下单元15的台阶部分17B设置的第一突起18与上单元14的正方形肋20接合。因此，上单元14的第二突起19精确地定位在下单元15中存储的芯片C的正上方。这防止了芯片C在位置上偏移；即，下单元15用上单元14覆盖且密闭。芯片托盘11(由上单元14和下单元15组成，包括芯片C)被精确地定向，从而存储托盘12的存储器26的定位突起37容纳在上单元14和下单元15的凹陷22中；然后，芯片托盘11被推入存储器26中。此时，上单元14和下单元15的周边区域17A沿存储器26的锁元件36的小突起40滑动，从而锁元件36由于其弹性而稍微向外倾斜。当下单元15的周边区域17A的下表面安装于存储器26的凸缘34上且与存储器26的凸缘34接触时，锁元件36在初始位置恢复，从而锁元件36的小突起40与上单元14的周边区域17A的上表面接合。即，芯片托盘11通过凸缘34和锁元件36的下突起40而被垂直保存。这防止了芯片托盘11的垂直移动。由此，可以牢固地将芯片托盘11存储于存储托盘12的存储器26中，同时维持上单元14和下单元15的垂直连接状态。
相似地，保存芯片C的其他芯片托盘被存储在存储托盘12的其他存储器26中；由此，可以实现壳体10的满装状态，如图1所示。
与下单元15相似，多个芯片C可以通过上单元14保存。当两个壳体10如图10所示被垂直保存在一起时，保存在上单元14中的芯片C用下单元15覆盖。即，当其中芯片C被保存在上单元14中的一个壳体10与其他壳体10垂直组合并用其他壳体10覆盖时，另一壳体10的下单元15的第二突起19被精确地定位正在一个壳体10的上单元14中保存的芯片10上方。
为了从保存在壳体10的存储托盘12的存储器26中的芯片托盘11取出芯片10，外力强制地施加到芯片托盘11，从而释放芯片托盘11和锁元件36之间的接合，由此从存储器26的入口/出口凹陷32的开口取出芯片托盘11。然后，上单元14从下单元15分开以暴露芯片C，其由此可以被单独取出。
如上所述，本实施例被设计从而芯片C被保存在上单元14和下单元15之间。这使得可以总体地运输由存储托盘12保存的多个芯片托盘11，其中可以防止芯片C在运输过程中在位置上被意外地移位且脱落。
另外，可以通过存储器26的凸缘34和锁元件36来防止芯片托盘11的垂直移动。芯片托盘11可以被容易地反转，且通过反转存储托盘12从存储器26取出。这使得可以快速地进行测试，比如相对于芯片C的两侧的电气化检测。
当多个壳体10被垂直组装在一起时，由一个壳体10的上单元14保存的芯片C用另一壳体10的下单元覆盖；因此，可以可靠地保存芯片C。
本发明不必受到本实施例的限定；因此，本发明可以就前述的元件和部件的形状、位置和方向而言以各种方式修改，而不背离由权利要求所界定的本发明的范围。
例如，可以增加或减小形成于存储托盘12中的存储器26的数量，只要每个存储器26被设计存储至少一个芯片托盘11。为了改善视觉识别，可以对于芯片托盘11和存储托盘12采用不同的颜色。这使得可以将芯片托盘11平滑地附着到存储托盘12且从存储托盘12平滑地移除。当然，可以根据芯片C的尺寸和芯片C的数量，对于上单元14和下单元15采用各种设计。
另外，可以适当地改变锁元件36的数量和锁元件36的位置，只要可以可靠地确保保存在存储托盘26中的芯片托盘11的垂直移动。
锁元件36不必被设计为在其上端具有小的突起40。即，锁元件36可以被修改从而小突起40形成于锁元件36的上端和下端。在该修改中，形成于锁元件36的上端和下端的突起40分别与上单元14和下单元15接合。这保证了稳定的存储条件。另外，即使当仅上单元14被保存在存储其26中时，也可以可靠地在上单元14和锁元件36的小突起40之间建立接合，由此防止上单元14的垂直移动。
本申请要求2006年1月5日递交的日本专利申请No.2006-000771的优先权，其内容被引入于此作为参考。
权利要求
1.一种壳体，包括用于保存多个半导体芯片的至少一个芯片托盘；和用于存储所述至少一个芯片托盘的存储托盘，其中，所述芯片托盘通过垂直地连接上单元和下单元形成，在所述上单元和下单元之间保存所述多个半导体芯片。
2.根据权利要求1所述的壳体，其中所述芯片托盘被成形为适当的尺寸，其在所述存储托盘的厚度范围内被完全保存在存储托盘内。
3.根据权利要求1或2所述的壳体，其中所述存储托盘具有多个接合部分，所述多个结合部分实现与所述芯片托盘的接合并保持所述上单元和下单元的垂直连接状态。
4.根据权利要求1或2所述的壳体，其中所述上单元和下单元均具有相同的结构，从而所述下单元被所述上单元覆盖。
5.根据权利要求1或2所述的壳体，其中当被垂直地与另一壳体组合时，多个半导体芯片还保存在所述上单元和所述另一壳体的下单元之间。
6.根据权利要求1或2所述的壳体，其中所述多个半导体芯片均包封在表面安装芯片封装中。
全文摘要
本发明公开了一种壳体。壳体形成来使得每个保存多个半导体芯片的多个芯片托盘存储在存储托盘中，其中芯片托盘通过垂直连接上单元和下单元形成，两者具有相同的结构。半导体芯片保存在芯片托盘的上单元和下单元之间，由此防止其二维移动。当每个具有前述结构的多个壳体被垂直组装在一起时，多个半导体芯片还可以保存在一个壳体的上单元和另一壳体的下单元之间。这使得可以同时运输多个半导体芯片。顺便提及，半导体芯片均包封在表面安装芯片封装中。
文档编号H01L23/00GK1997269SQ20071000182
公开日2007年7月11日 申请日期2007年1月5日 优先权日2006年1月5日
发明者佐佐木正治 申请人:雅马哈株式会社