电压调节器的制作方法

实施例一般性地涉及电压调节器(Spannungsregler)。

背景技术：

由外部电压源馈给能量的电子设备——例如通过芯片卡所插入的读取设备的馈电接触部馈给能量的芯片卡——通常具有电压调节器，所述电压调节器将外部的馈电电压转换成内部所需的馈电电压。高效的电压变换器是所期望的，所述电压变换器例如可以在开销较低(例如，面积需求较小)的情况下实现并且例如快速地对外部馈电电压的波动做出反应。

技术实现要素：

根据一种实施例，提供一种电压调节器，所述电压调节器具有用于施加输入馈电电压的馈电电压输入端、用于输出输出馈电电压的馈电电压输出端、第一场效应晶体管和第二场效应晶体管，所述第一场效应晶体管和所述第二场效应晶体管在所述电压馈电输入端与所述电压馈电输出端之间串联连接，其中，与所述第二场效应晶体管相比，所述第一场效应晶体管具有更高的工作电压。所述电压调节器还具有调节器，所述调节器设置成基于参考电压调节第一场效应晶体管的栅极电压与第二场效应晶体管的栅极电压以调节输出馈电电压。

附图说明

附图不反映实际的大小比例而是用于说明各实施例的原理。以下参考以下附图来描述不同的实施例。

图1示出根据一种实施例的芯片卡。

图2示出根据一种实施方式的电压调节器。

图3示出一个曲线图，所述曲线图说明具有调节路径中的单个高压晶体管的电压调节器的特性。

图4示出一个曲线图，所述曲线图说明在图2中示出的电压调节器的特性。

图5示出根据一种实施方式的电压调节器。

以下详细描述涉及示出细节与实施例的附图。这些实施例如此详细地进行描述，使得本领域技术人员可以实施本发明。其他实施方式也是可能的，并且所述实施例可以在结构方面、逻辑方面和电方面改变，而不偏离本发明的主题。不同的实施例无需彼此排斥，而是不同实施方式可以彼此组合，从而产生新的实施方式。在本说明书中使用术语“连接(verbunden/an-geschlossen)”以及“耦合”用于描述直接的和/或间接的连接(Verbindung/An-schluss)以及直接的或间接的耦合。

具体实施方式

图1示出根据一种实施例的芯片卡100。

所述芯片卡100具有芯片卡载体101和芯片卡模块102，所述芯片卡模块布置在芯片卡载体101上。

芯片卡模块102具有需要能量的部件103，例如微处理器(例如CPU)、存储器等。

所需的能量可以通过接触部104(例如与接地接触部GND组合地)从外部能量源——例如芯片卡所插入的芯片卡读取器(即芯片卡读取设备)提供给所述芯片卡模块。

如果诸如芯片卡100的装置通过可变外部电压馈电(所述可变外部电源例如施加到接触部104和接地接触部上)，则通常借助调节使内部使用的电压(至少近似地)保持不变。例如，所述芯片卡模块具有电压调节器105，例如线性调节器。所述电压调节器具有例如控制调节路径(Regelstrecke)的调节器，从而所述调节路径向部件103提供相比于所施加的外部电压更稳定(即更少波动)的内部馈电电压。在此，所述内部电压输送给所述调节器，从而所述调节器可以合适地控制调节路径，即从而实施内部馈电电压的调节。

电压调节器105的调节路径具有例如晶体管。如果外部电压超过低压晶体管(Niedervolttransistor)的最大可允许的馈电电压，那么可以通过借助高压晶体管(Hochvolttransistor)的调节来减小所述外部电压。

为了相对于外部电压跳变尽可能不敏感，例如在线性调节器中使用NMOS(n-Kanal metal oxide semiconductor：n沟道金属氧化物半导体)高压晶体管作为调节晶体管，因为与PMOS(p沟道MOS)相反地控制参量Vgs(Gate-Source-Spannung：栅源电压)不包含外部馈电电压。

然而，高压晶体管具有与低压晶体管相比更差的物理性能(例如在增益和电阻方面)和更大的空间需求。因此，为了在更高的电流消耗时使每个时钟边沿的电压陷落(Spannungseinbruch)保持地较小，通常在NMOS线性调节器内(在所述NMOS线性调节器中，调节路径包括n沟道MOSFET(MOS场效应晶体管))，使高压调节晶体管的沟道宽度相应增大。

通过高压NMOS晶体管的固有调节，即，VDD处的电压陷落增大调节晶体管的瞬时Vgs，调节晶体管的宽度直接影响内部馈电电压的稳定性。例如，对于具有4mA电流消耗的待馈电的部件103，5mm宽度是必需的，并且对于具有30mA的待馈电部件，宽度20mm是必需的。因为高压晶体管的空间需求，需要找到以下最佳设计点：其中在调节晶体管尽可能小的情况下保证馈电稳定性。

为了也在接近要达到的内部馈电电压的低外部电压时可以到达调节晶体管的所需的工作点，通常借助电荷泵来控制NMOS晶体管的栅极。

根据一种实施方式，通过使用低压晶体管与高压晶体管的组合作为调节晶体管(即代替一个单一的调节晶体管，例如一个高压晶体管)，在同样的空间需求下，显著地改善电压调节的性能。在此，所述低压晶体管的更好的物理特性起到了作用，如与高压晶体管相比在面积更小的情况下增益更大。

在此，借助三阱工艺(Triple-Well-Prozess)构造低压晶体管，从而使其可以与衬底隔离并且因此与VSS(即低馈电电势，例如GND电势)隔离。

图2示出电压调节器200。

电压调节器200相应于例如芯片卡100的电压调节器105。

所述电压调节器具有用于施加外部馈电电压(VDDext)的输入端201，该输入端例如与芯片卡104的接触部104连接。输入端201与NMOS高压晶体管202的漏极连接。NMOS高压晶体管202的源极与NMOS低压晶体管203的漏极203连接，该NMOS低压晶体管的源极通过由第一电阻204与第二电阻205的串联电路组成的分压器与低馈电电势(该低馈电电势例如借助GND接触部被施加到芯片卡模块102上)耦合。

除此之外，NMOS低电压晶体管203的源极与用于输出内部馈电电压(VDDint)的输出端206连接，该输出端例如与待馈电的部件103连接。

NMOS低压晶体管203是借助三阱结构构造的，在所述三阱结构中，n掺杂的源极区域与n掺杂的漏极区域之间的沟道区域布置在一个p阱中，该p阱又布置在一个n阱中，该n阱位于p衬底中。NMOS低压晶体管203的借助三阱结构的构型在图2中通过NMOS低压晶体管203的电路符号中的用于n阱或者p阱的两个连接端来表示，所述两个连接端与NMOS低压晶体管203的漏极或者源极连接。

所述分压器的中央连接端——即第一电阻204与第二电阻205之间的连接点提供给比较器207(例如借助放大器实现)，该比较器将所述分压器的中央连接端上的电势与由参考电压源208提供的参考电势进行比较。所述参考电压源例如是带隙参考(“带隙(bandgap)”表示为BG)。

比较器207输出上行信号(或者Up信号)，该上升信号输送给电荷泵，该电荷泵响应于所述上行信号在其输出端上提高控制电压Steuer_HV，该控制电压被输送给高压晶体管202的栅极。

此外，控制电压Steuer_HV还被输送给高压二极管210，该高压二极管输出(根据高压二极管上的电压降减小了的)控制电压Steuer_NV，该控制电压Steuer_NV被输送给低压晶体管203的栅极。

此外，所述比较器输出下行信号(或者DOWN信号)，该下行信号被提供给另一n沟道高压晶体管211的栅极，所述另一n沟道高压晶体管连接在低的馈电电势与低压晶体管203的栅极之间并且响应于下行信号而降低控制电压Steuer_HV和控制电压Steuer_NV。

例如，比较器207是借助差分放大器实现的，从而当所述分压器的中央连接端处的电势小于所述参考电势时所述上行信号占主导而当所述分压器的中央连接端处的电势大于所述参考电势时所述下行信号占主导。

因此，如果内部馈电电压VDDint过低，则通过电荷泵209使控制电压Steuer_HV和Steuer_NV升高，直到达到VDDint的目标值(所述目标值通过所述参考电势和所述分压器的分压比来定义)(其中，两个控制电压通过高压二极管210彼此连接)。如果内部馈电电压VDDint过高，则通过另一个高压晶体管211使具有控制电压Steuer_NV的节点放电并且因此也使具有控制电压Steuer_HV的节点放电，直到达到VDDint的目标值。

第一电容器212连接在高压晶体管202的栅极与低馈电电势之间，并且第二电容器连接在低压晶体管203的栅极与低馈电电势之间。

以下描述在施加外部馈电电压时电压调节器200的特性(尤其是控制电压Steuer_HV和Steuer_NV的变化)的示例，其中，首先为了进行比较而描述具有调节路径中的一个(单一)高压晶体管的电压调节器的特性。

图3示出曲线图300，该曲线图说明具有调节路径中的一个单个高压晶体管的电压调节器的特性。

第一曲线301示出所述控制信号，该控制信号被输送给高压晶体管的栅极，第二曲线302示出所施加的外部电压的变化，第三曲线303示出所产生的内部电压的变化，并且第四曲线304示出流过调节路径的电流的变化。

时间从左向右根据水平时间轴305变化，并且电压与电流从下向上根据竖直电压轴306或者竖直的电流轴307增大。

图4示出曲线图400，该曲线图说明在图2中示出的电压调节器200的特性。

第一曲线401示出控制信号Steuer_HV，第二曲线402示出所施加的外部电压的变化，第三曲线403示出高压晶体管202与低压晶体管203的连接节点处的电势的变化(即直观地在调节路径的中点)，曲线404示出控制信号Steuer_NV，第五曲线405示出所产生的内部电压的变化，并且第六曲线406示出流过调节路径的电流的变化。

如在图3中，时间从左向右根据水平时间轴407变化，并且电压和电流从下向上根据竖直电压轴408或者竖直电流轴409增大。

在图3与图4的示例中，外部馈电电压具有值1.8V。其他可能的值例如是5V和3V。待达到的内部电压例如为1.25V。参考电压源208提供例如0.8V。

可以看出，借助在图2中示出的电压调节器200，更快地达到期望输出电压和期望电流，因为没有时钟或者很少时钟因为过低的电压被隐藏(这在图3的变型方案中是较慢升高的原因)。此外，实现馈电电压在负载情况下的更小陷落、更平稳的馈电电压和更小的工作电压渗透(Betriebs-spannungsdurchgriff)。

总的来说，根据不同的实施方式，提供了如在图5中示出的电压调节器。

图5示出根据一种实施方式的电压调节器500。

电压调节器500具有用于施加输入馈电电压的馈电电压输入端501和用于输出输出馈电电压的馈电电压输出端502。

电压调节器500还具有第一场效应晶体管503与第二场效应晶体管504，所述第一场效应晶体管和所述第二场效应晶体管在电压馈电输入端和电压馈电输出端之间串联连接，其中，第一场效应晶体管503具有比第二场效应晶体管504更高的工作电压。

电压调节器500还具有调节器505，该调节器设置成基于参考电压来调节第一场效应晶体管的栅极电压与第二场效应晶体管的栅极电压以调节输出馈电电压。

换句话说，在电压调节器中，例如代替一个高压NMOS调节晶体管使用由(例如NMOS)高压晶体管和(例如NMOS)低压晶体管组成的级联(Kaskode)，其中，调节参量既输送给高压晶体管的栅极又(例如通过二极管)输送给低压晶体管的栅极。所述输出馈电电压(例如，内部馈电电压)例如低于输入馈电电压(例如，外部馈电电压)，并且所述调节器设置成这样控制这些场效应晶体管，即这样调节第一场效应晶体管的栅极电压与第二场效应晶体管的栅极电压，使得所述输出馈电电压的波动(例如，百分比波动)小于输入馈电电压的波动。

电压调节器500相应于例如芯片卡的电压调节器，例如，如参照图1所描述的。

所述第一场效应晶体管例如是高压晶体管并且第二场效应晶体管是低压晶体管，这例如包含：所述第一场效应晶体管的工作电压高于第二场效应晶体管的工作电压(即，与第二场效应晶体管相比，在其击穿之前，在第一场效应晶体管中漏极和源极之间可以施加更高的电压)，或者，与第二场效应晶体管时相比，第一场效应晶体管的栅体工作电压更高。例如，与第二场效应晶体管相比，第一场效应晶体管的击穿电压可以更高(例如是第二场效应晶体管时的2倍或更高、5倍或更高或者10倍或更高)。换句话说，第一场效应晶体管是高压晶体管并且第二场效应晶体管是低压晶体管，可以包含：与第二场效应晶体管相比，第一场效应晶体管具有更高的耐压性(例如是第二场效应晶体管时的2倍或更高、5倍或更多或者10倍或更多)。

所述第一场效应晶体管是高压晶体管并且所述第二场效应晶体管是低压晶体管可以进一步包含：与第二场效应晶体管相比，所述第一场效应晶体管的栅极氧化物更厚。

例如，所述第一场效应晶体管具有工作电压8V，并且第二低压晶体管具有工作电压1.25V。

以下说明不同的实施方式。

实施方式1是电压调节器，如它参照图5描述的。

实施方式2是根据实施方式1的电压调节器，其中，第一场效应晶体管是高压晶体管，并且第二场效应晶体管是低压晶体管。

实施方式3是根据实施方式1或2的电压调节器，其中，与第二场效应晶体管相比，第一场效应晶体管具有更高的电阻。

实施方式4是根据实施方式1至3之一的电压调节器，其中，与第二场效应晶体管相比，第一场效应晶体管具有更大的栅极氧化层厚度。

实施方式5是根据实施方式1至4之一的电压调节器，其中，与第一场效应晶体管相比，第二场效应晶体管具有更大的沟道宽度。

实施方式6是根据实施方式1至5之一的电压调节器，其中，与第一场效应晶体管相比，第二场效应晶体管具有更高的增益。

实施方式7是根据实施方式1至6之一的电压调节器，其中，第一场效应晶体管和第二场效应晶体管形成级联。

实施方式8是根据实施方式1至7之一的电压调节器，其中，调节器设置成将输出馈电电压调节到所期望的电压值。

实施方式9是根据实施方式8的电压调节器，其中，所期望的电压值通过参考电压给出。

实施方式10是根据实施方式1至9之一的电压调节器，其中，调节器设置成当输出馈电电压低于所期望的电压值时提高第一场效应晶体管的栅极电压和第二场效应晶体管的栅极电压并且当输出馈电电压高于所期望的电压值高时减小第一场效应晶体管的栅极电压和第二场效应晶体管的栅极电压。

实施方式11是根据实施方式10的电压调节器，其中，调节器具有电荷泵并且设置成借助所述电荷泵提高第一场效应管的栅极电压和第二场效应晶体管的栅极电压。

实施方式12是根据实施方式10或11的电压调节器，其中，调节器具有另一场效应晶体管，所述另一场效应晶体管一方面与第一场效应晶体管的栅极和第二场效应晶体管的栅极连接而另一方面与低馈电电势连接，并且调节器设置成借助打开所述另一场效应晶体管来降低第一场效应晶体管的栅极电压和第二场效应晶体管的栅极电压。

实施方式13是根据实施方式1至12之一的电压调节器，其中，调节器具有比较器，所述比较器设置成将参考电压与代表输出馈电电压的比较电压进行比较，并且调节器设置成基于比较结果调节第一场效应晶体管的栅极电压和第二场效应晶体管的栅极电压。

实施方式14是根据实施方式13的电压调节器，具有分压器，所述分压器与电压馈电输出端连接并且设置成由输出馈电电压产生比较电压。

实施方式15是根据实施方式1至14之一的电压调节器，其中，第一场效应晶体管的栅极与二极管的正极耦合，并且第二场效应晶体管的栅极与二极管的负极耦合。

实施方式16是根据实施方式15的电压调节器，其中，所述二极管借助连接成二极管的场效应晶体管实现。

实施方式17是根据实施方式1至16之一的电压调节器，其中，第二场效应晶体管以三阱结构构造。

实施方式18是根据实施方式1至17之一的电压调节器，其中，第一场效应晶体管和第二场效应晶体管是n沟道场效应晶体管。

虽然主要参考特定实施方式来示出和描述了本发明，但本领域技术人员应理解，可以在构型及其细节方面进行大量改变，而不脱离本发明的精神和范围，像其通过以下权利要求限定的那样。因此，本发明的范围通过所附的权利要求来确定，并且意在包括落入权利要求的词义或等效范围的所有改变。