专利名称：：一种ic芯片的引脚扩展电路的制作方法
技术领域：
：本实用新型涉及一种模拟电路，特别的涉及一种对芯片的弓I脚进行扩展的电路。
背景技术：
：目前，随着芯片工艺的不断进步，各种以CPU为内核，结合各种功能模块的soc(片上系统)芯片，在电子设备中得到了广泛的使用，由于系统功能的繁多，需要各种输入输出接口，而芯片的引脚数量又受芯片制作封装成本及系统应用时的电路布版的限制，不能随意增加，造成在设计时引脚数不能满足需要。若芯片需要的引脚个数较多，而每个引脚并不是简单的一根引线，而是包括相应的静电保护等附属电路和连接引脚的金属接触窗，增加一个引脚，其附属电路会占用一定的芯片面积，而芯片成本与芯片面积成正比。同时在一颗芯片上引脚越多，需要采用更密集的引脚封装规格，封装成本也随之上升。为了节省引脚数，目前的数据传输线多从并行往串行转换，通过分时传输的方法，将多路并行数据转换成一路串行数据进行传输，这种方式需要芯片内有串行数据转并行数据的电路，芯片外部有并行数据转化串行的电路，如果没有时钟信号线还需要时钟恢复电路提供串并转换所需的时钟信号，整体电路比较复杂。另外，考虑到对于soc芯片，其包括高速数字输入输出接口用以与外界交换处理的数据，模拟输入输出引脚连接内部模数，数模转换电路，也包括很多用于测试控制信号和功能调整及寄存器设置等的接口，这些引脚通常是传输低速控制信号。对这些低速的数字控制端口进行压縮可避免时钟信号的复杂度，目前常用的压縮方法是通过i2c端口配置芯片内部寄存器存储的值，寄存器的输出即为控制信号。而这种方法需要芯片内部建有i2c接收电路及寄存器组，外部通过i2c读写设备来传输控制信号，一般由单片机系统实现，由于寄存器掉电后存储的信号消失，每次上电都需要重新配置一次。因此所述方法对外围设备要求较高，给用户的使用带来不便。
发明内容本实用新型所要解决的技术问题是提出一种对低速数字输入信号进行压縮的电路，减少输入引脚个数，节省芯片面积。为解决上述技术问题，本实用新型提出了一种ic芯片的引脚扩展电路，该电路包括信号转换单元、电压比较单元和编码器单元，其中，n路数字输入信号输入至所述信号转换单元后，得到一路模拟信号，经一个输入引脚输入至电压比较单元后，得到的数字信号再输入至编码器单元的第2至2"个输入端口，该编码器的第1个输入端口接地，输出端得到为与n路数字输入信号相同的n路数字输出信号，其中，n为自然数。所述编码器单元为2n线-n线优先编码器。所述电压比较单元包括2n-l个比较器COMP1至COMP2n-l，其中比较器的正向输入端均输入所述一路模拟信号，反向输入端分别接相应的参考电压V1至V2"-1，输出端依次接所述编码器单元的a2n至a2。所述信号转换单元通过电阻及开关电路实现将n路数字输入信号形成的2n个数值转换为包含2"个对应电压的一路模拟信号。所述开关电路通过反向器实现。所述开关电路通过NMOS管实现。本实用新型所述IC芯片的引脚扩展电路的有益效果在于，对于低速的数字输入引脚，利用其单向传输和低速特性，可以通过添加简单的处理电路来压縮数据信号，合并减少输入引脚数，节省芯片管脚，并且处理电路所带来的对信号的延时也不影响对传输性能的要求。采用所述方案解决了系统芯片引脚不够用的问题，而且相对于增加的引脚数量，在很大程度上降低了成本，具有可操作性强的优点。图1是本实用新型具体实施方式芯片引脚扩展电路的结构框图；图2是本实用新型具体实施方式中对三路数字输入信号进行转换时的具体电路实施图3是本实用新型具体实施方式中对三路数字输入信号进行转换时所述信号电压转换电路的另一种实施电路。具体实施方式以下根据附图对本实用新型的具体实施方式进行详细说明。如图1所示为本实用新型具体实施方式芯片引脚扩展电路的结构框图，该结构包括信号转换单元、电压比较单元和编码器单元，其中n路数字输入信号输入至信号转换单元后，得到一路模拟信号，经一个输入引脚(PAD)输入至电压比较单元，经该电压比较单元后输出2n个数字信号，再输入至编码器单元后得到n路数字信号输出，且满足该n路数字输出信号与该引脚扩展电路结构的n路数字输入信号相同。其中，所述信号转换单元通过电阻及开关电路实现将n路数字输入信号转换成对应的电压，即形成一路模拟信号，且该模拟信号中包括2n个电压值，分别与n路数字输入信号形成的2n个数值一一对应。所述电压比较单元包括2n-l个比较器C0MP1至COMP2n-l，其中该2n-l个比较器COMP1至COMP2n-l的正向输入端均为所述一个输入引脚(PAD)输入的模拟信号，反向输入端均为相应的参考电压，依次用VI至V2n-l表示，其中该2n-l个电压均位于电压区间[O，Vdd]中，且Vl至V2n-1按照升序排列，其中VDD为电源电压。当比较器的正向输入端的电压高于反相输入端的电压时，比较器输出高电平，反之则输出低电平。所述编码器单元为二进制转十六进制的2"线-n线优先编码器，其输入信号为所述电压比较单元的2n个比较输出，输出为n路数字输出信号，其中比较器COMP1的输出连接至该2"线-n线优先编码器的最高位输入端a2n，比较器COMP2的输出连接至该2n线-n线优先编码器的第二高位输入端a2"-l，依次，比较器COMP2n-l的输出连接至该2n线-n线优先编码器的第二低位输入端a2，该2n线-n线优先编码器的最低位输入端al固定接至地。图2为以11=3为例时，本实用新型按照简化结构实施的具体电路。其中，所述信号转换单元通过三个反相器和六个电阻实现，使输入的三个数字信号Djn1、Dw2、DrN3和输出的一路模拟信号VrN满足如表l所示的真值表。Djn1DIN2Din3VjnVIN(000)0000.875*VDDVIN(001)0010.75*VDDVIN(010)0100.625*VDD5<table>tableseeoriginaldocumentpage6</column></row><table>表l瑜入DjnI、Din2、DjN3与V!n对应关系其中，所述信号转换单元的电路也不局限于如图2所示的电路，其它只要满足如表1所示对应关系的电路均属于本实用新型保护的范围，如图3所示，由开关管Nl、N2、N3和电阻Rl、R2、R3和R4组成的电路也可实现相同的功能。所述电压比较单元包括7个比较器COMPl至COMP7，其中，比较器的参考电压VI至V7由电源电压经电阻分压得到，当比较器的正向输入端的电压高于反相输入端的电压时，比较器输出高电平，反之则输出低电平。选取合适的电阻值满足以下的关系式<table>tableseeoriginaldocumentpage6</column></row><table>则对应于V^的八个取值V^(000)至V^(111)，比较器输出电压U2至a8节点)具有对应的不重复的结果。结合表l，可以得到Dwl，DIN2，DIN3与比较器输出值(a2至a8节点)的对应关系，如表2所示<table>tableseeoriginaldocumentpage6</column></row><table>(110)1100.125*VDD0000001(111)11100000000表2比较器输出电压与输入数字信号对应关系七个比较器的输出端分别接到一个标准的8线-3线优先编码器的a2至a7输入端，输入端al接地，对于所述标准的8线-3线优先编码器，有如表3所示真值表。输入输出ala233a4a5汪6a8blb2b30111111100000111111001000111110100000111101100000111100000000111010000000111000000000111表38线-3线优先编码器真值表结合表2和表3可以得到Dwl二bl，DIN2=b2，DIN3=b3，即三路数字输入信号通过编码电路变成一路模拟信号输入至芯片内，通过电压比较单元和编码器单元输出与输入信号一致的信号。从而实现扩展芯片输入端口的目的。其中，值得注意的是，本具体实施方式中输入数字信号Dn4、DIN2、Dw3与V^的对应关系并不局限于如表1所述的对应关系，只需满足如式(l)所示的关系式0《VIN(111)<V1<VIN(110)<V2<VIN(101)<V3<VIN(100)<V4<VIN(011)<V5<V1N(010)<V6<V1N(001)<V7<VTN(000)《VDI)(1)将V^用十进制表示时，式(1)则为式(2):0《VIN(7)<V1<VIN(6)<V2<VIN(5)<V3<VIN(4)<V4<VIN(3)<V5<VN(2)<V6<VIN(1)<V7<VIN(0)《VDI)(2)当输入信号由三路数字输入信号扩展至如图1所示的n路时，则式(l)相应扩展为式(3):0《VIN(2n-l)<Vl<VIN(2n-2)<V2<VIN(2n-3)<V3<VIN(2n-4)<V4<……<V2n-2<VIN(l)<V2n-1<VIN(0)《VDD(3)以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属
技术领域：
的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。权利要求1、一种IC芯片的引脚扩展电路，其特征在于，该电路包括信号转换单元、电压比较单元和编码器单元，其中，n路数字输入信号输入至所述信号转换单元后，再经一个输入引脚输入至电压比较单元，该电压比较单元的输出信号再输入至编码器单元的第2至2n个输入端口，该编码器单元的第1个输入端口接地、n个输出端作为所述引脚扩展电路的输出端，其中，n为自然数。2、根据权利要求1所述的引脚扩展电路，其特征在于，所述编码器单元为2n线-n线优先编码器。3、根据权利要求1所述的引脚扩展电路，其特征在于，所述电压比较单元包括2n-l个比较器COMPl至COMP2n-l，其中比较器的正向输入端均输入所述一路模拟信号，及向输入端分别接相应的参考电压VI至V2n-1，输出端依次接所述编码器单元的a2"至a2。4、根据权利要求1所述的引脚扩展电路，其特征在于，所述信号转换单元通过电阻及开关电路实现将n路数字输入信号形成的2n个数德转换为包含2n个对应电压的一路模拟信号。5、根据权利要求4所述的引脚扩展电路，其特征在于，所述开关电路通过反向器实现。6、根据权利要求4所述的引脚扩展电路，其特征在于，所述开关电路通过NMOS管实现。专利摘要本实用新型公开了一种IC芯片的引脚扩展电路，该电路包括信号转换单元、电压比较单元和编码器单元，其中，n路数字输入信号输入至所述信号转换单元后，得到一路模拟信号，经一个输入引脚输入至电压比较单元后，得到的数字信号再输入至编码器单元的第2至2<sup>n</sup>个输入端口，该编码器的第1个输入端口接地，输出端得到为与n路数字输入信号相同的n路数字输出信号。该电路结构扩展了系统芯片引脚，而且相对于增加的引脚数量，在很大程度上降低了成本，具有可操作性强的优点。文档编号G06F15/76GK201402460SQ200920130168公开日2010年2月10日申请日期2009年2月13日优先权日2009年2月13日发明者刘俊秀,刘敬波,方尚侠,岭石,胡江鸣申请人:深圳艾科创新微电子有限公司