专利名称：电路布局的调整方法
技术领域：
本发明涉及半导体制造技术领域，特别 涉及一种电路布局的调整方法。
背景技术：
半导体集成电路的设计和制造过程主要包括根据所需实现的功能进行集成电路设计；根据集成电路设计进行集成电路布局；对集成电路布局进行设计规则检查和逻辑操作；考量曝光时的光学邻近效应(OPE，Optical Proximity Effect)对集成电路布局进行光学邻近修正(OPC，Optical Proximity Correction)；然后，以上述经过检查和修正的集成电路布局制作光罩；最后，使用光刻工艺将光罩上的集成电路布局曝光在半导体芯片上。过去，设计和制造工艺往往是独立的，也就是说，集成电路设计的设计工程师考虑的重点是在于所要实现的电路功能，而不是所设计的电路在后续工艺制程中的可制造性， 这样往往会使形成的芯片上的半导体器件很难达到对于性能的要求。例如目前对于互补金属氧化物(CMOS)半导体场效应晶体管而言，常使用拉应力膜形成NMOS晶体管的应变通道区域，使用压应力膜形成PMOS晶体管的应变通道区域，从而可以提高NMOS晶体管和PMOS晶体管的载流子的迁移率，以增加元件的效能。在申请号为 200710101226. 0的中国专利文献中公开了一种半导体器件，其包含有CMOS器件。下面结合现有的具有应力膜的CMOS器件进行说明，如图1所示，CMOS器件包括 有源区10，其由半导体衬底中隔离区20以外的区域构成；栅绝缘膜30，其形成在所述有源区10之上；栅电极40，其形成在所述栅绝缘膜30之上；源/漏区50，其形成在位于所述半导体衬底中栅电极40两侧的有源区10中；以及形成在NMOS晶体管上的拉应力膜60，其可以为NMOS晶体管沟道区的栅长方向上产生拉应力，形成在PMOS晶体管上的压应力膜70，其可以为PMOS晶体管沟道区的栅长方向上产生压应力。在现有技术中，在形成应力膜时，为了保证压应力膜70和拉应力膜60之间不出现空隙，通常拉应力膜60和压应力膜70会出现交叠，这样如果在设计电路时在交叠位置设计了接触孔80，那么由于这个位置具有两层应力膜，因此在刻蚀形成接触孔80时很难完全刻蚀开，从而可能使得利用所述接触孔80形成的互连插塞断路。
发明内容
本发明解决的问题是提供一种电路布局的调整方法，从而提高互连插塞的性能。为了解决上述问题，本发明提供了一种电路布局的调整方法，包括提供布局图形的步骤，所述的布局图形包括具有交叠区域的压应力膜图形和拉应力膜图形，以及在所述交叠区域的接触孔图形，所述交叠区域的边界包括相对的压应力膜图形边界和拉应力膜图形边界，还包括下述步骤调整所述交叠区域的压应力膜图形边界或拉应力膜图形边界，以使接触孔图形仅在调整后的压应力膜图形区域或仅在调整后的拉应力膜图形区域。可选的，所述接触孔图形具有与交叠区域的边界相对的相对边界。
可选的，所述调整所述压应力膜图形边界为将所述压应力膜图形边界朝向所述拉应力图形边界调整至与所述接触孔图形的相对边界交叠，或者调整至与所述拉应力膜图形边界交叠，或者调整至所述接触孔图形的相对边界与拉应力膜图形边界之间。可选的，所述调整所述拉应力膜图形边界为将所述拉应力膜图形边界朝向所述压应力图形边界调整至与所述接触孔图形的相对边界交叠，或者调整至与所述压应力膜图形边界交叠，或者调整至所述接触孔图形的相对边界与压应力膜图形边界之间。可选的，所述调整所述拉应力膜图形边界为将部分拉应力膜图形边界朝向所述压应力膜图形边界调整至与所述接触孔图形的相对边界交叠，或者调整至与所述压应力膜图形边界交叠，或者调整至所述接触孔图形的相对边界与压应力膜图形边界之间，所述部分拉应力膜图形边界是指所述拉应力膜图形边界的与所述接触孔图形的相对边界相对的部分及沿所述相对的部分向两边延伸特定长度的部分。可选的，所述调整所述压应力膜图形边界为将部分压应力膜图形边界朝向所述拉应力膜图形边界调整至与所述接触孔图形的相对边界交叠，或者调整至与所述拉应力膜图形边界交叠，或者调整至所述接触孔图形的相对边界与拉应力膜图形边界之间，所述部分压应力膜图形边界是指所述压应力膜图形边界的与所述接触孔图形的相对边界相对的部分及沿所述相对的部分向两边延伸特定长度的部分。可选的，所述调整所述压应力膜图形边界是指若所述交叠区域的压应力膜图形边界穿过所述接触孔图形，则调整所述压应力膜图形边界。可选的，所述调整所述拉应力膜图形边界是指若所述交叠区域的拉应力膜图形边界穿过所述接触孔图形，则调整所述拉应力膜图形边界。可选的，所述特定长度为0.08 μ m。可选的，所述接触孔为正方形，所述接触孔的长X宽为0.06μπιΧ0.06μπι，交叠区域的宽度为0. 06 μ m。与现有技术相比，本发明主要具有以下优点本发明通过调整所述交叠区域的压应力膜图形边界或拉应力膜图形边界，以使接触孔图形仅在调整后的压应力膜图形区域或仅在调整后的拉应力膜图形区域，这样使得根据该布局得到的接触孔图形由于仅覆盖有压应力膜图形或者拉应力膜图形，而不是被拉应力膜和压应力膜交叠覆盖，因此刻蚀时容易完全打开。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。图1是现有的在被应力膜覆盖的半导体器件中形成接触孔的示意图；图2是本发明的电路布局的调整方法流程图；图3至图5是本发明的一实施例电路布局的调整方法示意图；图6至图8是本发明的另一实施例电路布局的调整方法示意图。
具体实施方式
由背景技术可知，在现有技术中，在形成应力膜时，为了保证应力膜压应力膜和拉应力膜之间不出现空隙，通常拉应力膜图形和压应力膜图形会出现交叠，这样如果在设计电路时在交叠位置设计了接触孔，那么由于这个位置具有两层膜，因此在刻蚀形成接触孔时很难完全刻蚀开，从而可能使得利用所述接触孔形成的互连插塞断路。本发明的发明人经过大量的实验研究得到了一种电路布局的调整方法，本发明调整所述交叠区域的压应力膜图形边界或拉应力膜图形边界，以使接触孔图形仅在调整后的压应力膜图形区域或仅在调整后的拉应力膜图形区域，使得接触孔位置的压应力膜和拉应力膜不交叠，这样使得根据该布局得到的接触孔由于覆盖有压应力膜或者拉应力膜，而不是被拉应力膜和压应力膜交叠覆盖，因此刻蚀时容易完全打开。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实现方式做详细的说明。本发明利用示意图进行详细描述，在详述本发明实施例时， 为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图2是本发明的电路布局的调整方法流程图，如图2所示，本发明的电路布局的调整方法包括步骤S10:提供布局图形，所述的布局图形至少包括具有交叠区域的压应力膜图形和拉应力膜图形，在所述交叠区域具有接触孔图形；S20 调整所述交叠区域的压应力膜图形边界或拉应力膜图形边界，以使接触孔图形仅在调整后的压应力膜图形区域或仅在调整后的拉应力膜图形区域。图3是本发明的电路布局的调整方法示意图。下面结合图2和图3对本发明的电路布局的调整方法进行详细说明。首先，执行步骤S10，参考图3，提供布局图形，所述的布局图形至少包括具有交叠区域100的压应力膜图形101和拉应力膜图形103，在所述交叠区域100具有接触孔图形 105。在本实施例中，所述压应力膜图形101可以为覆盖在PMOS器件上方的应力膜，拉应力膜图形103可以为覆盖在NMOS器件上方的应力膜，因此为了保证压应力膜图形101和拉应力膜图形103之间不出现空隙，通常拉应力膜图形103会向PMOS器件一侧延伸，同样拉应力膜图形101会向NMOS器件一侧延伸，这样使得压应力膜图形和拉应力膜图形就会出现交叠，即交叠区域100 (通常交叠区域100的从NMOS至PMOS方向的宽度为0. 06 μ m,即和接触孔图形的特征尺寸相同)，交叠区域100垂直于NMOS器件至PMOS器件方向有两条边界，例如图3中左侧为压应力膜图形101，右侧为拉应力膜图形103，因此交叠区域100左侧的边界为拉应力膜图形边界103a，右侧边界为压应力膜图形边界101a，下文中为了描述简便把上述两条边界称为交叠区域100的边界IOla和103a。在NMOS器件和PMOS器件上需要形成接触孔图形105与其它的电路相连，例如接触孔图形105恰好需要从压应力膜图形101 和拉应力膜图形103的交叠区域100下方的器件上连出，这样在刻蚀的过程中，由于交叠区域100具有压应力膜图形101和拉应力膜图形103两层的应力膜，因此刻蚀不容易完全刻蚀开。所述接触孔图形105具有与交叠区域100的边界(即IOla和103a)相对的相对边界(例如图3所示的相对边界是接触孔图形105与交叠区域100的的边界IOla或103a平行的边界)。
在本发明中采用了下列步骤调整布局图形，使得接触孔图形位置只具有一层应力膜图形，这样后续形成的接触孔下只有一层应力膜。接着，进行步骤S20，继续参考图3，调整所述交叠区域的压应力膜图形边界IOla 或拉应力膜图形边界103a，以使接触孔图形图形105仅在调整后的压应力膜图形101区域或仅在调整后的拉应力膜图形103区域。在本实施例中，具体的采用下列方法计算所述接触孔图形105的相对边界的坐标、以及所述交叠区域100的边界坐标。 例如在图3中所示，可以先以交叠区域100的边界建立坐标系，从而可以得到接触孔图形 105的相对边界坐标，在本实施例中，以拉应力膜103的与压应力膜101交叠103a的边界为 Y轴，压应力膜101至拉应力膜103方向为X轴，得到接触孔图形105的相对边界的坐标和交叠区域100的边界坐标。在本实施例中，所述接触孔图形105为正方形，所述接触孔图形 105的长X宽为0. 06 μ mX 0.06 μ m，交叠区域100的宽度为0. 06 μ m，接触孔图形105的相对边界的坐标为X = -0. 02 μ m和X = 0. 04 μ m。交叠区域100的边界坐标为X = 0 (即拉应力膜103的与压应力膜101交叠的边界103a)和X = 0. 06ym(即压应力膜101的与拉应力膜103交叠的边界101a)，可见所述拉应力膜103的边界穿过接触孔图形105。在一优选方案中，若所述交叠区域100的压应力膜图形边界IOla穿过所述接触孔图形105，则调整所述压应力膜图形边界IOla ；若所述交叠区域100的拉应力膜图形边界 103a穿过所述接触孔图形105，则调整所述拉应力膜图形边界103a。如果所述拉应力膜边界103a穿过接触孔图形105，则将所述拉应力膜图形边界103a朝向所述压应力图形边界 IOla调整至与所述接触孔图形105的相对边界交叠，或者将所述拉应力膜图形边界103a朝向所述压应力图形边界IOla调整至与所述压应力膜图形边界IOla交叠，或者将所述拉应力膜图形边界103a朝向所述压应力图形边界IOla调整至所述接触孔图形105的相对边界与压应力膜图形边界IOla之间。如果所述压应力膜边界IOla穿过接触孔图形105，则将所述压应力膜图形边界IOla朝向所述拉应力膜图形边界103a调整至与所述接触孔图形105 的相对边界交叠，或者将所述压应力膜图形边界IOla朝向所述拉应力膜图形边界103a调整至与所述拉应力膜图形边界103a交叠，或者将所述压应力膜图形边界IOla朝向所述拉应力膜图形边界103a调整至所述接触孔图形105的相对边界与拉应力膜图形边界103a之间。在本实施例中，所述拉应力膜图形边界103a穿过接触孔图形105，因此参考图4 将所述拉应力膜图形边界103a朝向所述压应力膜图形边界IOla调整至与交叠区域100 的所述压应力膜图形边界IOla交叠。当然也可以调整到与接触孔图形105的相对边界(X =0. 04)重合即可，也可以调整到接触孔图形105的相对边界和所述压应力膜101的边界 IOla之间，这样还可以保留一部分压应力膜101和拉应力膜103的交叠区域，防止出现空隙。在一优选的实现方式中，可以调整部分的拉应力膜图形边界或者压应力膜图形边界，具体地，将所述拉应力膜图形边界朝向所述压应力膜图形边界调整至与所述接触孔图形的相对边界交叠，或者将所述拉应力膜图形边界朝向所述压应力膜图形边界调整至与所述压应力膜图形边界交叠，或者将所述拉应力膜图形边界朝向所述压应力膜图形边界调整至所述接触孔图形的相对边界与压应力膜图形边界之间；或者，将所述压应力膜图形边界朝向所述拉应力膜图形边界调整至与所述接触孔图形的相对边界交叠，或者将所述压应力膜图形边界朝向所述拉应力膜图形边界调整至与所述拉应力膜图形边界交叠，或者将所述压应力膜图形边界朝向所述拉应力膜图形边界调整至所述接触孔图形的相对边界与拉应力膜图形边界之间。所述部分拉应力膜图形边界是指所述拉应力膜图形边界的与所述接触孔图形的相对边界相对的部分及沿所述相对的部分向两边延伸特定长度的部分，所述部分压应力膜图形边界是指所述压应力膜图形边界的与所述接触孔图形的相对边界相对的部分及沿所述相对的部分向两边延伸特定长度的部分。在本实施例中，可以参考图3，首先计算接触孔图形105的一条沿PMOS至NMOS方向的边界的两个端点坐标为X = -ο. 02μ ，Υ = 2μπι和X = -0. 02μ ，Υ = 2. 06 μ m，另一条沿PMOS至NMOS方向的边界的两个端点坐标为X = 0. 04 μ m，Y = 2和X = 0. 04 μ m，Y = 2. 06 μ m。然后参考图5，将拉应力膜图形边界103a穿过接触孔图形105的一段边界(即X =0，并位于Y = 2和Y = 2. 06 μ m之间的一段，也就是与所述接触孔图形的相对边界相对的部分)，以及沿穿过接触孔图形105的部分边界，向接触孔图形105两边延伸特定长度的拉应力膜图形边界103a的部分边界(也就是，沿所述相对的部分向两侧延伸特定长度的部分)，在本实施例中延伸0. 08 μ m，(即X = 0，并位于Y = 2. 06 μ m禾口 Y = 2. 06 μ m+0. 08 μ m 之间的一段以及X = 0，并位于Υ = 2μπι和Υ = 2μ m-0. 08 μ m之间的一段)调整到与压应力膜图形边界IOla重合。这样由于接触孔图形的特征尺寸和交叠区域的宽度都恰好为0. 06 μ m,因此如果接触孔图形105恰好经过所述拉应力膜图形边界103a，优选的向压应力膜图形边界IOla — 侧调整拉应力膜图形103的边界，调整< 0. 06 μ m(例如在本实施例中可以调整0. 04 μ m) 就可以使得接触孔图形位置没有交叠的应力膜，而压应力膜图形101和拉应力膜图形103 在接触孔图形105以外的区域还可以有少量交叠，这样同样可以保证压应力膜101和拉应力膜103之间不出现空隙。而如果反过来向拉应力膜图形边界103a —侧调整压应力膜图形 101的边界，则需要调整等于0. 06 μ m才可以使得接触孔图形105位置没有交叠的应力膜， 这样就容易使压应力膜101和拉应力膜103之间出现空隙，因此上述实施例的技术方案，使得实现更简单，效果更好。最后输出当前的布局图形，利用该布局图形就可以进行后续的光刻等制造步骤， 形成半导体器件。在另一个实施例中，进行步骤S20时，参考图6，计算所述接触孔图形105的边界坐标、以及所述交叠区域100的边界坐标。例如在图6中所示，可以先以交叠区域100的边界建立坐标系，从而可以得到接触孔图形105的相对边界的坐标，在本实施例中，以拉应力膜图形边界103a为Y轴，压应力膜101至拉应力膜103方向为X轴，得到接触孔图形105的边界坐标和交叠区域100的边界坐标。在本实施例中，所述接触孔图形105为正方形，所述接触孔图形105的长X宽为0. 06 μ mXO. 06 μ m,交叠区域100的宽度为0. 06 μ m,接触孔图形105的相对边界的坐标为X = 0. 02 μ m和X = 0. 08 μ m。交叠区域100的边界坐标为 X = O (即拉应力膜图形103的与压应力膜图形101交叠的边界103a)和X = 0. 06ym(即压应力膜图形101的与拉应力膜图形103交叠的边界101a)，可见所述压应力膜图形边界 IOla穿过接触孔图形105，因此参考图7，将所述压应力膜图形101的与所述拉应力膜103 交叠的边界IOla朝向所述拉应力膜图形103的边界103a调至与交叠区域100的所述拉应力膜103的边界103a交叠(即重合)，当然也可以调整到与接触孔图形105的相对边界(X =0. 02)重合即可，也可以调整到接触孔图形105的相对边界和所述拉应力膜103的边界 103a之间，这样还可以保留一部分压应力膜101和拉应力膜103的交叠区域，防止出现空
1 O O在另一实施例中，参考图6，首先计算接触孔图形105的一条沿PMOS至NMOS方向的边界的两个端点坐标为X = 0. 02μ ，Y = 2和X = 0. 02μ ，Y = 2. 06 μ m，另一条沿PMOS至NMOS方向的边界的两个端点坐标为X = 0. 08 μ m，Y = 2和X = 0. 08 μ m，Y = 2. 06 μ m。然后参考图8，将压应力膜图形边界IOla穿过接触孔图形105的一段边界(即X =0. 06 μ m，并位于Y = 2和Y = 2. 06 μ m之间的一段)，以及穿过接触孔图形105的部分边界延伸 0. 08ymjpx = 0. 06 μ m，并位于 Y = 2· 06 μ m 和 Y = 2· 06 μ m+0. 08 μ m 之间的一段以及X = 0. 06 μ m，并位于Y = 2μπι和Y = 2 μ m-0. 08 μ m之间的一段调整到与接触孔图形的相对边界(X = 0. 02)重合，这样还可以保留一部分压应力膜和拉应力膜的交叠区域，防止出现空隙。当然也可以调整到与拉应力膜103的边界103a重合。在本实施例中，这样由于接触孔图形105的特征尺寸和交叠区域100的宽度都恰好为0. 06 μ m,因此如果接触孔图形105恰好经过所述压应力膜图形101的边界101a，优选的向拉应力膜图形边界103a —侧调整压应力膜图形101的边界101a，调整< 0. 06 μ m就可以使得接触孔图形105位置没有交叠的应力膜，而压应力膜图形101和拉应力膜图形103 在接触孔图形105以外的外置还可以有少量交叠，这样同样可以保证压应力膜图形101和拉应力膜图形103之间不出现空隙。而如果反过来向压应力膜图形边界IOla—侧调整拉应力膜图形103的边界，则需要调整=0. 06 μ m才可以使得接触孔图形位置没有交叠的应力膜，这样就容易压应力膜图形101和拉应力膜图形103之间出现空隙，因此上述实施例的技术方案，使得实现更简单，效果更好。值得说明的是在上述实施例中，仅示意了一个接触孔图形，如果有多个接触孔图形同样示意上述的布局调整方法，可以从上述的布局调整方法类推得到。本发明通过计算接触孔图形的边界坐标、以及所述交叠区域的边界坐标；根据所述接触孔图形的边界坐标与压应力膜和拉应力膜的交叠区域的边界坐标，调整所述压应力膜的与所述拉应力膜交叠的边界的坐标，或调整拉应力膜的与所述压用力膜交叠的边界的坐标，使得接触孔图形位置的压应力膜和拉应力膜不交叠，这样使得根据该布局得到的接触孔图形由于覆盖有压应力膜或者拉应力膜，而不是被拉应力膜和压应力膜交叠覆盖，因此刻蚀时容易完全打开，从而使得后续利用该接触孔图形形成的金属插塞的接触性好，性能更优。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种电路布局的调整方法，包括提供布局图形的步骤，所述的布局图形包括具有交叠区域的压应力膜图形和拉应力膜图形，以及在所述交叠区域的接触孔图形，所述交叠区域的边界包括相对的压应力膜图形边界和拉应力膜图形边界，其特征在于，还包括下述步骤调整所述交叠区域的压应力膜图形边界或拉应力膜图形边界，以使接触孔图形仅在调整后的压应力膜图形区域或仅在调整后的拉应力膜图形区域。
2.根据权利要求1所述的电路布局的调整方法，其特征在于，所述接触孔图形具有与交叠区域的边界相对的相对边界。
3.根据权利要求2所述的电路布局的调整方法，其特征在于，所述调整所述压应力膜图形边界为将所述压应力膜图形边界朝向所述拉应力图形边界调整至与所述接触孔图形的相对边界交叠，或者调整至与所述拉应力膜图形边界交叠，或者调整至所述接触孔图形的相对边界与拉应力膜图形边界之间。
4.根据权利要求2所述的电路布局的调整方法，其特征在于，所述调整所述拉应力膜图形边界为将所述拉应力膜图形边界朝向所述压应力图形边界调整至与所述接触孔图形的相对边界交叠，或者调整至与所述压应力膜图形边界交叠，或者调整至所述接触孔图形的相对边界与压应力膜图形边界之间。
5.根据权利要求2所述的电路布局的调整方法，其特征在于，所述调整所述拉应力膜图形边界为将部分拉应力膜图形边界朝向所述压应力膜图形边界调整至与所述接触孔图形的相对边界交叠，或者调整至与所述压应力膜图形边界交叠，或者调整至所述接触孔图形的相对边界与压应力膜图形边界之间，所述部分拉应力膜图形边界是指所述拉应力膜图形边界的与所述接触孔图形的相对边界相对的部分及沿所述相对的部分向两边延伸特定长度的部分。
6.根据权利要求2所述的电路布局的调整方法，其特征在于，所述调整所述压应力膜图形边界为将部分压应力膜图形边界朝向所述拉应力膜图形边界调整至与所述接触孔图形的相对边界交叠，或者调整至与所述拉应力膜图形边界交叠，或者调整至所述接触孔图形的相对边界与拉应力膜图形边界之间，所述部分压应力膜图形边界是指所述压应力膜图形边界的与所述接触孔图形的相对边界相对的部分及沿所述相对的部分向两边延伸特定长度的部分。
7.根据权利要求3至6任一项所述的电路布局的调整方法，其特征在于，所述调整所述压应力膜图形边界是指若所述交叠区域的压应力膜图形边界穿过所述接触孔图形，则调整所述压应力膜图形边界。
8.根据权利要求3至6任一项所述的电路布局的调整方法，其特征在于，所述调整所述拉应力膜图形边界是指若所述交叠区域的拉应力膜图形边界穿过所述接触孔图形，则调整所述拉应力膜图形边界。
9.根据权利要求5或6所述的电路布局的调整方法，其特征在于，所述特定长度为 0. 08 μ m。
10.根据权利要求2所述的电路布局的调整方法，其特征在于，所述接触孔为正方形， 所述接触孔的长X宽为0. 06 μ mX 0.06 μ m，交叠区域的宽度为0. 06 μ m。
全文摘要
本发明提供了一种电路布局的调整方法，包括提供布局图形的步骤，所述的布局图形包括具有交叠区域的压应力膜图形和拉应力膜图形，以及在所述交叠区域的接触孔图形，所述交叠区域的边界包括相对的压应力膜图形边界和拉应力膜图形边界，其特征在于，还包括下述步骤调整所述交叠区域的压应力膜图形边界或拉应力膜图形边界，以使接触孔图形仅在调整后的压应力膜图形区域或仅在调整后的拉应力膜图形区域，从而提高互连插塞的性能。
文档编号G06F17/50GK102411644SQ20101029248
公开日2012年4月11日 申请日期2010年9月19日 优先权日2010年9月19日
发明者刘庆炜, 程洁 申请人:中芯国际集成电路制造(上海)有限公司