文件，并对所述比特流文件依次进行解析，生成串行的多组比特流配置信息；
[0061]步骤720，多路复用器或多路解复用器接收应用存储器选择信号和读/写信号；
[0062]步骤730，当所述写信号有效时，多路复用器根据当前的应用存储器选择信号将当前的比特流配置信息发送给相应的应用存储器进行存储；
[0063]步骤740，当所述读信号有效时，多路解复用器根据当前的应用存储器选择信号从相应的应用存储器中读取存储的比特流配置信息，并发送给配置链组；
[0064]步骤750，所述配置链组中的多个配置链根据所述比特流配置信息同时启动配置。
[0065]在上述步骤730中，该方法还可以进一步包括:
[0066]多路复用器接收存储单元选择信号，根据所述存储单元选择信号将相应的一组比特流配置信息发送给相应的存储单元；
[0067]在上述步骤740中，该方法还可以进一步包括:
[0068]多路解复用器接收存储单元选择信号，根据所述存储单元选择信号从所述相应的应用存储器的相应存储单元中读取存储的比特流配置信息，并发送至配置链组。
[0069]此外，当多个配置链根据比特流配置信息配置完成后，FPGA芯片进入工作状态；在FPGA芯片处于工作状态时，配置系统支持下载新的比特流配置信息对应用存储器所支持的应用库进行更新。FPGA芯片接收到写信号有效时，当前接收的一组比特流配置信息会根据用户需求写入到相较不常使用的应用存储器中存储，并覆盖原来在该应用存储器中，使存储的比特流配置信息FPGA总能快速的在最常用的应用中进行功能切换。
[0070]本实施例提供的配置方法，用以实现对上述实施例中提供的基于应用存储器的FPGA芯片配置结构进行配置。具体配置过程在上述实施例中已经详述，此处不再赘述。
[0071]采用本发明实施例提供的基于应用存储器的FPGA芯片配置结构和配置方法，可以提高FPGA配置效率和大幅缩短重配置时间，可以在极短的时间内完成对整个FPGA的功能切换，使FPGA可以满足实时性系统严格的时序要求，能够被用于不同的实时性系统中。此外，能快速重配置的FPGA可作为一种“万能”的IP核嵌入到复杂的片上系统(System onChip, SoC)中，根据系统调用需求，动态的在极短时间内将FPGA配置成各种想要的硬件加速处理模块进行工作。这样SoC中采用一颗FPGA芯片即可根据不同场合和应用动态的完成多种不同功能如数字滤波器应用、图像处理应用、视屏显示应用及声音处理等应用的快速切换，充分发挥了 FPGA的“万能”硬件加速器的特性。极大的提升了 SoC系统的灵活性和功能性。因此本发明提供的基于应用存储器的FPGA芯片配置结构和配置方法，拓展了 FPGA的应用范围，具有广泛的应用前景。
[0072]专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
[0073]结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
[0074]以上所述的【具体实施方式】，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的【具体实施方式】而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种基于应用存储器的FPGA芯片配置结构，其特征在于，所述结构包括: 主控制器，接收外部串行发送的多组比特流文件，并对所述比特流文件依次进行解析，生成串行的多组比特流配置信息； 多路复用器，接收应用存储器选择信号和写信号，当所述写信号有效时，将当前一组比特流配置信息根据所述应用存储器选择信号发送给相应的应用存储器； 多个应用存储器，每个应用存储器接收并存储所述多路复用器根据所述应用存储器选择信号发送的相应的一组比特流配置信息； 多路解复用器，所述多路解复用器接收应用存储器选择信号和读信号，当所述读信号有效时，根据所述应用存储器选择信号从相应的应用存储器中读取存储的比特流配置信息，并发送至配置链组； 配置链组，包括多个配置链，所述多个配置链根据所述比特流配置信息同时启动配置。
2.根据权利要求1所述的芯片配置结构，其特征在于，所述每个应用存储器包括多个存储单元，所述多路复用器还接收存储单元选择信号，并根据所述存储单元选择信号将一组比特流配置信息中的部分发送给相应的存储单元；所述多路解复用器还接收存储单元选择信号，并根据所述存储单元选择信号从所述相应的应用存储器的相应存储单元中读取存储的比特流配置信息，并发送至配置链组。
3.根据权利要求2所述的芯片配置结构，其特征在于，所述结构还包括存储单元选择信号输入端口，外部发送的存储器选择信号通过所述存储器选择信号输入端口传送至所述多路复用器或多路解复用器。
4.根据权利要求1所述的芯片配置结构，其特征在于，所述结构还包括存储器选择信号输入端口，外部发送的存储器选择信号通过所述存储器选择信号输入端口传送至所述多路复用器或多路解复用器。
5.根据权利要求1所述的芯片配置结构，其特征在于，所述结构还包括读/写信号输入端口，外部发送的写信号通过所述读/写信号输入端口传送至所述多路复用器，或者外部发送新的读信号通过所述读/写信号输入端口传送至所述多路解复用器。
6.根据权利要求1所述的芯片配置结构，其特征在于，所述多个应用存储器均为单口存储器。
7.根据权利要求1所述的芯片配置结构，其特征在于，当多个配置链根据比特流配置信息配置完成后，FPGA芯片进入工作状态；在所述FPGA芯片处于工作状态，且当多路复用器接收到的写信号有效时，所述多路复用器将当前收到的一组比特流配置信息根据应用存储器选择信号发送给相应的应用存储器进行存储，并覆盖所述应用存储器中的比特流配置信息。
8.一种基于应用存储器的FPGA芯片配置结构的配置方法，其特征在于，所述方法包括: 主控制器接收外部串行发送的多组比特流文件，并对所述比特流文件依次进行解析，生成串行的多组比特流配置信息； 多路复用器或多路解复用器接收应用存储器选择信号和读/写信号； 当所述写信号有效时，多路复用器根据当前的应用存储器选择信号将当前的比特流配置信息发送给相应的应用存储器进行存储； 当所述读信号有效时，多路解复用器根据当前的应用存储器选择信号从相应的应用存储器中读取存储的比特流配置信息，并发送给配置链组； 所述配置链组中的多个配置链根据所述比特流配置信息同时启动配置。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括: 多路复用器接收存储单元选择信号，根据所述存储单元选择信号将相应的一组比特流配置信息发送给相应的存储单元；或者 多路解复用器接收存储单元选择信号，根据所述存储单元选择信号从所述相应的应用存储器的相应存储单元中读取存储的比特流配置信息，并发送至配置链组。
10.根据权利要求8所述的方法，其特征在于，当多个配置链根据比特流配置信息配置完成后，FPGA芯片进入工作状态；在FPGA芯片处于工作状态，且接收到的写信号有效时，当前接收的一组比特流配置信息根据应用存储器选择信号发送给相应的应用存储器进行存储。
【专利摘要】本发明涉及一种基于应用存储器的FPGA芯片配置结构和配置方法，所述结构包括：主控制器，接收外部串行发送的多组比特流文件，并对比特流文件依次进行解析生成串行的多组比特流配置信息；多路复用器，接收应用存储器选择信号和写信号，当写信号有效时，将当前一组比特流配置信息根据应用存储器选择信号进行发送；多个应用存储器，每个应用存储器接收并存储多路复用器根据应用存储器选择信号发送的相应的一组比特流配置信息；多路解复用器，接收应用存储器选择信号和读信号，当读信号有效时，根据应用存储器选择信号从相应的应用存储器中读取存储的比特流配置信息并发送至配置链组；配置链组，包括多个配置链，根据比特流配置信息同时启动配置。
【IPC分类】G06F9-445
【公开号】CN104636151
【申请号】CN201310544775
【发明人】何轲, 刘明
【申请人】京微雅格（北京）科技有限公司
【公开日】2015年5月20日
【申请日】2013年11月6日