一种半导体电路抗单粒子翻转的全加固方法及系统的制作方法
【技术领域】
[0001]本发明属于半导体领域，尤其涉及一种半导体电路抗单粒子翻转的全加固方法及系统。
【背景技术】
[0002]现代航空航天系统中集成大量半导体芯片，因地球高空和宇宙中充满各种带能量的粒子，这些高能粒子穿透芯片外壳，透射到半导体电路的灵敏区，由于单个粒子的能量瞬间透射，导致芯片某个区域或节点的电压发生瞬间跳变，引发数字电路的逻辑状态瞬间改变，即发生单粒子翻转。
[0003]随着半导体工艺的不断进步，单粒子翻转成为芯片在航天航空系统中失效及发生错误的主因，0.13um工艺以下深亚微米的半导体芯片尤其容易发生单粒子翻转，所以现今的半导体芯片设计需要考虑到单粒子翻转的发生，针对电路半导体的不同结构进行仿真和加固设计。
[0004]目前抗单粒子翻转设计大多为半加固设计，是指敏感结构经加固后，单次单粒子轰击其输入、敏感结构内部节点和其输出，敏感结构还是可能发生错误电路状态，即敏感结构的输入、输出或内部节点还是有脆弱的节点；而全加固设计，是指敏感结构经加固后，单次单粒子轰击其输入、敏感结构内部节点和其输出，敏感结构都不会发生错误电路状态，全加固设计发单粒子翻转几率要比半加固设计更小。
[0005]目前抗单粒子翻转设计大多为空间冗余，需要增加电路敏感结构，然后通过较为复杂的空间冗余选择结构输出逻辑结果，或者使用互锁结构锁定逻辑状态，但是空间冗余是不能防止来自敏感结构之前的干扰，如果翻转刚好发生在敏感结构的输入节点，所有敏感结构都会接收到错误的逻辑状态，输出自然也是错误的，或者当单粒子翻转就发生在输出时，那么在输出前添加的加固结构就没有作用了，即空间冗余法对敏感结构进行抗单粒子翻转全加固，并且空间冗余增加的电路面积和功耗都比较大，仿真时间较长，而只能达到抗单粒子翻转半加固效果，并且传统的仿真及加固过程消耗时间较长，单粒子翻转敏感节点定位不够准确，加固结构的添加位置选择较难，在现今高集成低功耗的趋势下无法完全满足抗单粒子的仿真和加固设计的需求。
[0006]而对于时间冗余目前一般采用加入缓冲器的实现方式，但是这种方式也无法避免缓冲器内部发生的单粒子翻转，使用的灵活度不够，大部分无法达到全加固的设计标准。
【发明内容】
[0007]本发明实施例的目的在于提供一种半导体电路抗单粒子翻转的全加固方法，旨在解决目前半导体电路中实现全加固抗单粒子翻转的仿真及设计方法实现效率低、加固效果差的问题。
[0008]本发明实施例是这样实现的，一种半导体电路抗单粒子翻转的全加固方法，所述方法包括下述步骤:
[0009]将半导体电路划分为多个模块；
[0010]确定各模块中的敏感节点，并记录所述敏感节点的仿真数据；
[0011]根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能；
[0012]调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；
[0013]验证电路功能。
[0014]本发明实施例的另一目的在于提供一种半导体电路抗单粒子翻转的全加固系统，所述系统包括:
[0015]第一划分单元，用于将半导体电路划分为多个模块；
[0016]仿真单元,用于确定各模块中的敏感节点，并记录所述敏感节点的仿真数据；
[0017]时间冗余结构添加单元，用于根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能；
[0018]MOS管调整单元，用于调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；
[0019]验证单元，用于验证电路功能。
[0020]本发明实施例利用现有半导体工艺模拟以及器件仿真工具(TechnologyComputer Aided Design, TCAD)产生的单粒子翻转等效电流模型在SPICE仿真的方式,通过仿真由顶层至下层的方法精确寻找电路的敏感节点，在敏感结构的相应节点位置加入时间冗余的电路结构，通过不断调整敏感结构及时间冗余电路结构中各个MOS管的参数进行SPICE仿真，在电路允许的延时内，利用时间冗余电路结构消除单粒子翻转所产生的错误电路状态，达到实现敏感结构全加固的目标。电路分模块进行仿真，仿真速度较快，电路的功能不会发生改变，操作简单，不仅保证了电路的加固效果，而且加固设计所增加的电路面积较小，增加的功耗较低。
【附图说明】
[0021]图1为本发明第一实施例提供的半导体电路抗单粒子翻转的全加固方法的流程图；
[0022]图2为本发明实施例提供的半导体电路抗单粒子翻转的全加固方法划分模块示意图；
[0023]图3a为本发明实施例提供的半导体电路抗单粒子翻转的全加固方法确定敏感节点示意图；
[0024]图3b为本发明实施例提供的半导体电路抗单粒子翻转的全加固方法单粒子轰击连线示意图；
[0025]图4为本发明实施例提供的半导体电路抗单粒子翻转的全加固方法中时间冗余结构的结构图；
[0026]图5为本发明实施例提供的半导体电路抗单粒子翻转的全加固方法划分敏感区域示意图；
[0027]图6为0.13um工艺下不同能量的单粒子电流模型图；
[0028]图7为本发明第二实施例提供的半导体电路抗单粒子翻转的全加固方法的流程图；
[0029]图8为本发明第三实施例提供的半导体电路抗单粒子翻转的全加固方法的流程图；
[0030]图9为本发明第四实施例提供的半导体电路抗单粒子翻转的全加固方法的流程图；
[0031]图1Oa为未采用本发明实施例提供的半导体电路抗单粒子翻转的全加固方法对与门进行单粒子轰击的输入输出时序图；
[0032]图1Ob为采用本发明实施例提供的半导体电路抗单粒子翻转的全加固方法后对与门进行单粒子轰击的输入输出时序图；
[0033]图11为本发明一实施例提供的半导体电路抗单粒子翻转的全加固系统的结构图；
[0034]图12为本发明一实施例提供的半导体电路抗单粒子翻转的全加固系统的示例结构图；
[0035]图13a为本发明一实施例提供的半导体电路抗单粒子翻转的全加固方法中同向时间冗余结构的示例电路结构图；
[0036]图13b为本发明一实施例提供的半导体电路抗单粒子翻转的全加固方法中反向时间冗余结构的示例电路结构图。
【具体实施方式】
[0037]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0038]本发明实施例通过在仿真前对电路进行分块处理，并分别确定各模块中的敏感节点，以便对敏感节点添加时间冗余结构，实现全加固功能，并通过调整调整MOS管的参数进一步增强加固效果，达到全加固的设计标准，操作简单，增加电路面积小，增加功耗较低。
[0039]以下结合具体实施例对本发明的实现进行详细描述:
[0040]图1示出了本发明第一实施例提供的半导体电路抗单粒子翻转的全加固方法的流程，为了便于说明，仅示出了与本发明相关的部分。
[0041]作为本发明一实施例，该半导体电路抗单粒子翻转的全加固方法包括下述步骤:
[0042]在步骤SlOl中，将半导体电路划分为多个模块；
[0043]在本发明实施例中，仿真前需要对整体电路进行分块处理，分块过程可以根据系统的需求决定分块的数量，并根据电路功能、速度或者电压等进行划分，以便于在后续的仿真过程中，电路的功能、速度和电压得到统一，选择适当的仿真时间分辨率，加快仿真速度。例如，将半导体电路2按照功能划分为:电压模块Ml、锁存模块M2、输入输出模块(10模块)M3、模拟模块M4、逻辑模块M5以及其他模块M6等，参见图2。
[0044]例如，半导体电路具有两组以上电压，需要将两组不同电压的结构分开处理，将电压模块Ml划分为第一电压单元、第二电压单元等，将锁存模块M2以其输入时钟为判断标准划分为高速单元和低速单元，将1模块M3划分为输入单元、输出单元和双向单元，将模拟模块M4、逻辑模块M5在分类时也需要考虑其运行的速度和电压等分别划分为放大器单元和比较器单元、编解码单元和选择器单元，将其他模块M6划分为敏感结构和非敏感结构。
[0045]在步骤S102中,确定各模块中的敏感节点，并记录敏感节点的仿真数据；
[0046]在本发明实施例中，将整个半导体电路按功能进行分块后，不同的功能模块电路中的敏感节点分布不同，其主要分布在电源模块Ml、1模块M3、锁存模块M2、模拟模块M4以及逻辑模块M5中，不同的电路具有不同的敏感结构，不同的敏感结构中有不同的敏感单元，都需要在仿真开始前进行分类，通过仿真确定各模块中的敏感节点。
[0047]查找的过程可以按照从顶层到底层的顺序进行查找，例如从功能模块到运算放大器，再到逻辑门，再到MOS管的顺序。
[0048]如图3a所示，查找整个半导体电路的单粒子翻转敏感区域是一个由上至下的过程，电路经过分块处理后，整个电路将分为多个功能模块，从模块到单元再到MOS管的节点，逐步进行单粒子翻转敏感区查找、确定。
[0049]在步骤S103中，根据敏感节点的仿真数据，在全部或者部分敏感节点处添加时间冗余结构，以实现全加固功能；
[0050]在本发明