实施例中，在确定单粒子翻转敏感节点后，需要对其进行加固处理，即添加时间冗余结构，但不是所有敏感节点都需要进行加固，需要根据仿真时记录的数据确定。
[0051]作为本发明一实施例，时间冗余结构包括:
[0052]延时单元Mll和两模时间冗余选择器M12，参见图4 ；
[0053]延时单元Mll的输入端为时间冗余结构的输入端与两模时间冗余选择器M12的第一输入端连接，延时单元Mll的输出端与两模时间冗余选择器M12的第二输入端连接，两模时间冗余选择器M12的输出端为时间冗余结构的输出端。
[0054]作为本发明一优选实施例，延时单元Mll可以采用反相器或缓冲器实现；
[0055]缓冲器Buffer的输入端为延时单元Mll的输入端，缓冲器Buffer的输出端为延时单元Ml I的输出端；
[0056]反向器NOT的输入端为延时单兀Mll的输入端，反向器NOT的输出端为延时单兀Mll的输出端。
[0057]两模时间冗余选择器M12由马勒(Muller)C单元或经过变形的马勒(Muller)C单元组成。
[0058]在本发明实施例中，时间冗余结构可以按照信号输出分为同向时间冗余结构和反向时间冗余结构，其中，同向时间冗余结构参见图13a，包括:
[0059]反向器NOT、P 型 MOS 管 P1、P 型 MOS 管 P2、N 型 MOS 管 N1、N 型 MOS 管 N2 ;
[0060]反向器NOT的输入端为延时单兀Mll的输入端，反向器NOT的输出端为延时单兀Mll的输出端与N型MOS管N2的栅极连接，N型MOS管N2的栅极还作为两模时间冗余选择器M12的第二输入端与P型MOS管Pl的栅极连接，P型MOS管Pl的源极连接电源电压，P型MOS管Pl的漏极与N型MOS管NI的漏极连接，N型MOS管NI的源极与N型MOS管N2的漏极连接，N型MOS管N2的源极与P型MOS管P2的源极连接，P型MOS管P2的漏极接地，N型MOS管NI的栅极作为两模时间冗余选择器M12的第一输入端与P型MOS管P2的栅极连接。
[0061]反向时间冗余结构参见图13b，包括:
[0062]缓冲器Buffer、P 型 MOS 管 P3、P 型 MOS 管 P4、N 型 MOS 管 N3、N 型 MOS 管 N4 ;
[0063]缓冲器Buffer的输入端为延时单元Mll的输入端，缓冲器Buffer的输出端为延时单元MlI的输出端与N型MOS管N3的栅极连接，N型MOS管N3的栅极还作为两模时间冗余选择器M12的第二输入端与P型MOS管P3的栅极连接，P型MOS管P3的源极连接电源电压，P型MOS管P3的漏极与P型MOS管P4的源极连接，P型MOS管P4的漏极与N型MOS管N3的漏极连接，N型MOS管N3的源极与N型MOS管N4的漏极连接，N型MOS管N4的源极接地，P型MOS管P4的栅极作为两模时间冗余选择器M12的第一输入端与N型MOS管N4的栅极连接。
[0064]作为本发明一实施例，N型MOS管N1-N4、P型MOS管P1-P4以及反向器NOT和缓冲器Buffer中的MOS管，均可以采用宽长比倒置的倒比管实现。
[0065]在本发明实施例中，全加固设计要求时间冗余结构其本身为非单粒子敏感结构，延时单元Mll的延时长度可由倒比管的参数进行调整。
[0066]在步骤S104中，调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；
[0067]在本发明实施例中，通过添加时间冗余结构进行加固后，在仿真中不断改变MOS管的参数，以确认加固效果。
[0068]在步骤S105中，验证电路功能。
[0069]在本发明实施例中，在进行加固后需要重新对电路进行功能验证。
[0070]本发明实施例，利用现有TCAD产生的单粒子翻转等效电流模型在SPICE仿真的方式，通过仿真由顶层至下层的方法精确寻找电路的敏感节点，在敏感结构的相应节点位置加入时间冗余的电路结构，通过不断调整敏感结构及时间冗余电路结构中各个MOS管的参数进行SPICE仿真，在电路允许的延时内，利用时间冗余电路结构消除单粒子翻转所产生的错误电路状态，达到实现敏感结构全加固的目标。电路分模块进行仿真，仿真速度较快，电路的功能不会发生改变，操作简单，不仅保证了电路的加固效果，而且加固设计所增加的电路面积较小，增加的功耗较低。
[0071]图7示出了本发明第二实施例提供的半导体电路抗单粒子翻转的全加固方法的流程，为了便于说明，仅示出了与本发明相关的部分。
[0072]作为本发明一实施例，该半导体电路抗单粒子翻转的全加固方法包括下述步骤:
[0073]在步骤S201中，将半导体电路划分为多个模块；
[0074]在步骤S202中，对各功能模块间的连线进行单粒子轰击；
[0075]在步骤S203中，判断并记录各功能模块的输入端在受单粒子轰击后，功能模块的输出端数据是否异变；
[0076]若否，则执行步骤S204，记录该功能模块为不敏感模块；
[0077]若是，则执行步骤S205，记录该功能模块为敏感模块；
[0078]在步骤S206中，将每一敏感模块分别划分为多个基本功能单元；
[0079]在步骤S207中，对各基本功能单元间的连线进行单粒子轰击；
[0080]在步骤S208中，判断并记录各基本功能单元的输入端在受单粒子轰击后，基本功能单元的输出端数据是否异变；
[0081]若否,则执行步骤S209,记录该基本功能单元为不敏感单元；
[0082]若是，则执行步骤S210，记录该基本功能单元为敏感单元；
[0083]在步骤S211中，对敏感单元中MOS管的每一节点进行轰击；
[0084]在步骤S212中，判断并记录敏感单元中MOS管的每一节点在受单粒子轰击后，敏感单元的输出端数据是否异变；
[0085]若否，则执行步骤S213，记录该节点为不敏感节点；
[0086]若是，则执行步骤S214，记录该节点为敏感节点；
[0087]在步骤S215中，根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能；
[0088]在步骤S216中，调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；
[0089]在步骤S217中，验证电路功能。
[0090]在本发明实施例中，如图3b所示，首先对各个功能模块(模块/单元1-η)间的连线进行单粒子轰击，记录各功能模块的输入受单粒子轰击后输出的状况，若功能模块的输出数据出现异常变化时，确定该功能模块为敏感模块；然后从单元级寻找单粒子翻转敏感区域，每个功能模块都是由不同的基本功能单元组成，在不同的基本功能单元间的连线进行单粒子轰击，记录各基本功能单元的输入受单粒子轰击后输出的状况，若基本功能单元的输出数据出现异常变化时，确定该基本功能单元为敏感单元；基本功能单元以下就是MOS管级的电路，在寻找MOS管级敏感节点时，将对敏感单元内每一个节点进行轰击，但只观察该敏感单元的输出，并记录每个轰击节点的对应输出效果，若敏感单元的输出数据出现异常变化时，确定对应的节点为敏感节点，如上述步骤后，便能较精准地寻找到需要加固的结构或节点。
[0091]本发明实施例利用现有TCAD产生的单粒子翻转等效电流模型在SPICE仿真的方式，通过仿真由顶层至下层的方法精确寻找电路的敏感节点，在敏感结构的相应节点位置加入时间冗余的电路结构，通过不断调整敏感结构及时间冗余电路结构中各个MOS管的参数进行SPICE仿真，在电路允许的延时内，利用时间冗余电路结构消除单粒子翻转所产生的错误电路状态，达到实现敏感结构全加固的目标。电路分模块进行仿真，仿真速度较快，电路的功能不会发生改变，操作简单，不仅保证了电路的加固效果，而且加固设计所增加的电路面积较小，增加的功耗较低。
[0092]图8示出了本发明第三实施例提供的半导体电路抗单粒子翻转的全加固方法的流程，为了便于说明，仅示出了与本发明相关的部分。
[0093]作为本发明一实施例，该半导体电路抗单粒子翻转的全加固方法包括下述步骤:
[0094]在步骤S301中,将半导体电路划分为多个模块；
[0095]在步骤S302中，确定各模块中的敏感节点，并记录敏感节点的仿真数据；
[0096]在步骤S303中，根据敏感节点的仿真数据，对半导体电路划分敏感区域；
[0097]在步骤S304中，对敏感区域的输入端添加时间冗余结构；
[0098]在步骤S305中,对敏感区域内部的敏感节点添加时间冗余结构；
[0099]在步骤S306中，对敏感区的输出端添加时间冗余结构；
[0100]在步骤S307中，调整MOS管的参数，使敏感节点的翻转时间维持在时间冗余结构的延时界限内；
[0101]在步骤S308中，验证电路功能。
[0102]在本发明实施例中，在确定单粒子翻转敏感节点后，需要对其进行加固处理，即添加时间冗余结构，但不是所有敏感节点都需要进行加固，根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能。
[0103]首先，对电路的敏感结构区域进行划分，这里的划分并不是仿真前的模块划分处理，而是根据之前的记录的敏感节点仿真的数据进行分析，如图5所示，确定出由敏感模块、敏感单元以