时长度不要超过电路运作的时间界限；而选择器的MOS管只影响选择器本身输出的抗单粒子特性，L (长)不要改变，通过沟道宽度调整单元141改变W (宽)和通过栅极调整单元143改变M (栅极数量)来加快单粒子电流的释放。
[0175]图1Oa为与门未经加固保护时，被单粒子轰击后输入信号A、B与输出信号Y的时序图，图1Ob为采用发明实施例提供的方法后，与门被单粒子轰击后输入信号A、B与输出信号Y的时序图，显而易见地，在图1Ob中的输出信号不存在错误状态，达到抗单粒子翻转的设计目的。
[0176]由于抗单粒子仿真及加固在航天航空芯片设计中尤其重要，且时间周期较长，因此从研发周期和实效性考虑，如果能高效率快速地对芯片进行仿真及加固，将大大减少开发周期和成本，将对装备的研制提供很大的保障。
[0177]本发明实施例通过在仿真前对电路进行分块处理，并分别确定各模块中的敏感节点，以便对敏感节点添加时间冗余结构，实现全加固功能，能够防止来自敏感结构之前的干扰，单粒子翻转敏感节点定位准确，并通过调整调整MOS管的参数进一步增强加固效果，达到全加固的设计标准。
[0178]本发明实施例提供的方法均是在原有的平台进行，没有加入其它软件操作，避免了由于平台及软件的使用问题而加长开发周期，也没有十分复杂的操作流程，加固完成后所增加的电路结构较少，增加的功耗较少，能满足抗单粒子电路设计的基本要求，操作过程简单，加固效果达标，能适应未来发展的需求。
[0179]以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种半导体电路抗单粒子翻转的全加固方法，其特征在于，所述方法包括下述步骤: 将半导体电路划分为多个模块； 确定各模块中的敏感节点，并记录所述敏感节点的仿真数据； 根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能； 调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内； 验证电路功能。
2.如权利要求1所述的方法，其特征在于，所述确定各模块中的敏感节点的步骤具体为: 对各功能模块间的连线进行单粒子轰击； 判断并记录各功能模块的输入端在受单粒子轰击后，功能模块的输出端数据是否异变； 若否，则记录所述功能模块为不敏感模块； 若是，则记录所述功能模块为敏感模块； 将每一敏感模块分别划分为多个基本功能单元； 对各基本功能单元间的连线进行单粒子轰击； 判断并记录各基本功能单元的输入端在受单粒子轰击后，基本功能单元的输出端数据是否异变； 若否，则记录所述基本功能单元为不敏感单元； 若是，则记录所述基本功能单元为敏感单元； 对所述敏感单元中MOS管的每一节点进行轰击； 判断并记录所述敏感单元中MOS管的每一节点在受单粒子轰击后，所述敏感单元的输出端数据是否异变； 若否，则记录所述节点为不敏感节点； 若是，则记录所述节点为敏感节点。
3.如权利要求1所述的方法，其特征在于，所述时间冗余结构包括: 延时单元和两模时间冗余选择器； 所述延时单元的输入端为所述时间冗余结构的输入端与所述两模时间冗余选择器的第一输入端连接，所述延时单元的输出端与所述两模时间冗余选择器的第二输入端连接，所述两模时间冗余选择器的输出端为所述时间冗余结构的输出端。
4.如权利要求3所述的方法，其特征在于，所述延时单元为反相器或缓冲器； 所述缓冲器的输入端为所述延时单元的输入端，所述缓冲器的输出端为所述延时单元的输出端； 所述反向器的输入端为所述延时单元的输入端，所述反向器的输出端为所述延时单元的输出端； 所述两模时间冗余选择器为马勒C单元。
5.如权利要求1所述的方法，其特征在于，所述根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能的步骤具体为: 根据所述敏感节点的仿真数据，对所述半导体电路划分敏感区域； 对所述敏感区域的输入端添加时间冗余结构； 对所述敏感区域内部的敏感节点添加时间冗余结构； 对所述敏感区的输出端添加时间冗余结构。
6.如权利要求3所述的方法，其特征在于，所述通过仿真调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内的步骤具体为: 调节驱动所述敏感节点的MOS管的沟道宽度； 调节所述延时单元中的MOS管的沟道长度，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内； 调节所述两模时间冗余选择器的MOS管的沟道宽度和栅极数量，以加快单粒子电流释放。
7.一种半导体电路抗单粒子翻转的全加固系统，其特征在于，所述系统包括: 第一划分单元，用于将半导体电路划分为多个模块； 仿真单元，用于确定各模块中的敏感节点，并记录所述敏感节点的仿真数据； 时间冗余结构添加单元，用于根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能； MOS管调整单元，用于调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内； 验证单元，用于验证电路功能。
8.如权利要求7所述的系统，其特征在于，所述仿真单元包括: 第一单粒子轰击单元，用于对各功能模块间的连线进行单粒子轰击； 第一数据判断单元，用于判断各功能模块的输入端在受单粒子轰击后，所述功能模块输出端数据是否异变； 第一存储单元，用于当所述功能模块的输入端在受单粒子轰击后，所述功能模块的输出端数据不发生异变时，记录所述功能模块为不敏感模块，当所述功能模块的输入端在受单粒子轰击后，所述功能模块的输出端数据异变时，记录所述功能模块为敏感模块； 第二划分单元，用于将每一敏感模块分别划分为多个基本功能单元； 第二单粒子轰击单元，用于对各基本功能单元间的连线进行单粒子轰击； 第二数据判断单元，用于判断各基本功能单元的输入端在受单粒子轰击后，所述基本功能单元的输出端数据是否异变； 第二存储单元，用于当所述基本功能单元的输入端在受单粒子轰击后，所述基本功能单元的输出端数据不发生异变时，记录所述基本功能单元为不敏感单元，当基本功能单元的输入端在受单粒子轰击后，所述基本功能单元的输出端数据异变时，记录所述基本功能单元为敏感单元； 第三单粒子轰击单元，用于对所述基本功能单元中MOS管的每一节点进行轰击； 第三数据判断单元，用于判断所述敏感单元中MOS管的每一节点在受单粒子轰击后，所述敏感单元的输出端数据是否异变； 第三存储单元，用于当所述敏感单元中MOS管的节点在受单粒子轰击后，所述敏感单元的输出端数据不产生异变时，记录所述节点为不敏感节点，当所述敏感单元中MOS管的节点在受单粒子轰击后，所述敏感单元的输出端数据异变时，记录则所述节点为敏感节点。
9.如权利要求7所述的系统，其特征在于，所述时间冗余结构包括: 延时单元和两模时间冗余选择器； 所述延时单元的输入端为所述时间冗余结构的输入端与所述两模时间冗余选择器的第一输入端连接，所述延时单元的输出端与所述两模时间冗余选择器的第二输入端连接，所述两模时间冗余选择器的输出端为所述时间冗余结构的输出端。
10.如权利要求9所述的系统，其特征在于，所述延时单元为反相器或缓冲器； 所述缓冲器的输入端为所述延时单元的输入端，所述缓冲器的输出端为所述延时单元的输出端； 所述反向器的输入端为所述延时单元的输入端，所述反向器的输出端为所述延时单元的输出端； 所述两模时间冗余选择器为马勒C单元。
11.如权利要求7所述的系统，其特征在于，所述时间冗余结构添加单元包括: 第三划分单元，用于根据所述敏感节点的仿真数据，对所述半导体电路划分敏感区域； 添加单元，用于对所述敏感区域的输入端添加时间冗余结构，并对所述敏感区域内部的敏感节点添加时间冗余结构，并对所述敏感区的输出端添加时间冗余结构。
12.如权利要求9所述的系统，其特征在于，所述MOS管调整单元包括: 沟道宽度调整单元，用于调节驱动所述敏感节点的MOS管的沟道宽度，其调节比例不超过+200%，或调节所述两模时间冗余选择器的MOS管的沟道宽度； 沟道长度调整单元，用于调节所述延时单元中的MOS管的沟道长度，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内； 栅极调整单元，用于调节所述两模时间冗余选择器的MOS管的栅极数量，以加快单粒子电流释放。
【专利摘要】本发明适用于半导体领域，提供了一种半导体电路抗单粒子翻转的全加固方法及系统，该方法包括：将半导体电路划分为多个模块；确定各模块中的敏感节点，并记录所述敏感节点的仿真数据；根据所述敏感节点的仿真数据，在全部或者部分所述敏感节点处添加时间冗余结构，以实现全加固功能；调整MOS管的参数，使所述敏感节点的翻转时间维持在所述时间冗余结构的延时界限内；验证电路功能。本发明通过在仿真前对电路进行分块处理，并分别确定各模块中的敏感节点，以便对敏感节点添加时间冗余结构，实现全加固功能，并通过调整调整MOS管的参数进一步增强加固效果，达到全加固的设计标准，操作简单，增加电路面积小，增加功耗较低。
【IPC分类】G06F17-50, H03K19-094
【公开号】CN104731993
【申请号】CN201310717647
【发明人】黎陈波, 邱嘉敏, 罗春华, 李孝远
【申请人】深圳市国微电子有限公司
【公开日】2015年6月24日
【申请日】2013年12月23日