一种随机存取存储器的访问方法、装置及控制芯片的制作方法
【技术领域】
[0001]本发明涉及通信技术领域，具体涉及一种随机存取存储器(RAM，Random-AccessMemory)的访问方法、装置及控制芯片。
【背景技术】
[0002]随着通信技术的飞速发展，网络的传输速率发展到100Gb/S，甚至更高。随着传输速率的提高，对RAM的访问速度要求也越来越高。比如路由器中的路由表，交换机中的媒体访问控制(MAC，Media/Medium Access Control)地址表，这些表均存储在对应通信设备的RAM中，为了实时了解存放在RAM中的信息，需要通过中央处理器(CPU，CentralProcessing Unit)访问RAM后进行分析。目前的通信设备中，100Gb/s以上的数据传输是通过专用集成电路(ASIC，Applicat1n Specific Integrated Circuit)芯片实现的，而存放路由表、MAC地址表等信息的RAM也是处于这个ASIC芯片中。CPU要访问ASIC中的RAM，要通过一个带宽并不太高的接口，该接口的带宽在10M-200M之间。
[0003]现有技术中，传统的RAM的访问过程包括:CPU将访问的RAM编号(RAM_ID)和访问地址等指令写入命令寄存器;ASIC内部的逻辑电路根据命令寄存器中的指令来读取RAM中的数据信息，读取到的数据信息存储在数据寄存器后，CPU读取数据寄存器中的数据信息。按照这种方式获得RAM中的信息至少需要10多个ASIC时钟周期，才能得到RAM中的一条数据信息。并且，要获取RAM中带有某一类属性的信息时，并不知道这个信息在RAM中的具体地址，需要将RAM的所有地址遍历一遍，从所有的RAM信息中提取带有这类属性的信息。按照这种方式访问RAM需要消耗更多的时间，效率较低。
【发明内容】
[0004]为解决现有存在的技术问题，本发明实施例提供一种访问RAM的方法、装置及控制芯片，能够解决访问RAM效率低下的问题。
[0005]为达到上述目的，本发明实施例的技术方案是这样实现的:
[0006]本发明实施例提供了一种RAM的访问装置，所述装置包括:寄存器模块、查找匹配模块和RAM接口模块；其中，
[0007]所述寄存器模块，用于获取中央处理器配置的属性信息和启动信息，将所述启动信息发送至所述查找匹配模块；还用于存储所述查找匹配模块匹配成功的数据信息，指示所述中央处理器读取所述数据信息；
[0008]所述查找匹配模块，用于根据所述启动信息向所述RAM接口模块发送地址信息；还用于获取所述RAM接口模块发送的数据信息，基于所述寄存器模块中的属性信息与所述数据信息进行匹配，匹配成功后，将所述数据信息发送至所述寄存器模块；
[0009]所述RAM接口模块，用于基于所述查找匹配模块发送的地址信息从RAM中读取数据信息，将所述数据信息发送至所述查找匹配模块。
[0010]上述方案中，所述寄存器模块，用于获取中央处理器配置的属性信息和启动信息，所述属性信息包括:待访问的地址范围信息；
[0011]所述查找匹配模块，用于接收到所述启动信息后，基于所述待访问的地址范围信息，从起始地址开始至结束地址终止依次向所述RAM接口模块发送地址信息。
[0012]上述方案中，所述寄存器模块，用于获取中央处理器配置的属性信息；所述属性信息包括:属性参数；
[0013]所述查找匹配模块，用于基于所述寄存器模块中的属性参数与所述数据信息进行匹配。
[0014]上述方案中，所述寄存器模块包括:配置寄存器、数据寄存器和状态寄存器；其中，
[0015]所述配置寄存器，用于获取中央处理器配置的属性信息和启动信息，将所述启动信息发送至所述查找匹配模块；
[0016]所述数据寄存器，用于存储所述查找匹配模块匹配成功的数据信息；
[0017]所述状态寄存器，用于指示所述中央处理器读取所述数据信息。
[0018]上述方案中，所述配置寄存器包括:属性寄存器和启动寄存器；其中，
[0019]所述属性寄存器，用于获取中央处理器配置的属性信息；
[0020]所述启动寄存器，用于获取中央处理器配置的启动信息，将所述启动信息发送至所述查找匹配模块。
[0021]上述方案中，所述状态寄存器包括单个数据已获取状态寄存器，用于当所述查找匹配模块匹配成功的数据信息存储至所述数据寄存器中时，通过高电位指示所述中央处理器读取所述数据信息。
[0022]上述方案中，所述状态寄存器还包括所有数据已获取状态寄存器，用于确定待访问的数据信息访问结束时，指示RAM访问结束。
[0023]本发明实施例还提供了一种RAM的访问方法，所述方法包括:
[0024]获取中央处理器配置的属性信息和启动信息；
[0025]基于所述启动信息和所述属性信息查找RAM获得数据信息；
[0026]将所述数据信息与所述属性信息进行匹配，匹配成功后指示所述中央处理器读取所述数据信息。
[0027]上述方案中，所述属性信息包括:待访问的地址范围信息和属性参数；
[0028]所述基于所述启动信息和所述属性信息查找RAM获得数据信息，包括:当接收到所述中央处理器配置的启动信息时，基于所述属性信息中的地址范围信息，从起始地址开始至结束地址终止依次查找RAM获得数据信息；
[0029]相应的，将所述数据信息与所述属性信息进行匹配，包括:
[0030]将所述数据信息与所述属性信息中的属性参数进行匹配。
[0031]本发明实施例还提供了一种控制芯片，所述控制芯片包括:随机存取存储器RAM和权利要求1至7任一项所述的RAM的访问装置；其中，
[0032]所述RAM，用于存储数据信息。
[0033]本发明实施例提供的访问RAM的方法、装置及控制芯片，通过所述RAM的访问装置内部匹配出符合属性信息的数据信息，将所述数据信息存储在所述访问装置内的数据寄存器中；CPU仅需要访问寄存器模块(具体是寄存器模块中的状态寄存器和数据寄存器)直接读取符合属性信息的数据，无需CPU遍历RAM中的所有数据信息再由CPU判断数据信息是否满足属性信息的要求，大大节省了访问时间，提升了 RAM的访问效率。
【附图说明】
[0034]图1为本发明实施例一的RAM的访问装置的第一种组成结构示意图；
[0035]图2为本发明实施例一的RAM的访问装置的第二种组成结构示意图；
[0036]图3为本发明实施例二的控制芯片的组成结构示意图；
[0037]图4为本发明实施例三的RAM的访问方法的流程示意图；
[0038]图5为本发明实施例四的RAM的访问方法的流程示意图。
【具体实施方式】
[0039]下面结合附图及具体实施例对本发明作进一步详细的说明。
[0040]实施例一
[0041 ] 本发明实施例提供了一种RAM的访问装置。图1为本发明实施例一的RAM的访问装置的组成结构示意图；如图1所示，所述装置包括:寄存器模块13、查找匹配模块12和RAM接口模块11 ;其中，
[0042]所述寄存器模块13，用于获取中央处理器配置的属性信息和启动信息，将所述启动信息发送至所述查找匹配模块12 ;还用于存储所述查找匹配模块12匹配成功的数据信息，指示所述中央处理器读取所述数据信息；
[0043]所述查找匹配模块12，用于根据所述启动信息向所述RAM接口模块11发送地址信息；还用于获取所述RAM接口模块11发送的数据信息，基于所述寄存器模块13中的属性信息与所述数据信息进行匹配，匹配成功后，将所述数据信息发送至所述寄存器模块13 ;
[0044]所述RAM接口模块11，用于基于所述查找匹配模块12发送的地址信息从RAM中读取数据信息，将所述数据信息发送至所述查找匹配模块12。
[0045]其中，所述寄存器模块13，用于获取中央处理器配置的属性信息和启动信息，所述属性信息包括:待访问的地址范围信息；所述查找匹配模块12，用于接收到所述启动信息后，基于所述待访问的地址范围信息，从起始地址开始依次向所述RAM接口模块11发送地址信息。
[0046]其中，所述寄存器模块13，用于获取中央处理器配置的属性信息；所述属性信息包括:属性参数；所述查找匹配模块12，用于基于所述寄存器模块13中的属性参数与所述数据信息进行匹配。
[0047]本实施例中，所述寄存器模块13主要用于获取CPU配置的属性信息和启动信息，CPU可通过配置属性信息指示本实施例所述的RAM访问装置如何进行操作，例如配置进行匹配的属性参数、配置待访问的RAM标识(具体为RAM编号)、配置待访问的RAM的地址范围信息(包括起始地址和结束地址等)等，也即所述属性信息可以包括属性参数、RAM标识以及RAM的地址范围信息等等；其中，所述待访问的RAM的地址范围满足所述RAM的地址范围，即当所述RAM的地址范围为大于等于O小于等于N (N为正整数)时，所述待访问的RAM地址范围为大于等于a小于等于b ;其中，a大于等于0，b小于等于N，a和b均为正整数；可以理解为，CPU根据RAM的地址范围信息配置待访问的地址范围信息。当然，所述待访问的地址范围信息为可选的，即所述寄存器模块13获取CPU配置的属性信息中也可以不包括所述待访问的地址范围信息；当所述属性信息中不包括所述待访问的地址范围信息时，所述查找匹配模块从RAM的地址O开始至所述RAM的地址η (η表征RAM的深度)结束依次向RAM接口模块发送地址信息。并且CPU还可以配置所述启动信息指示本实施例所述的RAM访问装置开始执行数据访问，也可以理解为，所述C