造成插入过多的时钟器件，从而增大时钟路径上消耗的功耗，一种具体的实施例，在使用SMIC130工艺时，在553.5um_830.25um的连线距离范围插入缓冲器，所述连线距离范围即图中相邻小圆点之间的距离，如I和2之间的距离，2和3之间等。
[0038]优选地，在使用SMIC130工艺时，插入的缓冲器(buffer)的电容不超过0.2pf，连线不超过750um。
[0039]需要说明的是，以上所述在553.5um-830.25um距离范围插入时钟器件、电容不超过0.2pf，以及连线不超过750um只是一种具体的实施例SMIC130工艺中的连线距离范围和电容，并不代表对本发明插入时钟器件距离范围、插入缓冲器电容、以及负载连接的长度的限制。具体H型时钟树时钟器件的负载和连线长度，需权衡负载电容，传递时间和器件数量，功耗的关系，进行相应调整，也即在使用不同工艺时，时钟器件的负载和连线长度不同。
[0040]步骤S2.将H型时钟树的缓冲器全部替换成反相器对。
[0041]为了使在同样的系统时钟下，同一条路径，同样的位置插入时钟器件，时钟延时和时钟偏移尽可能的小，将时钟树缓冲器替换成反相器对。
[0042]根据SMIC130工艺，如图3和图4，可以清楚地得知，CLKINVX16器件做H型时钟树具有较好的质量，即使用CLKINVX16器件做H型时钟树，其负载电容cap和路径延时增量incr综合最小。为了使得H型时钟树具有较好的质量，将偶数个CLKBUFX16全部替换为CLKINVX16 器件。
[0043]具体地，所述步骤S2具体为:使用工具命令语言输入替换脚本，集成电路编译器根据所述替换脚本，执行替换命令，将H型时钟树的缓冲器全部替换成反相器对。
[0044]所述替换脚本为:
[0045]foreach buf_cell{adjust_inst/disp_bufTer_34
[0046]adjust_inst/disp_bufTer_35}{
[0047]set buf_in[all_connected$buf_cell/A]
[0048]setbuf_out[all_connected$buf_cell/Y]
[0049]remove_cell$buf_cell
[0050]create_cell$buf_cell slow_lv08cl25/CLKINVX20
[0051]connect_net$buf_in$buf_cell/A
[0052]connect_net$buf_out$buf_cell/Y
[0053]}o
[0054]步骤S3:划分芯片的所有时钟的重要等级。
[0055]所述划分芯片的多个时钟的重要等级的依据为:时钟频率的高低和时钟覆盖范围的大小。也即将芯片的全部时钟划分重要等级。
[0056]具体地，按照时钟频率高低进行划分，时钟频率从高到底，依次划分重要等级。也即时钟频率越尚，重要等级越尚。
[0057]对于频率相同的时钟，根据模块大小来划分，模块越大，时钟覆盖范围越大，时钟覆盖范围越大的，优先综合，也即时钟覆盖范围越大，等级顺序越重要。
[0058]步骤S4:按照时钟的重要等级从高到低的顺序，依次对每个时钟做RC平衡时钟树。
[0059]作为一种具体的实施例，使用后端工具集成电路编译器(IC Compiler)工具，根据时钟重要性等级顺序对逐个时钟做RC平衡树综合。
[0060]优选地，在做新的RC平衡树之前，需要使用环境清理命令(remove_sdc命令)将时钟树综合环境清理干净，之后再将待做时钟的时序约束文件和工作环境设定文件加载，以便读取正确的时钟树综合结果。
[0061]以将八个时钟一起做RC平衡树综合(CTS)为例，使用不同的方法时，得到不同的结果。其中，按照重要性等级顺序做RC平衡树综合的方式得到的skew和latency都最小。
[0062]同时，通过本发明的多宏单元多时钟的芯片时钟树综合方法，得到的时钟树设计结果skew和latency都很小，并且所用的时钟器件，即clkcells也不多。
[0063]以上对本发明实施例所提供的技术方案进行了详细介绍，本文中应用了具体个例对本发明实施例的原理以及实施方式进行了阐述，以上实施例的说明只适用于帮助理解本发明实施例的原理；同时，对于本领域的一般技术人员，依据本发明实施例，在【具体实施方式】以及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
【主权项】
1.一种多宏单元多时钟芯片的时钟树综合方法，其特征在于，包括以下步骤: 51.按照一定的相邻缓冲器的连线距离范围，在各个宏单元之间手动插入多个缓冲器，构建多个H型时钟树； 52.将H型时钟树的缓冲器全部替换成反相器对； 53.划分芯片的所有时钟的重要等级； 54.按照时钟的重要等级从高到低的顺序，依次对每个时钟做RC平衡时钟树。2.根据权利要求1所述的多宏单元多时钟芯片的时钟树综合方法，其特征在于:在使用不同工艺时，所述一定的相邻缓冲器的连线距离范围不同，插入的缓冲器的电容大小也不同。3.根据权利要求1所述的多宏单元多时钟芯片的时钟树综合方法，其特征在于，在使用SMIC130工艺时，所述一定的相邻缓冲器的连线距离范围为553.5um_830.25um。4.根据权利要求3所述的多宏单元多时钟芯片的时钟树综合方法，其特征在于，插入的缓冲器的电容小于等于0.2pf05.根据权利要求1所述的多宏单元多时钟芯片的时钟树综合方法，其特征在于，所述步骤S2具体为:使用工具命令语言输入替换脚本，集成电路编译器根据所述替换脚本，执行替换命令，将H型时钟树的缓冲器全部替换成反相器对。6.根据权利要求1所述的多宏单元多时钟芯片的时钟树综合方法，其特征在于，所述划分芯片所有时钟的重要等级的规则为:时钟频率越高，重要等级越高；当时钟频率相同时，时钟覆盖范围越大，重要等级越高。7.根据权利要求1所述的多宏单元多时钟芯片的时钟树综合方法，其特征在于:在所述对逐个时钟做RC平衡时钟树前，还包括以下步骤:输入环境清理命令将时钟树综合环境清理干净，再加载待做时钟的时序约束文件和工作环境设定文件。
【专利摘要】本发明公开了一种多宏单元多时钟芯片的时钟树综合方法，包括以下步骤：S1.按照一定的相邻缓冲器的连线距离范围，在各个宏单元之间手动插入多个缓冲器，构建多个H型时钟树；S2.将H型时钟树的缓冲器全部替换成反相器对；S3.划分芯片的所有时钟的重要等级；S4.按照时钟的重要等级从高到低的顺序，依次对每个时钟做RC平衡时钟树。该方法适用于宏单元和时钟都特别多的芯片，有着良好的时钟偏移和时钟延迟,并且所用器件少，功耗小。
【IPC分类】G06F17/50
【公开号】CN105138735
【申请号】CN201510461375
【发明人】陈弟虎, 杨斯媚, 艾博雅, 粟涛
【申请人】中山大学
【公开日】2015年12月9日
【申请日】2015年7月30日