一种金属屏蔽线保护电路、等效电路及检测方法
【技术领域】
[0001]本发明涉及芯片设计技术领域，特别涉及一种金属屏蔽线保护电路、等效电路及检测方法。
【背景技术】
[0002]传统的安全芯片的内部包含有用于存储个人信息的敏感区域，为了提高芯片的安全性，防止芯片攻击者对芯片内部的个人信息进行攻击和入侵，通常会在芯片顶层设置金属屏蔽线，以消除干扰信号，进而提高芯片的安全性，防止攻击者入侵芯片后，恶意篡改或破坏芯片内部的数据。
[0003]为提高芯片的安全性，通常在整个芯片上布置比较小的距离和宽度的金属屏蔽线，以提高金属屏蔽线的覆盖率。在对芯片布置金属屏蔽线的过程中，在进入深亚微米工艺阶段，随着金属屏蔽线之间的距离缩小，金属线之间的耦合电容将会变得很大，当一条金属屏蔽线被断开时，由于耦合电容变大，可能会导致相邻的金属屏蔽线的信号串扰到被断开的金属屏蔽线上，进而无法判断金属屏蔽线是否被断开。
[0004]如图2所示，为传统的安全芯片上的金属屏蔽线的结构示意图。IN1-0UT1代表第一条金属屏蔽线，IN2-0UT2代表第二条金属屏蔽线，IN3-0UT3代表第三条金属屏蔽线，BLOCK:B代表屏蔽线电路，其中在该屏蔽线电路中，Ca代表本征电容，Cc代表同层金属线之间的耦合电容。传统的检测屏蔽线是否被切断的方法是，分别检测每条金属屏蔽线的输出端信号与输入端信号是否相同，当检测的一条金属屏蔽线的输入端和输出端的信号不相同时，表示该金属屏蔽线被切断。
[0005]但是，现有的随着对芯片尺寸设计的逐渐缩小，使得相邻的金属屏蔽线之间的耦合电容变大，当其中一条金属屏蔽线，例如图2所示当第二条金属屏蔽线被切断或者断开时，由于第一条金属屏蔽线和第二条金属屏蔽线输入的信号均相同，因此将导致在检测第二条金属屏蔽线的输出端时，也能检测到第二条金属屏蔽线的输出信号，进而无法准确地判断该金属屏蔽线是否断开。
【发明内容】
[0006]本发明实施例中提供了一种金属屏蔽线保护电路、等效电路及检测方法，用以解决现有技术中当金属屏蔽线被切断时，无法准确地判断该金属屏蔽线是否断开的问题。
[0007]为了解决上述技术问题，本发明实施例公开了如下技术方案:
[0008]—种金属屏蔽线保护电路，所述电路包括第一 M0S管、第二 M0S管和电流源，其中，所述电流源输出端与所述第一 M0S管的漏极相连接，所述第一 M0S管的栅极与所述第二 M0S管的栅极相连接，所述第一 M0S管的源极与所述第二 M0S管的源极相连接并且共同接地，所述第二 M0S管的漏极与所述保护电路的输出端相连接，以及，所述电流源的输出端还与所述第一 M0S管的栅极或者所述第二 M0S管的栅极相连接。
[0009]优选的，所述第一 M0S管和所述第二 M0S管均为金属氧化物半导体场效应管。
[0010]优选的，所述电流源的输入端与直流电源相连接。
[0011]—种金属屏蔽线等效电路，所述等效电路包括至少一条金属屏蔽线、本征电容和耦合电容，所述本征电容的一端与所述金属屏蔽线相连接，相邻的两条所述金属屏蔽线之间至少连接一个耦合电容；
[0012]在每条所述金属屏蔽线上还依次设置有缓冲级电路、传输门电路、金属屏蔽线保护电路和逻辑门电路，其中，所述金属屏蔽线保护电路设置在所述传输门电路和所述逻辑门电路之间。
[0013]优选的，每个所述金属屏蔽线保护电路包括第一 M0S管、第二 M0S管和电流源，其中，所述电流源输出端与所述第一 M0S管的漏极相连接，所述第一 M0S管的栅极与所述第二M0S管的栅极相连接，所述第一 M0S管的源极与所述第二 M0S管的源极相连接并且共同接地，所述第二 M0S管的漏极与所述保护电路的输出端相连接，以及，所述电流源的输出端还与所述第一 M0S管的栅极或者所述第二 M0S管的栅极相连接。
[0014]优选的，所述电流源的输入端与直流电源相连接。
[0015]优选的，所述第一 M0S管和所述第二 M0S管均为金属氧化物半导体场效应管。
[0016]优选的，所述本征电容的另一端接地。
[0017]—种切断金属屏蔽线静态检测方法，所述方法包括:
[0018]将每条金属屏蔽线的输入端均输入高电平；
[0019]检测每条所述金属屏蔽线的输出端是否输出高电平；
[0020]如果检测有所述金属屏蔽线的输出端没有输出高电平，输出了低电平，则所述输出低电平的金属屏蔽线被切断或者断开。
[0021]优选的，所述检测每条所述金属屏蔽线的输出端是否输出高电平的方法还包括:
[0022]如果检测所有所述金属屏蔽线的输出端均输出高电平，则没有所述金属屏蔽线被切断或者断开。
[0023]本公开的实施例提供的技术方案可以包括以下有益效果:
[0024]本公开实施例提供的一种金属屏蔽线保护电路、等效电路及检测方法，用于判断金属屏蔽线是否断开。通过在金属线上设置金属屏蔽线保护电路，该金属屏蔽线保护电路包括第一 M0S管、第二 M0S管和电流源，通过改变该电流源的电流来控制第一 M0S管的栅极电压，由于第一 M0S管的栅极与第二 M0S管的栅极相连接，当第一 M0S管的栅极电压发生改变时，第二 M0S管的电压也相应地改变。当金属屏蔽线被切断时，金属屏蔽线保护电路的第二 M0S管在饱和区形成较大的下拉电阻，该下拉电阻将该金属屏蔽线的输出端拉至低电平，进而改变了金属屏蔽线两端的电信号，因此，能够通过检测金属屏蔽线保护电路输出端的电平或电信号是否变化来判断该金属屏蔽线是否被切断或者断开。
[0025]此外，本发明提供的一种金属屏蔽线保护电路能够通过调节电流源的电流，使第二 M0S管在饱和区形成一个较大的下拉电阻，进而能够有效地减小芯片的占用面积，还不增加金属屏蔽线之间的距离，有助于增加有效屏蔽的区域，提高芯片的安全性。
【附图说明】
[0026]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0027]图1为本发明根据实施例提供的一种金属屏蔽线保护电路的电路图；
[0028]图2为传统的安全芯片上的金属屏蔽线等效电路图；
[0029]图3为本发明根据实施例提供的一种金属屏蔽线等效电路图；
[0030]图4为本发明实施例提供的一种切断金属屏蔽线静态检测方法的流程图。
【具体实施方式】
[0031]本发明如下实施例提供了一种金属屏蔽线保护电路、等效电路及检测方法，用于判断金属屏蔽线是否被切断或者断开。
[0032]为了使本技术领域的人员更好地理解本发明实施例中的技术方案，并使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明实施例中技术方案作进一步详细的说明。
[0033]如图1所示，为实施例提供的一种金属屏蔽线保护电路的电路图。其中，所述电路包括第一 M0S管M0、第二 M0S管Ml和电流源10，其中，所述电流源10输出端与所述第一 M0S管的漏极d0相连接，所述第一 M0S管的栅极g0与所述第二 M0S管的栅极gl相连接，所述第一 M0S管的源极sO与所述第二 M0S管的源极si相连接并且共同接地，所述第二 M0S管的漏极dl与所述保护电路的输出端OUT相连接，以及，所述电流源10的输出端还与所述第一 M0S管的栅极g0或者所述第二 M0S管的栅极gl相连接。
[0034]如图1所示，第一 M0S管M0和所述第二 M0S管Ml均为金属氧化物半导体场效应管(M0SFET)，并且所述第一 M0S管和所述第二 M0S管的类型相同，但是尺寸大小不同，由第一 M0S管和第二 M0S在所述金属屏蔽线保护电路中形成镜像电路，通过电流源10电流的改变，来调节第一 M0S管的栅极电压，进而改变第二 M0S管的栅极电压。当电流源10的电流改变时，第一 M0S管会形成偏置电压，该偏置电压使第二 M0S管在饱和区形成一个较大电阻，该较大电阻将金属屏蔽线输出端的电信号拉低至0，例如，在金属屏蔽线未被切断或者断开前，金属屏蔽线的输入端为高电平，当金属屏蔽线被切断或者断开时，所述第二 M0S管形成的大电阻将该金属屏蔽线的输出端下拉至低电平，使得该金属屏蔽线输入端和输出端的电平发生变化。因此，能够通过检测金属屏蔽线保护电路输出的电压或者电信号是否变化来判断该金属屏蔽线是否被断开或者切断。
[0035]优选的，在金属屏蔽线保护电路中，所述电流源10的输入端与直流电源VCC相连接，使得VCC为金属屏蔽线保护电路供电，在所述直流电源VCC与所述电流源10之间还包括控制电路，所述控制电路能够控制所述电流源10并改变电流源10的电流大小。当控制电路调节电流源10的输出电流达到适当的值时，与所述电流源10相连接的第一 M0S管M0的栅极电压能够使第二 M0S管Ml的晶体管处于饱和区，进而形成一个较大的电阻，通常该较大的电阻的阻值可达到几兆欧，实现了较低功耗并且不影响芯片正常的逻辑信号传输。因此，当金属屏蔽线被切断时，该第二M0S管Ml可以作为一个下拉电阻，将所述被切断或断开的金属屏蔽线的输出端下拉至低电平。
[0036]此外，本实施例提供的一种金属屏蔽线保护电路能够通过调节电流源的电流，使第二 M0S管在饱和区形成一个较大的下拉电阻，进而能够有效地减小芯片的占用面积，还不增加金属屏蔽线之间的距离，有助于增加有效屏蔽的区域，提高芯片的安全性。
[0037]在另一个实施例中公开了一种金属屏蔽线等效电路，应用于上述实施例中的金属屏蔽线保护电路。如图3所示，较传统的安全芯片上的金属屏蔽线的结构示意图(如图2所示)增加了金属屏蔽线保护电路A，所述金属屏蔽线等效电路包括至少一条金属屏蔽线，至少一个本征电容Ca和至少一个耦合电容Cc，其中，每个本征电容Ca的一端与一条金属屏蔽线相连接，相邻的两条金属屏蔽线之间至少连接一个耦合电容Cc。
[0038]在每条所述金属屏蔽线上还依次设置有缓冲级电路buffer、传输门电路TG、金属屏蔽线保护电路A和逻辑门电路Logic，其中，所述金属屏蔽线保护电路A设置在所述传输门电路TG和所述逻辑门电路Logic之间，其中所述金属屏蔽线保护电路A与上述实施例中的金属屏蔽线保护电路相同，包括结构相同，连接关系也相同，所以所述金属屏蔽线保护电路A此处不再赘述。
[0039]如图3所示，第一条金属屏蔽线上输入端与缓冲级