bufferl的输出端相连接，缓冲级bufferl与传输门电路TG1之间为金属屏蔽线保护区域BL0CK:B，所述缓冲级buffer在金属屏蔽线等效电路中起到驱动电路的作用，以保证通过金属屏蔽线保护区域BL0CK:B的信号能够传输至金属屏蔽线保护电路A中。
[0040]当金属屏蔽线较长时，在金属屏蔽线上会积累电荷，当积累的电荷达到一定程度时，会击穿逻辑门电路Logic的输入栅极，因此，在所述金属屏蔽线等效电路中添加传输门电路TG，所述传输门电路TG起到隔离金属屏蔽线和逻辑门电路的输入栅极的作用，使金属屏蔽线上输入端的输入信号能够传输至输出端。
[0041]逻辑门电路Logic的作用是判断金属屏蔽线保护电路A的输出端的电平信号是否改变。当逻辑门电路的信号由高电平变至低电平时，表明金属屏蔽线保护电路动作，进而可以判断该金属屏蔽线被切断或者断开。
[0042]具体地，根据图3以及【背景技术】中的描述，在金属屏蔽线保护区域BL0CK:B中第一条金属屏蔽线IN1-0UT1上连接有两个本征电容Cal、Ca2 ;第三条金属屏蔽线IN3-0UT3上也连接有两个本征电容Ca3和Ca4，并且每个本征电容的另一端都接地。由于相邻的两个金属屏蔽线之间有耦合作用，因此，在本实施例提供的一种金属屏蔽线等效电路中通过耦合电容Cc等效表示，所述耦合电容的位置可根据金属屏蔽线之间的耦合的大小自行设置。例如图3的实施例中，在第一条金属屏蔽线与第二条金属屏蔽线之间连接有两个耦合电容Cel和Cc2，第二条金属屏蔽线与第三条金属屏蔽线之间也连接有两个耦合电容，分别是Cc3和Cc4，每个耦合电容的容值大小可以相同，也可以不相同。
[0043]在图3所示的金属屏蔽线等效电路中，例如第一条金属屏蔽线IN1-0UT1，外部电路通过IN1向第一条金属屏蔽线输入信号，例如高电平信号，该输入信号通过缓冲级后，传输到屏蔽线保护区域BLOCK:B中，经过BL0CK:B后该金属屏蔽线的输出端与传输门电路TG1的输入端相连接，所述传输门电路TG1的输出端与金属屏蔽线保护电路A1的输出端相连接，所述金属屏蔽线保护电路A1的输出端与逻辑门电路Logicl的输入端相连接，所述逻辑门电路Logicl的输出端通过输出端0UT1与其它外部电路相连接。在图3中，第二条金属屏蔽线和第三条金属屏蔽线中的各个电路元件的连接关系与所述第一条金属屏蔽线相同，此处不再赘述。
[0044]在上述金属屏蔽线等效电路中，所述金属屏蔽线保护电路A还包括第一 M0S管、第二 M0S管和电流源，其中，所述电流源输出端与所述第一 M0S管的漏极相连接，所述第一 M0S管的栅极与所述第二 MOS管的栅极相连接，所述第一 MOS管的源极与所述第二 MOS管的源极相连接并且共同接地，所述第二 MOS管的漏极与所述保护电路的输出端相连接，以及，所述电流源的输出端还与所述第一 MOS管的栅极或者所述第二 MOS管的栅极相连接。
[0045]优选的，所述电流源10的输入端与直流电源VCC相连接。
[0046]在金属屏蔽线保护电路A中所述第一 M0S管和所述第二 M0S管均为金属氧化物半导体场效应管，即M0SFET。
[0047]本公开实施例提供的一种金属屏蔽线等效电路，用于判断金属屏蔽线是否断开。通过在金属线上设置金属屏蔽线保护电路，该金属屏蔽线保护电路包括第一 M0S管、第二M0S管和电流源，通过改变该电流源的电流来控制第一 M0S管的栅极电压，由于第一 M0S管的栅极与第二 M0S管的栅极相连接，当第一 M0S管的栅极电压发生改变时，第二 M0S管的电压也相应地改变。在芯片处于安全状态时，每条金属屏蔽线的输入端均输入高电平，当金属屏蔽线被切断或者断开时，金属屏蔽线保护电路的第二 M0S管在饱和区形成较大的下拉电阻，并将该金属屏蔽线的输出端下拉至低电平，进而改变了屏蔽线两端的电信号，因此，能够通过检测金属屏蔽线保护电路的输出端的电平或电信号是否变化来判断金属屏蔽线是否被切断或者断开。
[0048]此外，本发明提供的一种金属屏蔽线保护电路能够通过调节电流源的输出电流，使第二 M0S管在饱和区形成一个较大的电阻，进而能够有效地减小芯片的占用面积，还不增加金属屏蔽线之间的距离，有助于增加有效屏蔽的区域，提高芯片的安全性。
[0049]本实施例还提供一种切断金属屏蔽线静态检测方法，如图4所示，该方法包括:
[0050]步骤101:将每条金属屏蔽线的输入端均输入高电平；
[0051]步骤102:检测每条所述金属屏蔽线的输出端是否输出高电平；
[0052]步骤103:如果检测有所述金属屏蔽线的输出端没有输出高电平，输出了低电平，则所述输出低电平的金属屏蔽线被切断或者断开。
[0053]优选的，在步骤102中，检测每条所述金属屏蔽线的输出端是否输出高电平的方法还包括:
[0054]步骤104:如果检测所有所述金属屏蔽线的输出端均输出高电平，则没有所述金属屏蔽线被切断或者断开。
[0055]上述实施例公开了一种切断金属屏蔽线静态检测方法，通过检测金属屏蔽线的输出端是否为高电平来判断该金属屏蔽线是否被切断或者断开，若检测到金属屏蔽线的输出端输出低电平时，由于金属屏蔽线保护电路(下拉电阻)的作用，使得金属屏蔽线的输出端被下拉电阻拉至低电平；当检测的输出端输出高电平时，表明该金属屏蔽线的输入端和输出端信号没有改变，进而表明该金属屏蔽线没有被切断或断开，芯片安全。该切断金属屏蔽线静态检测方法能够准确地检测金属屏蔽线是否被切断或者断开，并能有效地监控金属屏蔽线的情况，进而保证芯片的安全性。
[0056]上述实施例提供的金属屏蔽线保护电路、等效电路中的各个电路组件的位置、连接关系可以根据实际情况适当地调整和改变，也可以在该金属屏蔽线保护电路、等效电路添加或减少部分电路组件，但是只要不影响金属屏蔽线保护电路和等效电路的功能，或者能够达到检测金属屏蔽线是否被切断或者断开的功能的其它等效电路均应包含在本发明的保护范围之内。
[0057]本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如R0M/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。
[0058]以上所述的本发明实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种金属屏蔽线保护电路，其特征在于，所述电路包括第一 MOS管、第二 MOS管和电流源，其中，所述电流源输出端与所述第一 MOS管的漏极相连接，所述第一 MOS管的栅极与所述第二 MOS管的栅极相连接，所述第一 MOS管的源极与所述第二 MOS管的源极相连接并且共同接地，所述第二 MOS管的漏极与所述保护电路的输出端相连接，以及，所述电流源的输出端还与所述第一 MOS管的栅极或者所述第二 MOS管的栅极相连接。2.根据权利要求1所述的金属屏蔽线保护电路，其特征在于，所述第一MOS管和所述第二 MOS管均为金属氧化物半导体场效应管。3.根据权利要求1或2所述的金属屏蔽线保护电路，其特征在于，所述电流源的输入端与直流电源相连接。4.一种金属屏蔽线等效电路，应用于权利要求1至3任一项所述的金属屏蔽线保护电路，其特征在于，所述等效电路包括至少一条金属屏蔽线、本征电容和耦合电容，所述本征电容的一端与所述金属屏蔽线相连接，相邻的两条所述金属屏蔽线之间至少连接一个親合电容； 在每条所述金属屏蔽线上还依次设置有缓冲级电路、传输门电路、金属屏蔽线保护电路和逻辑门电路，其中，所述金属屏蔽线保护电路设置在所述传输门电路和所述逻辑门电路之间。5.根据权利要求4所述的金属屏蔽线等效电路，其特征在于，每个所述金属屏蔽线保护电路包括第一 MOS管、第二 MOS管和电流源，其中，所述电流源输出端与所述第一 MOS管的漏极相连接，所述第一 MOS管的栅极与所述第二 MOS管的栅极相连接，所述第一 MOS管的源极与所述第二 MOS管的源极相连接并且共同接地，所述第二 MOS管的漏极与所述保护电路的输出端相连接，以及，所述电流源的输出端还与所述第一 MOS管的栅极或者所述第二MOS管的栅极相连接。6.根据权利要求5所述的金属屏蔽线等效电路，其特征在于，所述电流源的输入端与直流电源相连接。7.根据权利要求6所述的金属屏蔽线等效电路，其特征在于，所述第一MOS管和所述第二 MOS管均为金属氧化物半导体场效应管。8.根据权利要求4至7任一项所述的金属屏蔽线等效电路，其特征在于，所述本征电容的另一端接地。9.一种切断金属屏蔽线静态检测方法，应用于权利要求4至8中任一项所述的金属屏蔽线等效电路，其特征在于，所述方法包括: 将每条金属屏蔽线的输入端均输入高电平； 检测每条所述金属屏蔽线的输出端是否输出高电平； 如果检测有所述金属屏蔽线的输出端没有输出高电平，输出了低电平，则所述输出低电平的金属屏蔽线被切断或者断开。10.根据权利要求9所述的方法，其特征在于，所述检测每条所述金属屏蔽线的输出端是否输出高电平的方法还包括: 如果检测所有所述金属屏蔽线的输出端均输出高电平，则没有所述金属屏蔽线被切断或者断开。
【专利摘要】本发明公开了一种金属屏蔽线保护电路、等效电路及检测方法，用于判断金属屏蔽线是否被断开，所述电路包括第一MOS管、第二MOS管和电流源，其中，所述电流源输出端与所述第一MOS管的漏极相连接，所述第一MOS管的栅极与所述第二MOS管的栅极相连接，所述第一MOS管的源极与所述第二MOS管的源极相连接并且共同接地，所述第二MOS管的漏极与所述保护电路的输出端相连接，以及，所述电流源的输出端还与所述第一MOS管的栅极或者所述第二MOS管的栅极相连接。当检测到该金属屏蔽线的输出端输出低电平时，表明该金属屏蔽线被切断或断开。此外，该金属屏蔽线保护电路利用饱和区晶体管形成了较大的下拉电阻，进而能够有效地减小芯片的占用面积。
【IPC分类】G06F21/76, G01R31/02
【公开号】CN105243343
【申请号】CN201510686562
【发明人】李楠, 徐丽娜, 马文波
【申请人】北京华大信安科技有限公司
【公开日】2016年1月13日
【申请日】2015年10月21日