Tb公共连接到位线BLl，并且将第二列中的单元串CS12和CS22的串选择晶体管SSTb公共连接到位线BL2。
[0065]图4中示出的存储块BLKa仅仅是可以被用于排列存储单元阵列的许多不同结构的一个实例。例如，单元串的行数可以增加或减少。如果改变单元串的行数，则也可以改变被连接到位线的串或地选择线的数量和单元串的数量。
[0066]单元串的列数可以增加或减少。如果改变单元串的列数，则也可以改变被连接到单元串的列的位线的数量以及被连接到串选择线的单元串的数量。
[0067]单元串的高度可以升高或降低。例如，被堆叠在每个单元串中的地选择晶体管、存储单元或串选择晶体管的数量可以增加或减少。
[0068]在实施例中，通过行可以执行读和写。通过控制串选择线SSLla、SSLlb、SSL2a和SSL2b的激活，所述行可以选择单元串CS 11至CS21和CS 12至CS22。
[0069]在单元串CSll至CS21和CS12至CS22的所选择行中，由字线执行写和读。在单元串0511至0521和0512至0522的所选择行中，可以编写与所选择字线连接的存储单元。
[0070]将图4的实例中所示的3D存储单元阵列以整体的形式形成在被布置在与那些存储单元的操作相关联的硅衬底和电路之上的具有有源区域的存储单元的阵列的一个或多个物理层级中，无论这种相关联电路在这种衬底之上或者在这种衬底之内。术语“整体的”意味着将阵列的每一层级的层直接布置在阵列的每个下一层级的层之上。
[0071]在本发明构思的各种实施例中，3D存储单元阵列可以包括垂直朝向以便将至少一个存储单元放置在另一存储单元之上的垂直NAND串，其中至少一个存储单元包括电荷捕获层。每个垂直NAND串进一步包括位于存储单元之上的至少一个选择晶体管，所述至少一个选择晶体管具有与存储单元相同的结构并且与存储单元形成整体。
[0072]本领域技术人员将认识到，可以使用许多不同的三维(垂直)和二维(水平)存储单元阵列结构来实现包括多个存储块的存储单元阵列111。在这点上，可以将美国专利7，679，133、8,553，466、8，654，587、8，559,235 以及已发表的美国专利申请 2011/0233648(通过参照将其总体主题合并于此)称为针对其中配置三维存储单元阵列包括具有在层级间共享字线和/或位线的多个层级的三维存储单元阵列的适当配置的实例。
[0073]图5是示出关于第一存储块BLKl和第二存储块BLK2被运行的编写操作‘P’和擦除操作‘E’的一种可能顺序的构思图。
[0074]总体参照图1、2、3、4和5，第一时间间隔Tl存在于指向第一存储块BLKl的第一和第二擦除操作与第一和第二编写操作之间。第一时间间隔Tl可以大于建立第一限度TCR。相反，当将在针对第二存储块BLK2的两个擦除操作之间的第二时间间隔T2确定为小于第一限度TCR时，检测到与第二存储块BLK2相关联的快周期。此外，当确定指向第二存储块BLK2中的同一物理地址的两个编写操作之间的第二时间间隔T2小于第二限度时，检测到与第二存储块BLK2相关联的快周期。因此，关于图5的第一存储块BLKl示出的情况不会引发快周期计数NOF的增加，但是，关于图5的第二存储块BLK2示出的情况会引发快周期计数NOF的增加。
[0075]鉴于以上，本发明构思的某些实施例提供控制指向同一存储块的两个编写操作和/或两个擦除操作之间的间隔时间的方法，并且可以使用这种方法提高存储在存储设备100中的数据的可靠性。在这点上，当编写存储块的目标存储单元时，可以将一些电荷陷落在目标存储单元的一个或多个隔离层中，或者陷落在临近目标存储单元的存储单元的一个或多个隔离层中。例如，当电荷在编写操作期间从目标存储单元的基通道移动到浮动栅时，这种电荷陷阱(trapping)可以发生。此后，假设将目标存储单元停留在其被编写状态(SP，在大于限度TCR的一段时间内维持目标存储单元处于被编写状态而没有进一步地访问和更新)，则被陷落的电荷量将在所述时间段内减小。然而，如果以前被编写的目标存储单元在被限度TCR所建立的“最小间隔”期间被擦除操作和/或编写操作再次访问，则一些被陷落的电荷量保持并且能够被错误地积累，从而威胁到当被后续读操作访问时所存储数据的有效性。
[0076]在两个连续编写操作之间的“最小编写间隔”可以是在以前编写操作与跟随针对在非易失性存储器110中的多个存储块当中的所选择存储块的所选择字线的擦除操作(SP，更新编写操作)之后的下一个操作之间的，将避免所述快周期现象的最小时间间隔。这里，所选择字线可以是所选择存储块内的第一字线、许多中间字线的任意之一或最后字线。例如，在两个连续编写操作之间的最小编写间隔可以是在针对之前编写操作的第一平均时间点与跟在指向所选择存储块的同一存储单元的擦除操作之后的下一个编写操作的第二平均时间点之间的时间间隔。因此，在小于最小编写间隔的指向同一存储单元的两个连续编写操作之间的任意编写间隔将被检测到或被计数为针对所选择存储块的快周期。
[0077]在两个连续擦除操作之间的“最小擦除间隔”可以是将避免快周期现象的，指向所选择存储块的之前擦除操作与下一个擦除操作之间的最小时间间隔。小于最小擦除间隔的指向同一存储块的连续擦除操作之间的任意擦除间隔将被检测到或者被计数为针对所选择存储块的快周期。
[0078]参照图5，指向第二存储块(BLK2)的同一存储单元的两个编写操作之间的第二间隔T2每一个都小于最小编写间隔。因此，每个事件将增加与第二存储块BLK2相关联的快周期计数N0F。类似地，指向第二存储块(BLK2)的两个擦除操作之间的第二间隔T2的每一个都小于最小擦除间隔。于是，每次事件将进一步增加与第二存储块BLK2相关联的快周期计数NOF0
[0079]这里，应当注意到，快周期数计数NOF可以与每次擦除操作被指向具体存储块时将增加的针对具体存储块的被运行擦除操作计数NOE大不相同。相反，仅仅当在两个连续擦除操作之间的间隔降低到最小擦除间隔之下时才增加快周期计数N0F。
[0080]图6是示出像关于图5所描述一样的快周期的一个实例的构思图。参照图1、2、3、4、5和6，假定存储单元阵列111包括第一至第八存储模块BLKl至BLK8。图6显示列出针对第一至第八存储块BLKl至BLK8的每一个的擦除操作数NOE和快周期数NOF的表格。
[0081 ]这里假定用具有低更新频率的冷数据⑶编写第一至第六存储块BLKl至BLK6。相对于冷数据CD，热数据HD是具有高更新频率的数据。由于在图6所示的实例中不更新第一至第六存储块BLKl至BLK6中的冷数据CD，因此不增加针对每个存储块的擦除操作计数Ν0Ε。进一步，如果没有针对第一至第六存储块BLKl至BLK6所运行的快周期，则也不会增加针对第一至第六存储块BLKI至BLK6的快周期计数NOF。
[0082]然而，假定在用冷数据⑶维持第一至第六存储块BLKl至BLK6的同时，用热数据HD编写存储单元阵列111中的第七和第八存储块BLK7和BLK8。当更新第七和第八存储块BLK7和BLK8中的热数据HD时，擦除操作和/或编写操作可以发生。当执行擦除操作时，擦除操作计数NOE增加，并且当在指向第七和第八存储块BLK7和BLK8的两个连续擦除操作或两个连续更新操作之间的擦除间隔小于所建立的最小擦除间隔时，针对第七和第八存储块BLK7和BLK8的快周期计数NOF也增加。
[0083]在本上下文中，针对第七和第八存储块BLK7和BLK8的存储单元的高的快周期计数NOF可以降低存储在这些块中的数据的可靠性。
[0084]根据本发明构思的某些实施例，鉴于与存储块BLKl至BLK8相关联的快周期来控制存储设备操作的各种方法可以提高存储在存储设备100中的数据的可靠性。
[0085]图7是示出根据本发明构思实施例的计数快周期的过程的一种方法的流程图。参照图1至7，所述计数快周期的过程可以对应于图2中的步骤S120。
[0086]存储控制器120引发关于所选择存储块被运行的擦除操作或编写操作(所述“当前”操作)(S210)。
[0087]然后可以使用存储控制器120检测在指向所选择存储块的以前擦除操作与当前擦除操作之间或者在指向所选择存储块的存储单元的以前编写操作与当前编写操作之间的时间间隔TI。这里，可以通过时间计算器128来检测时间间隔TI。
[0088]然后可以使用存储控制器120确定所检测时间间隔TI是否大于第一门限值CRl(S230)。例如，第一门限值CRl可以对应于诸如图5中所示类型的限度。
[0089]如果所检测时间间隔TI小于或等于第一门限值CRl，则存储控制器120将增加针对所选择存储块的快周期计数N0F(S240)。然而，如果所检测时间间隔TI大于第一门限值CRl，则存储控制器120可以引发管理针对所选择存储块的快周期数NOF的过程被运行(S250)(参见例如图8的过程)。
[0090]进一步，当所检测时间间隔TI与两个擦除操作相关联时(S260)，可以使用存储控制器120增加关于所选择存储块被运行的擦除操作计数Ν0Ε。但是，当时间间隔TI与两个编写操作相关联时，可以跳过步骤S260。
[0091]图8是总结根据本发明构思实施例的用于管理针对所选择存储块的快周期的过程的一种方法的流程图。
[0092]参照图1至8，可以使用存储控制器120确定针对所选择存储块的快周期计数NOF是否大于零(S310)。如果针对所选择存储块的快周期计数NOF不大于零，则所述过程结束。
[0093]然而，当针对所选择存储块的快周期计数NOF大于零时，存储控制器120接下来将确定时间间隔TI是否大于第二门限值CR2，其中，第二门限值CR2大于第一门限值CRl(S320)。可以将第二门限值CR2定义为释放(或解陷落)以前被编写存储单元的被陷落在隔离层中的电荷(或者，临近被编写存储单元的存储单元的被陷落在隔离层中的电荷)的近似时间。第二门限值CR2可以是预定义值或者是被指向所选择存储块的快周期NOF的范围所确定的可变值。例如，鉴于针对所选择存储块的快周期数NOF可以增加或减小第二门限值CR2。
[0094]如果时间间隔TI大于第二门限值CR2，则存储控制器120将重置快周期计数NOF(S330)。当时间间隔TI不大于第二门限值CR2时，存储控制器120接下来将确定时间间隔TI是否大于第三门限值CR3，其中，第三门限值CR3大于第一门限值CRl但小于第二门限值CR2(S340)。在这点上，第三门限值CR3将是至少部分释放被陷落在之前被编写存储单元的隔离层中的电荷(或者，被陷落在临近被编写存储单元的存储单元的隔离层中的电荷)的近似时间。
[0095]如果时间间隔TI不大于第三门限值CR3，则所述过程结束。然而，如果时间间隔大于第三门限值CR3，则可以使用存储控制器减小针对所选择存储块的快周期计数NOF(S350)，因此结束所述过程。第三门限值CR3可以是预定义值或者是指向所选择存储块的快周期NOF的范围所确定的可变值。例如，根据针对所选择存储块的快周期数NOF可以增加或减小第三门限值CR3。
[0096]如图7和8中所述，可以配置存储控制器120管理关于所选择存储块被运行的擦除操作数NOE和/或快周期数N0F。就是说，存储控制器120可以管理指向所选择存储块的擦除操作的附加数NOE和/