一种用于DRAM或eDRAM刷新的装置及其方法与流程

文档序号:12612769阅读:来源:国知局

技术特征:

1.一种用于DRAM或eDRAM刷新的装置,DRAM或eDRAM设置有存储单元,其特征在于,该装置包括:存储控制装置、刷新控制装置;

所述存储控制装置,用于接收读写请求,并根据所述刷新控制装置的输出决定向存储单元发送读写请求或刷新请求;

所述刷新控制装置,用于控制生成刷新信号,并根据所述存储控制装置的输出来记录刷新是否被延迟和读写的行地址。

2.根据权利要求1所述的用于DRAM或eDRAM刷新的装置,其特征在于,所述存储控制装置包括:

读缓存,用于缓存从存储单元中读出的数据;

写缓存,用于缓存要写入到存储单元的数据;

控制逻辑单元,用于接收读写请求;

存储控制信号发生器,用于接收所述控制逻辑单元发送的命令,并将该命令译码成存储单元可识别的命令。

3.根据权利要求2所述的用于DRAM或eDRAM刷新的装置,其特征在于,所述刷新控制装置包括:

刷新周期寄存器,用于存储刷新周期;

刷新延迟计数器,用于存储当前刷新被延迟的时间;

刷新周期计数器,用于对每个刷新周期计时;

刷新行数计数器,用于记录当前刷新的行数;

刷新逻辑单元,用于判断寄存器当前的被读写状态,并向所述控制逻辑单元发送刷新的状态;

总行数寄存器,用于存储总的行数;

刷新延迟寄存器,用于存储刷新总的可被延迟的时间;

读写标志寄存器,用于存储在可延迟刷新阶段内读写过的行地址。

4.根据权利要求3所述的用于DRAM或eDRAM刷新的装置,其特征在于,所述刷新逻辑单元当接收到读写请求时,停止刷新,控制所述刷新延迟计数器开始计数,同时在所述读写标志寄存器中记录读写的行地址,并发送当前刷新是否可被打断的信号至所述控制逻辑单元。

5.根据权利要求4所述的用于DRAM或eDRAM刷新的装置,其特征在于,所述刷新逻辑单元在当前刷新未完成,且当所述刷新延迟计数器中的时间等于所述刷新延迟寄存器中的时间时,返回一当前刷新不可被打断的信号至所述控制逻辑单元,控制所述控制逻辑单元继续刷新;或在当前刷新已完成或所述刷新延迟寄存器与所述刷新延迟计数器中的时间差值大于所述总行数寄存器与所述刷新行数计数器中的行数差值与每行刷新时间的乘积时,返回一可被读写的信号至所述控制逻辑单元。

6.根据权利要求3所述的用于DRAM或eDRAM刷新的装置,其特征在于,当刷新周期计数器中的时间等于所述刷新周期寄存器中的时间时,所述刷新周期计数器、所述刷新行数计数器、所述刷新延迟计数器归零,所述读写标志寄存器重置。

7.根据权利要求3所述的用于DRAM或eDRAM刷新的装置,其特征在于,所述刷新周期寄存器的刷新周期与所述刷新延迟计数器的已被延迟的时间之和小于数据保持时间。

8.根据权利要求3所述的用于DRAM或eDRAM刷新的装置,其特征在于,当前待刷新的行在所述读写标志寄存器中被标记为读写过时,则跳过此行的刷新。

9.根据权利要求1-8中任一所述的用于DRAM或eDRAM刷新的装置,其特征在于,所述刷新控制装置为一个或多个,各所述刷新控制装置之间的刷新相互独立。

10.一种用于DRAM或eDRAM刷新的方法,DRAM或eDRAM设置有存储单元,其特征在于,该方法包括:

步骤一,存储控制装置接收读写请求,并根据刷新控制装置的输出决定向存储单元发送读写请求或刷新请求;

步骤二,刷新控制装置控制生成刷新信号,并根据所述存储控制装置的输出来记录刷新是否被延迟和读写的行地址。

11.根据权利要求10所述的用于DRAM或eDRAM刷新的方法,其特征在于,所述刷新控制装置包括:

刷新周期寄存器,用于存储刷新周期;

刷新延迟计数器,用于存储当前刷新被延迟的时间;

刷新周期计数器,用于对每个刷新周期计时;

刷新行数计数器,用于记录当前刷新的行数;

刷新逻辑单元,用于判断寄存器当前的被读写状态,并向所述控制逻辑单元发送刷新的状态;

总行数寄存器,用于存储总的行数;

刷新延迟寄存器,用于存储刷新总的可被延迟的时间;

读写标志寄存器,用于存储在可延迟刷新阶段内读写过的行地址。

12.根据权利要求11所述的用于DRAM或eDRAM刷新的方法,其特征在于,所述步骤二中,包括:

所述刷新逻辑单元当接收到读写请求时,停止刷新,控制所述刷新延迟计数器开始计数,同时在所述读写标志寄存器中记录读写的行地址,并发送当前刷新是否可被打断的信号至所述存储控制装置的控制逻辑单元。

13.根据权利要求11所述的用于DRAM或eDRAM刷新的方法,其特征在于,所述步骤二中,包括:

所述刷新逻辑单元在当前刷新未完成,且当所述刷新延迟计数器中的时间等于所述刷新延迟寄存器中的时间时,返回一当前刷新不可被打断的信号至所述控制逻辑单元,控制所述控制逻辑单元继续刷新;或在当前刷新已完成或所述刷新延迟寄存器与所述刷新延迟计数器中的时间差值大于所述总行数寄存器与所述刷新行数计数器中的行数差值与每行刷新时间的乘积时,返回一可被读写的信号至所述控制逻辑单元。

14.根据权利要求11所述的用于DRAM或eDRAM刷新的方法,其特征在于,所述步骤二中,包括:

当所述刷新周期计数器中的时间等于所述刷新周期寄存器中的时间时,所述刷新周期计数器、所述刷新行数计数器、所述刷新延迟计数器归零,所述读写标志寄存器重置。

15.根据权利要求11所述的用于DRAM或eDRAM刷新的方法,其特征在于,所述刷新周期寄存器的刷新周期与所述刷新延迟计数器的已被延迟的时间之和小于数据保持时间。

16.根据权利要求11所述的用于DRAM或eDRAM刷新的方法,其特征在于,当前待刷新的行在读写标志寄存器中被标记为读写过时,则跳过此行的刷新。

17.根据权利要求10-16中任一所述的用于DRAM或eDRAM刷新的方法,其特征在于,所述刷新控制装置为一个或多个,各所述刷新控制装置之间的刷新相互独立。

当前第2页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1